JP2940637B2 - 液晶表示制御装置 - Google Patents
液晶表示制御装置Info
- Publication number
- JP2940637B2 JP2940637B2 JP32206490A JP32206490A JP2940637B2 JP 2940637 B2 JP2940637 B2 JP 2940637B2 JP 32206490 A JP32206490 A JP 32206490A JP 32206490 A JP32206490 A JP 32206490A JP 2940637 B2 JP2940637 B2 JP 2940637B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- negative
- positive
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示制御装置に関するものであり，特
に，液晶パネルの各画素に非線形能動素子を配置したア
クティブマトリクス方式において，電圧−電流の正負非
対称性を有する液晶画素駆動能動素子の非対称性を補償
する液晶表示制御装置に関する。
に，液晶パネルの各画素に非線形能動素子を配置したア
クティブマトリクス方式において，電圧−電流の正負非
対称性を有する液晶画素駆動能動素子の非対称性を補償
する液晶表示制御装置に関する。
液晶デバイス（LCD）のスイッチング駆動素子として
は,3端子素子としてのTFT（thin film transistor）の
他,2端子素子としてのダイオード素子,MIM（metal insu
lator metal）素子，バリスタなどが用いられている。
は,3端子素子としてのTFT（thin film transistor）の
他,2端子素子としてのダイオード素子,MIM（metal insu
lator metal）素子，バリスタなどが用いられている。
MIM素子の非線形を利用して余分な信号の干渉を排除
して高い画質を実現するため，液晶パネルの各画素をオ
ン・オフする方式はMIM素子アクティブマトリクス方式
と呼ばれている。このMIM素子を組み込んだLCDパネル
は、３端子素子のTFTを組み込んだLCDパネルに比して，
製造工程が短くなり高い生産性が得られ,LCDパネルの大
型化に対応可能であるという利点がある（NIKKEI MICRO
DEVICES,1987年７月号，第121〜126ページ，参照）。
して高い画質を実現するため，液晶パネルの各画素をオ
ン・オフする方式はMIM素子アクティブマトリクス方式
と呼ばれている。このMIM素子を組み込んだLCDパネル
は、３端子素子のTFTを組み込んだLCDパネルに比して，
製造工程が短くなり高い生産性が得られ,LCDパネルの大
型化に対応可能であるという利点がある（NIKKEI MICRO
DEVICES,1987年７月号，第121〜126ページ，参照）。
しかしながら、MIM素子はその電圧−電流特性が正負
非対称となる場合がある（たとえば,DAVID R.BARAFF,
他，“The Optimization of Metal−Insulator−Metal
Nonlineer Devices for Use in Multiplexed Liquid Cr
ystal Displays",IEEE TRANSACTION ON ELECTRON DEVIC
ES,VOL.ED−28,NO.6,JUNE 1981,pp.736−739参照）。特
に，その特性は温度によっても変化し非対称性が大きく
異なる。その結果として，従来行われている電圧平均化
法によるLCDの交流駆動を行うと，液晶パネルに印加さ
れる正側の実効電圧と負側の実効電圧が等しくならず一
定期間の印加電圧を平均すると直流分が発生する。ま
た，使用に伴う温度変化により直流分が大きくなる。そ
の結果，液晶の特性が劣化し残像現象または焼き付けが
発生するという問題に遭遇している。
非対称となる場合がある（たとえば,DAVID R.BARAFF,
他，“The Optimization of Metal−Insulator−Metal
Nonlineer Devices for Use in Multiplexed Liquid Cr
ystal Displays",IEEE TRANSACTION ON ELECTRON DEVIC
ES,VOL.ED−28,NO.6,JUNE 1981,pp.736−739参照）。特
に，その特性は温度によっても変化し非対称性が大きく
異なる。その結果として，従来行われている電圧平均化
法によるLCDの交流駆動を行うと，液晶パネルに印加さ
れる正側の実効電圧と負側の実効電圧が等しくならず一
定期間の印加電圧を平均すると直流分が発生する。ま
た，使用に伴う温度変化により直流分が大きくなる。そ
の結果，液晶の特性が劣化し残像現象または焼き付けが
発生するという問題に遭遇している。
かかる非対称性の問題を解決する方法としては，駆動
素子にダイオードを逆向きに直列接続したback−to−ba
ck形ダイオードを用いる方法が考えられるが，製造工程
が増加して高価格になるという問題がある。
素子にダイオードを逆向きに直列接続したback−to−ba
ck形ダイオードを用いる方法が考えられるが，製造工程
が増加して高価格になるという問題がある。
上述した問題はMIM素子に限らず，正負非対称特性を
有する液晶画素駆動素子を用いた場合上記同様に発生す
る。
有する液晶画素駆動素子を用いた場合上記同様に発生す
る。
したがって，本発明は液晶画素駆動素子の非対称性を
補償して一定の期間の印加電圧の平均（実効値）が
「０」になるようにする制御装置を提供することを目的
とする。
補償して一定の期間の印加電圧の平均（実効値）が
「０」になるようにする制御装置を提供することを目的
とする。
上記問題を解決するため，本発明は，電圧−電流特性
の正負非対称な特性の駆動素子を用いて液晶デバイスの
各画素を付勢して表示させる液晶表示制御装置に，正フ
ィールドの駆動電流または電圧，および負フィールドの
駆動電流または電圧を検出し該検出した正負の駆動電流
または電圧の比率に基づいて前記駆動素子の非対称性を
補償する駆動電圧印加タイミングを算出する手段と，該
駆動電圧印加タイミングに応じて液晶デバイスの画素に
印加される正フィールド電圧の実効値および負フィール
ド電圧の実効値が等しくなるようにタイミング調整して
駆動電圧を印加する手段を設ける。
の正負非対称な特性の駆動素子を用いて液晶デバイスの
各画素を付勢して表示させる液晶表示制御装置に，正フ
ィールドの駆動電流または電圧，および負フィールドの
駆動電流または電圧を検出し該検出した正負の駆動電流
または電圧の比率に基づいて前記駆動素子の非対称性を
補償する駆動電圧印加タイミングを算出する手段と，該
駆動電圧印加タイミングに応じて液晶デバイスの画素に
印加される正フィールド電圧の実効値および負フィール
ド電圧の実効値が等しくなるようにタイミング調整して
駆動電圧を印加する手段を設ける。
上記駆動電流検出・印加電圧率算出手段が，現在の液
晶デバイスに印加されている正フィールド電圧，および
負フィールド電圧を検出する。ついで，駆動電流検出・
印加電圧率算出手段は，正フィールド電圧と負フィール
ド電圧との比率を算出してこの比率から正負の印加電圧
タイミングを，たとえば，予め記憶したデータをテーブ
ルルックアップ方式と補間方式を組み合わせて算出す
る。
晶デバイスに印加されている正フィールド電圧，および
負フィールド電圧を検出する。ついで，駆動電流検出・
印加電圧率算出手段は，正フィールド電圧と負フィール
ド電圧との比率を算出してこの比率から正負の印加電圧
タイミングを，たとえば，予め記憶したデータをテーブ
ルルックアップ方式と補間方式を組み合わせて算出す
る。
上記電圧印加手段はこの算出された印加電圧タイミン
グに応じて正フィールドに印加する電圧と負フィールド
に印加する電圧のデューティを変化させて液晶データの
画素に印加される正負の電圧の実効値が等しくなるよう
に電圧印加タイミングを調整する。
グに応じて正フィールドに印加する電圧と負フィールド
に印加する電圧のデューティを変化させて液晶データの
画素に印加される正負の電圧の実効値が等しくなるよう
に電圧印加タイミングを調整する。
第１図に本発明の液晶表示制御装置の１実施例の構成
を示す。
を示す。
第１図において，液晶表示制御装置は，複数の単位LC
Dがマトリクス状に配列された液晶デバイス1,この液晶
デバイス１のセグメント線（データ線）を駆動する複数
のセグメントドライバ21〜24からなるセグメントドライ
バ回路2,液晶デバイス１のコモン線を駆動する複数のコ
モンドライバ31〜32からなるコモンドライバ回路３から
なる。かかる構成から，この例示は１走査線ごとにまと
めてデータを書き込む線順次駆動書き込み方式を示す。
Dがマトリクス状に配列された液晶デバイス1,この液晶
デバイス１のセグメント線（データ線）を駆動する複数
のセグメントドライバ21〜24からなるセグメントドライ
バ回路2,液晶デバイス１のコモン線を駆動する複数のコ
モンドライバ31〜32からなるコモンドライバ回路３から
なる。かかる構成から，この例示は１走査線ごとにまと
めてデータを書き込む線順次駆動書き込み方式を示す。
また，この液晶表示制御装置は,LCD制御回路6,補助LC
D制御回路５を有しており，これらの回路がセグメント
ドライバ回路２およびコモンドライバ回路３を制御す
る。
D制御回路５を有しており，これらの回路がセグメント
ドライバ回路２およびコモンドライバ回路３を制御す
る。
さらに，液晶表示制御装置はコモンドライバ回路３を
介して液晶デバイス１に印加される電圧を供給する電源
回路7,および，コモン線に流れる電流を検出してMIM素
子の非対称性を補償する電圧印加タイミングを算出して
補助LCD制御回路５に出力するマイクロコンピュータ８
を有している。
介して液晶デバイス１に印加される電圧を供給する電源
回路7,および，コモン線に流れる電流を検出してMIM素
子の非対称性を補償する電圧印加タイミングを算出して
補助LCD制御回路５に出力するマイクロコンピュータ８
を有している。
液晶デバイス１はカラー液晶パネルであるが，以下，
記述の簡単化のため,RGBの１種，たとえば,Rについての
み述べ，階調制御も割愛する。
記述の簡単化のため,RGBの１種，たとえば,Rについての
み述べ，階調制御も割愛する。
第２図に単位LCD11の等価回路，セグメントドライバ2
1の回路，コモンドライバ31の回路構成，および，電源
回路７の部分回路を図解する。
1の回路，コモンドライバ31の回路構成，および，電源
回路７の部分回路を図解する。
単位LCD11は液晶単位画素LC,このLCを駆動するMIM素
子からなる。マトリクス状に配設された他の単位LCDも
同様の回路構成となる。
子からなる。マトリクス状に配設された他の単位LCDも
同様の回路構成となる。
単位LCD11の１列を駆動するためにセグメントドライ
バ21が設けられており，このセグメントドライバ21には
スイッチング素子が配設され，このスイッチング素子は
出力データDATAに応じてオンオフされる。
バ21が設けられており，このセグメントドライバ21には
スイッチング素子が配設され，このスイッチング素子は
出力データDATAに応じてオンオフされる。
単位LCD11のLCが接続されたコモン線はコモンドライ
バ31によって付勢される。この付勢は正フィールドと負
フィールドに対して行うから，コモンドライバ31には，
正フィールド電圧オン制御信号PON（後述）によって付
勢される正フィールド電圧オン制御信号NON（後述）に
よって付勢される負フィールド用のスイッチング素子31
2が設けられている。
バ31によって付勢される。この付勢は正フィールドと負
フィールドに対して行うから，コモンドライバ31には，
正フィールド電圧オン制御信号PON（後述）によって付
勢される正フィールド電圧オン制御信号NON（後述）に
よって付勢される負フィールド用のスイッチング素子31
2が設けられている。
電源回路７は正負の電圧印加に対応して電圧を供給す
るため，分圧抵抗器74とこの分圧抵抗器74に接続された
それぞれボルティジフォロワ回路構成の正フィールド電
圧用バッファアンプ71と負フィールド電圧用バッファア
ンプ72を有している。さらに正フィールド電圧用バッフ
ァアンプ71とスイッチング素子311との間，および，負
フィールド電圧用ハンファアンプ72とスイッチング素子
312との間にはスイッチング素子311,312に流れる電流を
検出するための正フィールド電流検出器75および負フィ
ールド電流検出器76が設けられている。
るため，分圧抵抗器74とこの分圧抵抗器74に接続された
それぞれボルティジフォロワ回路構成の正フィールド電
圧用バッファアンプ71と負フィールド電圧用バッファア
ンプ72を有している。さらに正フィールド電圧用バッフ
ァアンプ71とスイッチング素子311との間，および，負
フィールド電圧用ハンファアンプ72とスイッチング素子
312との間にはスイッチング素子311,312に流れる電流を
検出するための正フィールド電流検出器75および負フィ
ールド電流検出器76が設けられている。
正フィールド電流検出器75および負フィールド電流検
出器76の出力はマイクロコンピュータ８に印加され,A/D
コンバータ（図示せず）を介してスイッチング素子311,
312に流れる正フィールド電流＋I,負フィールド電流−
Ｉが検出される。
出器76の出力はマイクロコンピュータ８に印加され,A/D
コンバータ（図示せず）を介してスイッチング素子311,
312に流れる正フィールド電流＋I,負フィールド電流−
Ｉが検出される。
第３図（ａ）〜（ｄ）に液晶デバイス１の各画素に印
加される基本的な信号波形図を示す。ここで，第３図
（ａ）はコモン線に印加される信号波形図，第３図
（ｂ）はセグメント線に印加される信号波形図，第３図
（ｃ）は選択画素に印加される電圧，第３図（ｄ）は液
晶に印加される電圧を示す。
加される基本的な信号波形図を示す。ここで，第３図
（ａ）はコモン線に印加される信号波形図，第３図
（ｂ）はセグメント線に印加される信号波形図，第３図
（ｃ）は選択画素に印加される電圧，第３図（ｄ）は液
晶に印加される電圧を示す。
コモン線には周期Ｔごとに振幅Vpの選択パルスが印加
され，セグメント線には液晶パネルの各画素の表示状態
を決めるデータ信号が振幅Vdで印加される。液晶材料の
信頼性を確保するため，周期Ｔの正フィールド，同じく
周期Ｔの負フィールドで信号の極性を反転させて交流駆
動する。コモン線に選択パルスが印加されると選択され
た画素に印加される電圧＝Vpプラス・マイナス（＋・
−）Vdは容量成分であるLCによって容量分割され,MIM素
子に印加される電圧VMIMは第１式で与えられる。
され，セグメント線には液晶パネルの各画素の表示状態
を決めるデータ信号が振幅Vdで印加される。液晶材料の
信頼性を確保するため，周期Ｔの正フィールド，同じく
周期Ｔの負フィールドで信号の極性を反転させて交流駆
動する。コモン線に選択パルスが印加されると選択され
た画素に印加される電圧＝Vpプラス・マイナス（＋・
−）Vdは容量成分であるLCによって容量分割され,MIM素
子に印加される電圧VMIMは第１式で与えられる。
VMIM＝（CLC／（CLC＋CMIM））・（Vp＋・−Vd） ・・（１） CLC（液晶容量）＞＞CMIN（MIM素子容量）としておけ
ば，ほとんどの電圧がMIM素子に印加される。その結果,
MIM素子は低い抵抗をもったオン状態となり，表示デー
タに対応した電荷が液晶容量CLCに書き込まれる。
ば，ほとんどの電圧がMIM素子に印加される。その結果,
MIM素子は低い抵抗をもったオン状態となり，表示デー
タに対応した電荷が液晶容量CLCに書き込まれる。
Ton後に選択パルスが立ち下がるとき，液晶に印加さ
れる電圧VLCはCLCとCMIMとの容量結合により，ΔＶだけ
減少する。このΔＶは第２式で表される。
れる電圧VLCはCLCとCMIMとの容量結合により，ΔＶだけ
減少する。このΔＶは第２式で表される。
ΔＶ＝（CMIM／（CLC＋CMIM））・（Vp＋・−Vd） ・・（２） 書き込まれたデータは，再び選択されて新しいデータ
が書き込まれるまでの時間Toff,液晶容量CLCにより保持
される。
が書き込まれるまでの時間Toff,液晶容量CLCにより保持
される。
上述した基本動作では,MIM素子の電圧−電流特性の非
対称性により所定の期間について正負の実効電圧が等し
くならず，残像，焼き付けなどの問題が発生する。この
ため，本発明ではMIM素子の電圧−電流特性の非対称性
を補償して正負印加電圧の実効値が等しくなるようにす
る。
対称性により所定の期間について正負の実効電圧が等し
くならず，残像，焼き付けなどの問題が発生する。この
ため，本発明ではMIM素子の電圧−電流特性の非対称性
を補償して正負印加電圧の実効値が等しくなるようにす
る。
以下，その処理動作について述べる。
第４図はマイクロコンピュータ８の処理フローチャー
トを示す。なお，本実施例では，液晶デバイス１は（64
0セグメントx480コモン）x3色の駆動制御線からなるも
のとする。
トを示す。なお，本実施例では，液晶デバイス１は（64
0セグメントx480コモン）x3色の駆動制御線からなるも
のとする。
ステップ01 マイクロコンピュータ８はレベルシフト回路４を生か
してセグメントドライバ回路２に出力される正フィール
ドのセグメント出力データD+ 0-639をマイクロコンピュ
ータ８内のメモリ（図示ぜす）に格納する。
してセグメントドライバ回路２に出力される正フィール
ドのセグメント出力データD+ 0-639をマイクロコンピュ
ータ８内のメモリ（図示ぜす）に格納する。
ステップ02 マイクロコンピュータ８はADコンバータ（図示せず）
を介して，正フィールド電流検出器75（第２図）から正
フィールド印加電圧に対応する正フィールド電流＋Ｉを
測定する。
を介して，正フィールド電流検出器75（第２図）から正
フィールド印加電圧に対応する正フィールド電流＋Ｉを
測定する。
ステップ03 マイクロコンピュータ８はレベルシフト回路４を介し
てセグメントドライバ回路２に出力される負フィールド
のセグメント出力データD- 0-639をメモリに格納する。
てセグメントドライバ回路２に出力される負フィールド
のセグメント出力データD- 0-639をメモリに格納する。
ステップ04 マイクロコンピュータ８は正フィールドのセグメント
出力データD+ 0-639と負フィールドのセグメント出力デ
ータD- 0-639とが等しくなるまで上記処理を反復する。
出力データD+ 0-639と負フィールドのセグメント出力デ
ータD- 0-639とが等しくなるまで上記処理を反復する。
ステップ05〜08 正フィールドのセグメント出力データD+ 0-639と負フ
ィールドのセグメント出力データD- 0-639とが等しくな
ったら，マイクロコンピュータ８はADコンバータを介し
て負フィールド電流検出器76（第２図）から負フィール
ド印加電圧に対応する負フィールド電流−Ｉを測定す
る。
ィールドのセグメント出力データD- 0-639とが等しくな
ったら，マイクロコンピュータ８はADコンバータを介し
て負フィールド電流検出器76（第２図）から負フィール
ド印加電圧に対応する負フィールド電流−Ｉを測定す
る。
そして，マイクロコンピュータ８は，これらの比率IR
＝（正フィールド電流＋Ｉ）／（負フィールド電流−
Ｉ）を計算する。
＝（正フィールド電流＋Ｉ）／（負フィールド電流−
Ｉ）を計算する。
さらに，この比率IRに基づいてメモリに予め記録され
ている修正交流化信号M1（後述）のデューティをテーブ
ルルックアップする。
ている修正交流化信号M1（後述）のデューティをテーブ
ルルックアップする。
この修正交流化信号M1のデューティとしては，たとえ
ば，表−１のようになる。
ば，表−１のようになる。
IRが，たとえば,0.95のときはIR＝0.9とIR＝1.0の時
のデューティを補間して，デューティ＝51％とする。
のデューティを補間して，デューティ＝51％とする。
以上のように算出されたデューティに対応する設定カ
ウント値DUTYをマイクロコンピュータ８は補助LCD制御
回路５に出力する。
ウント値DUTYをマイクロコンピュータ８は補助LCD制御
回路５に出力する。
ステップ09 マイクロコンピュータ８は所定時間，たとえば,1秒遅
延した後再び，ステップ01の処理を反復する。
延した後再び，ステップ01の処理を反復する。
したがって，上記処理はオンライン（液晶パルス使用
中）に所定の周期で行われる。それにより，温度変化が
生じてもその時点の液晶デバイスのMIM素子の特性に応
じたデューティを算出することができる。
中）に所定の周期で行われる。それにより，温度変化が
生じてもその時点の液晶デバイスのMIM素子の特性に応
じたデューティを算出することができる。
第５図にマイクロコンピュータ８から上記デューティ
を入力する第１図の補助LCD制御回路５の回路構成例を
示す。
を入力する第１図の補助LCD制御回路５の回路構成例を
示す。
第５図の補助LCD制御回路５は，プログラマバブルカ
ウンタ51,1/2分周器52,ORゲート回路53,および,S−Ｒ形
フリップフロップ54が図示のごとく接続されている。以
下，第５図の補助LCD制御回路５の動作を第６図（ａ）
〜（ｅ）を参照して述べる。
ウンタ51,1/2分周器52,ORゲート回路53,および,S−Ｒ形
フリップフロップ54が図示のごとく接続されている。以
下，第５図の補助LCD制御回路５の動作を第６図（ａ）
〜（ｅ）を参照して述べる。
第６図（ａ）〜（ｃ）はLCD制御回路６から補助LCD制
御回路５に出力される基準データストローブDST,基準交
流化信号M,入力クロックCLKINを示す。これらの信号
は、第３図（ａ）〜（ｄ）を参照して述べた基本信号波
形を発生させるものである。したがって，基準データス
トローブDSTは１フィールド（2H）期間Ｔにおいて基準
正フィールド走査期間t1とこの基準正フィールド走査期
間t1と等しい基準負フィールド走査期間t2を規定するよ
うに発生されている。この基準データストローブDSTに
対応してデューティ50％の基準交流化信号Ｍが出力され
ている。従来はこれらの信号に基づいて，第３図（ａ）
〜（ｄ）の信号を発生させていた。
御回路５に出力される基準データストローブDST,基準交
流化信号M,入力クロックCLKINを示す。これらの信号
は、第３図（ａ）〜（ｄ）を参照して述べた基本信号波
形を発生させるものである。したがって，基準データス
トローブDSTは１フィールド（2H）期間Ｔにおいて基準
正フィールド走査期間t1とこの基準正フィールド走査期
間t1と等しい基準負フィールド走査期間t2を規定するよ
うに発生されている。この基準データストローブDSTに
対応してデューティ50％の基準交流化信号Ｍが出力され
ている。従来はこれらの信号に基づいて，第３図（ａ）
〜（ｄ）の信号を発生させていた。
補助LCD制御回路５はマイクロコンピュータ８で算出
されたデューティに基づいて，基準データストローブDS
Tおよび基準交流化信号Ｍを修正させた修正データスト
ローブDST1および修正交流化信号M1を発生させる。
されたデューティに基づいて，基準データストローブDS
Tおよび基準交流化信号Ｍを修正させた修正データスト
ローブDST1および修正交流化信号M1を発生させる。
プログラマバブルカウンタ51は基準データストローブ
DSTでリセットされ，入力クロックCLKINを計数する。そ
の計数値がマイクロコンピュータ８から設定されたデュ
ーティDUTYに対応する計数値に到達するとキャリィ（ボ
ロー）パルスCRYを出力する。このキャリィパルスCRYは
ORゲート回路53とＳ−Ｒ形フリップフロップ54のリセッ
ト端子に出力される。一方，基準データストローブDST
は1/2の分周比を持つ分周器52に印加され,1パルスおき
の基準データストローブDSTがＳ−Ｒ形フリップフロッ
プ54のセット端子に印加されてＳ−Ｒ形フリップフロッ
プ54をセットする。すなわち,S−Ｒ形フリップフロップ
54は１パルスおきの基準データストローブDSTによって
セットされ，キャリィCRYによっリセットされる。また,
S−Ｒ形フリップフロップ54のＱ出力がORゲート回路53
に印加される。その結果,ORゲート回路53から出力され
る修正データストローブDST1,S−Ｒ形フリップフロップ
54から出力される修正交流化信号M1は，マイクロコンピ
ュータ８からのデューティに対応した調整正フィールド
走査期間t3,調整負フィールド走査期間t4に分配された
信号となる。
DSTでリセットされ，入力クロックCLKINを計数する。そ
の計数値がマイクロコンピュータ８から設定されたデュ
ーティDUTYに対応する計数値に到達するとキャリィ（ボ
ロー）パルスCRYを出力する。このキャリィパルスCRYは
ORゲート回路53とＳ−Ｒ形フリップフロップ54のリセッ
ト端子に出力される。一方，基準データストローブDST
は1/2の分周比を持つ分周器52に印加され,1パルスおき
の基準データストローブDSTがＳ−Ｒ形フリップフロッ
プ54のセット端子に印加されてＳ−Ｒ形フリップフロッ
プ54をセットする。すなわち,S−Ｒ形フリップフロップ
54は１パルスおきの基準データストローブDSTによって
セットされ，キャリィCRYによっリセットされる。また,
S−Ｒ形フリップフロップ54のＱ出力がORゲート回路53
に印加される。その結果,ORゲート回路53から出力され
る修正データストローブDST1,S−Ｒ形フリップフロップ
54から出力される修正交流化信号M1は，マイクロコンピ
ュータ８からのデューティに対応した調整正フィールド
走査期間t3,調整負フィールド走査期間t4に分配された
信号となる。
これらの修正交流化信号M1,修正データストローブDST
1に基づいて，第３図（ａ）のコモン線信号タイミング
およびこのタイミングに対応してレベルシフト回路４を
介して第３図（ｂ）のセグメント線信号波形タイミング
を調整する。そして，調整された正フィールドオンパル
スPONおよび調整された負フィールドオンパルスNONが第
２図に示したスイッチング素子311,スイッチング素子31
2を付勢する。
1に基づいて，第３図（ａ）のコモン線信号タイミング
およびこのタイミングに対応してレベルシフト回路４を
介して第３図（ｂ）のセグメント線信号波形タイミング
を調整する。そして，調整された正フィールドオンパル
スPONおよび調整された負フィールドオンパルスNONが第
２図に示したスイッチング素子311,スイッチング素子31
2を付勢する。
その結果，第７図に示すような正負の実効値が等しい
電圧が液晶に印加されて，直流分が少なくなり，残像，
焼き付けなどの発生が減少する。
電圧が液晶に印加されて，直流分が少なくなり，残像，
焼き付けなどの発生が減少する。
なお，マイクロコンピュータ８による正フィールド電
流検出器75または負フィルード電流検出器76のADコンバ
ータによる読みは，第７図に示したコモン線印加電圧の
立ち下がり時点のΔＶ減少時点から所定時間経過後比較
的大きな振幅を有し安定な時点で行うことが望ましい。
あるいは，正フィールド全期間の電流検出器75の出力，
負フィールド全期間の電流検出器76の出力を連続的に入
力して，これらを積分，または平均化などして，上述し
た比率IRを計算してもよい。
流検出器75または負フィルード電流検出器76のADコンバ
ータによる読みは，第７図に示したコモン線印加電圧の
立ち下がり時点のΔＶ減少時点から所定時間経過後比較
的大きな振幅を有し安定な時点で行うことが望ましい。
あるいは，正フィールド全期間の電流検出器75の出力，
負フィールド全期間の電流検出器76の出力を連続的に入
力して，これらを積分，または平均化などして，上述し
た比率IRを計算してもよい。
また，マイクロコンピュータ８におけるデューティの
算出としては,MIM素子の特性は短時間では大きく変化し
ないことから，第７図に示した正フィールドの検出電流
I0とI2とがほぼ一致し，負フィールドの検出電流I1とI3
とがほぼ一致している場合，前回までのものを使用する
ようにしてもよい。
算出としては,MIM素子の特性は短時間では大きく変化し
ないことから，第７図に示した正フィールドの検出電流
I0とI2とがほぼ一致し，負フィールドの検出電流I1とI3
とがほぼ一致している場合，前回までのものを使用する
ようにしてもよい。
第５図において,S−Ｒ形フリップフロップ54に代え
て，トグル・フリップフロップ55を用いても上記同様の
修正交流化信号M1を得ることができる。
て，トグル・フリップフロップ55を用いても上記同様の
修正交流化信号M1を得ることができる。
以上の実施例は,1ライン分の液晶がそ制御について述
べたが，フリッカの発生，クロストークの発生を防止す
るため,2タイミングごと（１ラインごと），第３図
（ａ），第７図に示した信号を反転させてもよい。
べたが，フリッカの発生，クロストークの発生を防止す
るため,2タイミングごと（１ラインごと），第３図
（ａ），第７図に示した信号を反転させてもよい。
本発明の実施に際しては，上述した実施例の他種々の
変形形態をとることができる。
変形形態をとることができる。
第８図は補助LCD制御回路５の第２実施例回路を示
す。この補助LCD制御回路５は選択信号SELECTによって
分周比1/Nか変化するプログラマバブル分周回路61,カウ
ンタ62,D形フリップフロップ63,ANDゲート回路64,ORゲ
ート回路65,トグル・フリップフロッメ66からなる。
す。この補助LCD制御回路５は選択信号SELECTによって
分周比1/Nか変化するプログラマバブル分周回路61,カウ
ンタ62,D形フリップフロップ63,ANDゲート回路64,ORゲ
ート回路65,トグル・フリップフロッメ66からなる。
以下，第９図（ａ）〜（ｅ）に示す信号波形図を参照
して，第８図の補助LCD制御回路５の動作を述べる。
して，第８図の補助LCD制御回路５の動作を述べる。
入力クロックCLKINがプログラマバブル分周回路61に
印加されて,1/Nに分周された信号S61が出力される。こ
の信号S61が基準交流化信号Ｍに該当する。この信号S61
はＤ形フリップフロップ63のＤ端子に入力されて，入力
クロックCLKINの１パルス遅れがＤ形フリップフロップ6
3をセットする。Ｄ形フリップフロップ63の反転出力と
信号S61がANDゲート回路64に印加されると入力クロック
CLKINの１パルス分の信号S62が出力される。この信号S6
4はカウンタ62をリセットし，また,ORゲート回路65を介
して修正データストローブDST1のパルスの一部となる。
カウンタ62は信号S64でリセットされ，入力クロックCLK
INを計数し，計数値がマイクロコンピュータ８からのデ
ューティに対応した設定信号SETに到達するとボロー信
号（信号S62）を出力する。この信号S62もORゲート回路
65を介して修正データストローブDST1となる。ORゲート
回路65からの修正データストローブDST1はトグル・フリ
ップフロップ66に印加されて修正交流化信号M1を発生さ
せる。
印加されて,1/Nに分周された信号S61が出力される。こ
の信号S61が基準交流化信号Ｍに該当する。この信号S61
はＤ形フリップフロップ63のＤ端子に入力されて，入力
クロックCLKINの１パルス遅れがＤ形フリップフロップ6
3をセットする。Ｄ形フリップフロップ63の反転出力と
信号S61がANDゲート回路64に印加されると入力クロック
CLKINの１パルス分の信号S62が出力される。この信号S6
4はカウンタ62をリセットし，また,ORゲート回路65を介
して修正データストローブDST1のパルスの一部となる。
カウンタ62は信号S64でリセットされ，入力クロックCLK
INを計数し，計数値がマイクロコンピュータ８からのデ
ューティに対応した設定信号SETに到達するとボロー信
号（信号S62）を出力する。この信号S62もORゲート回路
65を介して修正データストローブDST1となる。ORゲート
回路65からの修正データストローブDST1はトグル・フリ
ップフロップ66に印加されて修正交流化信号M1を発生さ
せる。
第10図に補助LCD制御回路５のさらに他の回路例，第1
1図（ａ）〜（ｄ）にその信号波形図を示す。
1図（ａ）〜（ｄ）にその信号波形図を示す。
第10図の補助LCD制御回路５はＤ形フリップフロップ8
1,ANDゲート回路82,nビットカウンタ83,S−Ｒ形フリッ
プフロップ84からなる。
1,ANDゲート回路82,nビットカウンタ83,S−Ｒ形フリッ
プフロップ84からなる。
Ｄ形フリップフロップ81はLCD制御回路６から基準デ
ータストローブDSTでセットされ,ANDゲート回路82にお
いてＤ形フリップフロップ81の反転出力と基準交流化信
号Ｍとが論理積演算（AND）されて信号S82が出力され
る。この信号S82はｎビットカウンタ83の動作を開始さ
せ,S−Ｒ形フリップフロップ84をセットする。それによ
り，修正交流化信号M1が立ち上がる。マイクロコンピュ
ータ８からのデューティに対応した設定値SETがｎビッ
トカウンタ83に設定され,nビットカウンタ83はその設定
値に到達するまで，入力クロックCLKINを計数し，設定
値に到達したときボロー信号S83を出力してＳ−Ｒ形フ
リップフロップ84をリセットする。これにより，修正交
流化信号M1はマイクロコンピュータ８で算出したデュー
ティに対応したデューティとなる。ただし，この例にお
いては基準データストローブDSTはそのまま用いてい
る。
ータストローブDSTでセットされ,ANDゲート回路82にお
いてＤ形フリップフロップ81の反転出力と基準交流化信
号Ｍとが論理積演算（AND）されて信号S82が出力され
る。この信号S82はｎビットカウンタ83の動作を開始さ
せ,S−Ｒ形フリップフロップ84をセットする。それによ
り，修正交流化信号M1が立ち上がる。マイクロコンピュ
ータ８からのデューティに対応した設定値SETがｎビッ
トカウンタ83に設定され,nビットカウンタ83はその設定
値に到達するまで，入力クロックCLKINを計数し，設定
値に到達したときボロー信号S83を出力してＳ−Ｒ形フ
リップフロップ84をリセットする。これにより，修正交
流化信号M1はマイクロコンピュータ８で算出したデュー
ティに対応したデューティとなる。ただし，この例にお
いては基準データストローブDSTはそのまま用いてい
る。
本発明の実施に際しては，上述した実施例の他の，種
々の態様をとることができる。
々の態様をとることができる。
たとえば，液晶デバイス１は上述したMIM素子駆動に
限定されず，上記同様の電圧−電流特性の非対称性を有
する駆動素子に対して，本発明は上記同様に好適に適用
できる。
限定されず，上記同様の電圧−電流特性の非対称性を有
する駆動素子に対して，本発明は上記同様に好適に適用
できる。
また，液晶デバイス１の駆動方式は上述した線順次駆
動方式に限定されず，点順次駆動方式などについても適
用できる。ただし，その場合，正フィールド電流＋Ｉま
たは負フィールド電流−Ｉの検出がコモン線ごとではな
く個別のMIM素子に流れる電流検出になるので，たとえ
ば，各セグメントごと代表的なMIM素子に対して行う。
動方式に限定されず，点順次駆動方式などについても適
用できる。ただし，その場合，正フィールド電流＋Ｉま
たは負フィールド電流−Ｉの検出がコモン線ごとではな
く個別のMIM素子に流れる電流検出になるので，たとえ
ば，各セグメントごと代表的なMIM素子に対して行う。
さらに液晶デバイス１はカラー液晶でもモノクロ液晶
でもよく，また，これらが階調制御される場合であって
もなくても本発明が適用される。
でもよく，また，これらが階調制御される場合であって
もなくても本発明が適用される。
以上述べたように，本発明によれば，液晶パネルの動
作状態における液晶駆動素子の特性を検出してその駆動
素子の電圧−電流特性の非対称性を補償して正負の印加
電圧の実効値が等しくなるように液晶パネルを駆動させ
るから，液晶パネルの残像，焼き付けなどの発生が減少
し，液晶パネルの寿命が長くなる。
作状態における液晶駆動素子の特性を検出してその駆動
素子の電圧−電流特性の非対称性を補償して正負の印加
電圧の実効値が等しくなるように液晶パネルを駆動させ
るから，液晶パネルの残像，焼き付けなどの発生が減少
し，液晶パネルの寿命が長くなる。
第１図は本発明の液晶表示制御装置の実施例構成図， 第２図は第１図における駆動回路図， 第３図（ａ）〜（ｄ）は基本的な液晶印加信号波形図， 第４図は第１図におけるマイクロコンピュータの処理フ
ローチャート， 第５図は第１図における第１実施例としての補助LCD制
御回路の構成図， 第６図（ａ）〜（ｅ）は第５図の補助LCD制御回路にお
ける信号波形図， 第７図は第１図の液晶デバイスに印加される信号波形
図， 第８図は第１図における第２実施例としての補助LCD制
御回路の構成図， 第９図（ａ）〜（ｅ）は第８図の補助LCD制御回路にお
ける信号波形図， 第10図は第１図における第３実施例としての補助LCD制
御回路の構成図， 第11図（ａ）〜（ｄ）は第10図の補助LCD制御回路にお
ける信号波形図である。 （符号の説明） １……液晶デバイス,2……セグメントドライバ回路,3…
…コモンドライバ回路,5……補助LCD制御回路,6……LCD
制御回路,7……電源回路,8……マイクロコンピュータ,1
1……単位LCD,21〜24……セグメントドライバ,31〜32…
…コモンドライバ,51……プログラマバブルカウンタ,52
……分周器,53……ORゲート回路,54……Ｓ−Ｒ形フリッ
プフロップ,55……トグル・フリップフロップ,71……正
フィールド電圧用バッファアンプ,72……負フィールド
電圧用バッファアンプ,74……分圧抵抗器,75……正フィ
ールド電流検出器,76……負フィルード電流検出器。
ローチャート， 第５図は第１図における第１実施例としての補助LCD制
御回路の構成図， 第６図（ａ）〜（ｅ）は第５図の補助LCD制御回路にお
ける信号波形図， 第７図は第１図の液晶デバイスに印加される信号波形
図， 第８図は第１図における第２実施例としての補助LCD制
御回路の構成図， 第９図（ａ）〜（ｅ）は第８図の補助LCD制御回路にお
ける信号波形図， 第10図は第１図における第３実施例としての補助LCD制
御回路の構成図， 第11図（ａ）〜（ｄ）は第10図の補助LCD制御回路にお
ける信号波形図である。 （符号の説明） １……液晶デバイス,2……セグメントドライバ回路,3…
…コモンドライバ回路,5……補助LCD制御回路,6……LCD
制御回路,7……電源回路,8……マイクロコンピュータ,1
1……単位LCD,21〜24……セグメントドライバ,31〜32…
…コモンドライバ,51……プログラマバブルカウンタ,52
……分周器,53……ORゲート回路,54……Ｓ−Ｒ形フリッ
プフロップ,55……トグル・フリップフロップ,71……正
フィールド電圧用バッファアンプ,72……負フィールド
電圧用バッファアンプ,74……分圧抵抗器,75……正フィ
ールド電流検出器,76……負フィルード電流検出器。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−14129（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/133 G09G 3/36
Claims (1)
- 【請求項１】電圧−電流特性が正負非対称な駆動素子を
用いて液晶デバイスの各画素を駆動し液晶デバイスを表
示させる液晶表示制御装置において， 正フィールドの駆動電流または電圧，および負フィール
ドの駆動電流または電圧を検出し，該検出した正負の駆
動電流または電圧の比率に基づいて前記駆動素子の非対
称性を補償する駆動電圧印加タイミングを算出する手
段， 該印加タイミングに応じて液晶デバイスの選択対象とな
る各画素に正フィールド電圧および負フィールド電圧の
実効値が等しくなるようにタイミングを調整して駆動電
圧を印加する手段を備えたことを特徴とする液晶表示制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32206490A JP2940637B2 (ja) | 1990-11-26 | 1990-11-26 | 液晶表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32206490A JP2940637B2 (ja) | 1990-11-26 | 1990-11-26 | 液晶表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04190324A JPH04190324A (ja) | 1992-07-08 |
| JP2940637B2 true JP2940637B2 (ja) | 1999-08-25 |
Family
ID=18139514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32206490A Expired - Fee Related JP2940637B2 (ja) | 1990-11-26 | 1990-11-26 | 液晶表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940637B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5617152B2 (ja) * | 2007-09-03 | 2014-11-05 | セイコーエプソン株式会社 | 電気光学装置、駆動方法および電子機器 |
| JP5533997B2 (ja) * | 2012-12-21 | 2014-06-25 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法、および電子機器 |
-
1990
- 1990-11-26 JP JP32206490A patent/JP2940637B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04190324A (ja) | 1992-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5892504A (en) | Matrix display device and its method of operation | |
| US5717421A (en) | Liquid crystal display apparatus | |
| KR100832209B1 (ko) | 액정 표시 장치의 구동 방법 및 구동 제어 회로와 그것을구비한 액정 표시 장치 | |
| JP2912480B2 (ja) | 表示装置の駆動回路 | |
| JP3248949B2 (ja) | マトリクス・ディスプレイ装置 | |
| JP2001134237A (ja) | ドライバｉｃ、電気光学装置及び電子機器 | |
| JP4330059B2 (ja) | 液晶表示装置及びその駆動制御方法 | |
| JPH08251518A (ja) | 駆動回路 | |
| JPH06289817A (ja) | 表示装置の駆動方法及び駆動回路 | |
| US6731265B1 (en) | Display apparatus and method for driving the same | |
| JP2940637B2 (ja) | 液晶表示制御装置 | |
| US20020122041A1 (en) | Method and apparatus for driving liquid crystal display panel | |
| JP3247519B2 (ja) | 液晶表示装置の調整方法 | |
| JP2950335B2 (ja) | 液晶パネルの駆動装置 | |
| JP3312386B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3167135B2 (ja) | ２端子型アクティブマトリクス液晶表示装置及びその駆動方法 | |
| JP3211270B2 (ja) | 液晶表示素子の駆動方法 | |
| JPH04353823A (ja) | 液晶表示素子の駆動方法 | |
| JPH08297302A (ja) | 液晶表示装置の駆動方法 | |
| JP2976983B2 (ja) | 液晶パネルの駆動方法 | |
| JP3454567B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH09274469A (ja) | 液晶表示装置 | |
| JP3491160B2 (ja) | 液晶表示装置の駆動方法 | |
| US5666131A (en) | Active matrix liquid-crystal display device with two-terminal switching elements and method of driving the same | |
| KR100830096B1 (ko) | 액정표시장치 및 그 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100618 |
|
| LAPS | Cancellation because of no payment of annual fees |