JP2940328B2 - 電力用半導体素子 - Google Patents
電力用半導体素子Info
- Publication number
- JP2940328B2 JP2940328B2 JP1775393A JP1775393A JP2940328B2 JP 2940328 B2 JP2940328 B2 JP 2940328B2 JP 1775393 A JP1775393 A JP 1775393A JP 1775393 A JP1775393 A JP 1775393A JP 2940328 B2 JP2940328 B2 JP 2940328B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- terminal
- control electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、主電流制御用のゲート
電極をもち、ゲート電圧によりオン・オフ動作をする絶
縁ゲートバイポーラトランジスタ (以下ＩＧＢＴと略
す) 、ＭＯＳ型電界効果トランジスタなどの電力用半導
体素子に関する。
電極をもち、ゲート電圧によりオン・オフ動作をする絶
縁ゲートバイポーラトランジスタ (以下ＩＧＢＴと略
す) 、ＭＯＳ型電界効果トランジスタなどの電力用半導
体素子に関する。
【０００２】
【従来の技術】上記のような電力用の半導体素子は、半
導体チップを金属などの基板上に固定し、主電極と絶縁
されたゲート電極とゲート端子とは、その電極面に設け
られたゲートパッド部にボンディングされる導線により
接続される。通常、半導体チップの固定基板側は、ドレ
イン電極 (あるいはコレクタ電極) となっており、半導
体チップの表面側、すなわち固定基板側と反対の側の主
電極は、ソース電極 (あるいはエミッタ電極) となって
いる。ソース電極への接続は、導線によるボンディング
方法が用いられることが多い。
導体チップを金属などの基板上に固定し、主電極と絶縁
されたゲート電極とゲート端子とは、その電極面に設け
られたゲートパッド部にボンディングされる導線により
接続される。通常、半導体チップの固定基板側は、ドレ
イン電極 (あるいはコレクタ電極) となっており、半導
体チップの表面側、すなわち固定基板側と反対の側の主
電極は、ソース電極 (あるいはエミッタ電極) となって
いる。ソース電極への接続は、導線によるボンディング
方法が用いられることが多い。
【０００３】しかし、ソース電極側も金属などの固定基
板を接触させる構造のものが考えられている。ドレイン
電極およびソース電極の両面に固定基板を接触させるこ
とで、素子の放熱効率をよくすることができ、チップあ
たりの電流容量を向上させることができる。また、従来
のボンディング配線による電圧低下がなくなり、その分
飽和電圧を低くすることができる。同時に、ボンディン
グ配線によるインダクタンス成分もなくなり、電圧の跳
ね上がり等も抑えることができる。さらに、チップが破
壊した場合の爆発をボンディング方法よりも小さく抑え
ることができる。
板を接触させる構造のものが考えられている。ドレイン
電極およびソース電極の両面に固定基板を接触させるこ
とで、素子の放熱効率をよくすることができ、チップあ
たりの電流容量を向上させることができる。また、従来
のボンディング配線による電圧低下がなくなり、その分
飽和電圧を低くすることができる。同時に、ボンディン
グ配線によるインダクタンス成分もなくなり、電圧の跳
ね上がり等も抑えることができる。さらに、チップが破
壊した場合の爆発をボンディング方法よりも小さく抑え
ることができる。
【０００４】図２(a) 、(b) は両面加圧接触構造のＩＧ
ＢＴ素子を示し、ＩＧＢＴチップ１の上面のソース電極
２にソース接触板３が、下面の図示しないコレクタ電極
にコレクタ接触板４が接合され、上、下端子板51、52お
よび絶縁性側壁53からなる容器内に収容されている。接
触板３、４および端子板51、52はいずれも金属よりな
る。チップ１上のゲート電極の縁部に設けられたゲート
パッド電極６は、側壁53を貫通するゲート端子71の端部
と導線72により接続されている。上、下端子板51、52と
接触板３、４との間の電気的、熱的導通は、外部からの
圧力による接触によって行われる。
ＢＴ素子を示し、ＩＧＢＴチップ１の上面のソース電極
２にソース接触板３が、下面の図示しないコレクタ電極
にコレクタ接触板４が接合され、上、下端子板51、52お
よび絶縁性側壁53からなる容器内に収容されている。接
触板３、４および端子板51、52はいずれも金属よりな
る。チップ１上のゲート電極の縁部に設けられたゲート
パッド電極６は、側壁53を貫通するゲート端子71の端部
と導線72により接続されている。上、下端子板51、52と
接触板３、４との間の電気的、熱的導通は、外部からの
圧力による接触によって行われる。
【０００５】
【発明が解決しようとする課題】図２のようなＩＧＢＴ
素子を組み立てるには、チップ１のドレイン電極側とソ
ース電極２とにコレクタ接触板４およびソース接触板３
をはんだ付けなどで接着したのち、チップを容器に入れ
る。その後、チップ１のゲートパッド電極６にゲート引
き出し導線72をゲート端子71へとボンディング法により
接続する。容器側壁53は、金属線よりなるゲート端子71
を貫通させる必要があり、またそのゲート端子の位置も
ボンディングの関係からチップ１の近傍で、しかもチッ
プと同程度の高さにする必要がある。また、チップのゲ
ートパッド電極６にゲート引き出し導線72をゲート端子
71と接続のためボンディングするために、ボンディング
ツールがはいるだけのスペースが必要である。このよう
な理由から、容器の寸法が大きくなる。また、ボンディ
ングツールがはいるようにソース接触板３をゲートパッ
ド電極６の部分だけかなり削らなければならないなどの
制約がある。
素子を組み立てるには、チップ１のドレイン電極側とソ
ース電極２とにコレクタ接触板４およびソース接触板３
をはんだ付けなどで接着したのち、チップを容器に入れ
る。その後、チップ１のゲートパッド電極６にゲート引
き出し導線72をゲート端子71へとボンディング法により
接続する。容器側壁53は、金属線よりなるゲート端子71
を貫通させる必要があり、またそのゲート端子の位置も
ボンディングの関係からチップ１の近傍で、しかもチッ
プと同程度の高さにする必要がある。また、チップのゲ
ートパッド電極６にゲート引き出し導線72をゲート端子
71と接続のためボンディングするために、ボンディング
ツールがはいるだけのスペースが必要である。このよう
な理由から、容器の寸法が大きくなる。また、ボンディ
ングツールがはいるようにソース接触板３をゲートパッ
ド電極６の部分だけかなり削らなければならないなどの
制約がある。
【０００６】本発明の目的は、このような観点から、ゲ
ートパッド電極とゲート端子の接続構造を工夫すること
により、コンパクトな容器寸法の電力用半導体素子を提
供することにある。
ートパッド電極とゲート端子の接続構造を工夫すること
により、コンパクトな容器寸法の電力用半導体素子を提
供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、一容器に収容される半導体基板の両主
面上にそれぞれ主電極、一主面上に半導体基板と絶縁さ
れた制御電極を有し、主電極と容器両面の端子板との間
に接触板が介在するものにおいて、半導体基板の周縁部
で制御電極に制御電極引き出し端子の先端部が加圧接触
するものとする。あるいは、半導体基板の主面上に絶縁
して設けられ、制御電極と導線によって接続された中継
電極に制御電極引き出し端子の先端部が加圧接触するも
のとする。そして、制御電極と同一主面上に存在する主
電極のための接触板の制御電極引き出し端子に対向する
部分に凹部あるいは切り欠き部を有することが有効であ
る。また、加圧接触のための圧力が容器端子板の凹部に
収納されたばねであることが有効である。
めに、本発明は、一容器に収容される半導体基板の両主
面上にそれぞれ主電極、一主面上に半導体基板と絶縁さ
れた制御電極を有し、主電極と容器両面の端子板との間
に接触板が介在するものにおいて、半導体基板の周縁部
で制御電極に制御電極引き出し端子の先端部が加圧接触
するものとする。あるいは、半導体基板の主面上に絶縁
して設けられ、制御電極と導線によって接続された中継
電極に制御電極引き出し端子の先端部が加圧接触するも
のとする。そして、制御電極と同一主面上に存在する主
電極のための接触板の制御電極引き出し端子に対向する
部分に凹部あるいは切り欠き部を有することが有効であ
る。また、加圧接触のための圧力が容器端子板の凹部に
収納されたばねであることが有効である。
【０００８】
【作用】制御電極と制御電極引き出し端子との接続も直
接あるいは中継電極を介しての加圧接触によることによ
り、導線のボンディングによる場合に比してボンディン
グツールのためのスペースが必要でなく、また引き出し
端子の位置などに対する制約もなくなるので、容器の寸
法が小さくなる。そして、主電極接触板制御電極引き出
し端子に対向して切り欠き部あるいは凹部を形成するこ
とにより、もしくは加圧のためのばね収納のための凹部
を容器端子板に形成することにより、一層の小形化が可
能になる。
接あるいは中継電極を介しての加圧接触によることによ
り、導線のボンディングによる場合に比してボンディン
グツールのためのスペースが必要でなく、また引き出し
端子の位置などに対する制約もなくなるので、容器の寸
法が小さくなる。そして、主電極接触板制御電極引き出
し端子に対向して切り欠き部あるいは凹部を形成するこ
とにより、もしくは加圧のためのばね収納のための凹部
を容器端子板に形成することにより、一層の小形化が可
能になる。
【０００９】
【実施例】図１(a) 、(b) は本発明の一実施例のＩＧＢ
Ｔ素子を示し、図２と共通の部分には同一の符号が付さ
れている。図１(b) はＩＧＢＴチップ上方から見た平面
図で、チップ１の大きさ20mm角であり、その中央に0.３
mm角のゲートパッド電極６が配置され、その周囲全面に
ソース電極２が設けられている。ソース電極２の点線60
で囲まれた区域にはソース電極２およびシリコン基板と
絶縁されたゲート電極が形成されており、ゲートパッド
電極６はその表面に接触している。また、チップ周辺に
は耐圧向上のためのガードリング11が設けられている。
このチップ１の下面の図示しないコレクタ電極には図１
(a) に示すコレクタ接触板４を、上面のソース電極２に
はソース接触板３をはんだ付け法で接合する。ソース接
触板３には、図３に示すように中央に穴31が明いてい
る。そして図１(b) の線30がソース接触板３とソース電
極２との接合区域を示している。この一体化したチップ
１、ソース接触板３、コレクタ接触板４を、下端子板52
と絶縁性側壁53とからなる容器下部内に組み込んだの
ち、ソース接触板３の穴31にゲート引き出し端子７の先
端部73を挿入する。次いで、ゲート引き出し端子71の入
る溝54を有する上端子板51をかぶせ、容器側壁53の上端
と結合する。ゲート引き出し端子は図４に詳細に示すよ
うに直径0.５mmの銅線71の先端の直径１mmの円板部73
が、ソース接触板３の凹部55内に収容される絶縁板81で
絶縁された皿ばね８の力によりゲートパッド電極６と加
圧接触する。そして、銅線71の周りなどにはふっ素樹脂
のような絶縁物74が取り囲んで、上端子板51およびソー
ス接触板３との絶縁をとっている。上、下端子板51、52
は通常の平形半導体素子と同様にインバータなどの接続
電極体と加圧接触により接続することができ、その際上
端子板51とソース接触板３ならびに下端子板52とコレク
タ接触板４も加圧接触する。しかし、それぞれを加圧し
た状態でろう付けしてもよい。また、外部のゲート配線
は、ゲート引き出し端子７の銅線71の先端と接続する。
Ｔ素子を示し、図２と共通の部分には同一の符号が付さ
れている。図１(b) はＩＧＢＴチップ上方から見た平面
図で、チップ１の大きさ20mm角であり、その中央に0.３
mm角のゲートパッド電極６が配置され、その周囲全面に
ソース電極２が設けられている。ソース電極２の点線60
で囲まれた区域にはソース電極２およびシリコン基板と
絶縁されたゲート電極が形成されており、ゲートパッド
電極６はその表面に接触している。また、チップ周辺に
は耐圧向上のためのガードリング11が設けられている。
このチップ１の下面の図示しないコレクタ電極には図１
(a) に示すコレクタ接触板４を、上面のソース電極２に
はソース接触板３をはんだ付け法で接合する。ソース接
触板３には、図３に示すように中央に穴31が明いてい
る。そして図１(b) の線30がソース接触板３とソース電
極２との接合区域を示している。この一体化したチップ
１、ソース接触板３、コレクタ接触板４を、下端子板52
と絶縁性側壁53とからなる容器下部内に組み込んだの
ち、ソース接触板３の穴31にゲート引き出し端子７の先
端部73を挿入する。次いで、ゲート引き出し端子71の入
る溝54を有する上端子板51をかぶせ、容器側壁53の上端
と結合する。ゲート引き出し端子は図４に詳細に示すよ
うに直径0.５mmの銅線71の先端の直径１mmの円板部73
が、ソース接触板３の凹部55内に収容される絶縁板81で
絶縁された皿ばね８の力によりゲートパッド電極６と加
圧接触する。そして、銅線71の周りなどにはふっ素樹脂
のような絶縁物74が取り囲んで、上端子板51およびソー
ス接触板３との絶縁をとっている。上、下端子板51、52
は通常の平形半導体素子と同様にインバータなどの接続
電極体と加圧接触により接続することができ、その際上
端子板51とソース接触板３ならびに下端子板52とコレク
タ接触板４も加圧接触する。しかし、それぞれを加圧し
た状態でろう付けしてもよい。また、外部のゲート配線
は、ゲート引き出し端子７の銅線71の先端と接続する。
【００１０】図５(a) 、(b) 、(c) は本発明の別の実施
例をＩＧＢＴ素子を示し、(a) が横断面図、(b) は図
(a) の下方から、(c) は図(a) の右方から見た断面図で
あり、前述の各図と共通の部分には同一の符号が付され
ている。この場合は、ＩＧＢＴチップの一隅にゲート配
線中継板９を接着剤を用いて固定している。この中継板
９は図６に拡大して示すような形状を有し、１辺１mm程
度で厚さ１mm程度のふっ素樹脂基板91の表面にAlよりな
る電極板92を接着したものである。このゲート配線中継
板９の電極板92とチップ一隅のゲートパッド電極６を導
線72のボンディングで接続する。上端子板51には、ゲー
ト引き出し端子用の溝と皿ばね用の凹部があり、絶縁物
74に囲まれたゲート引き出し端子７はその溝54に収容さ
れて固定され、ゲート引き出し端子７の先端部73は、凹
部55に収容された皿ばね８によってゲート配線中継板９
の電極板92に対して加圧される。この素子の使用方法も
上記の実施例の素子と同様である。
例をＩＧＢＴ素子を示し、(a) が横断面図、(b) は図
(a) の下方から、(c) は図(a) の右方から見た断面図で
あり、前述の各図と共通の部分には同一の符号が付され
ている。この場合は、ＩＧＢＴチップの一隅にゲート配
線中継板９を接着剤を用いて固定している。この中継板
９は図６に拡大して示すような形状を有し、１辺１mm程
度で厚さ１mm程度のふっ素樹脂基板91の表面にAlよりな
る電極板92を接着したものである。このゲート配線中継
板９の電極板92とチップ一隅のゲートパッド電極６を導
線72のボンディングで接続する。上端子板51には、ゲー
ト引き出し端子用の溝と皿ばね用の凹部があり、絶縁物
74に囲まれたゲート引き出し端子７はその溝54に収容さ
れて固定され、ゲート引き出し端子７の先端部73は、凹
部55に収容された皿ばね８によってゲート配線中継板９
の電極板92に対して加圧される。この素子の使用方法も
上記の実施例の素子と同様である。
【００１１】図７は本発明のさらに別の実施例のＩＧＢ
Ｔ素子を示し、前述の各図と共通の部分には同一の符号
が付されている。この場合は、ソース接触板３の中央に
穴31が明いていることは図１の場合と同様であるが、ゲ
ート引き出し端子７のゲートパッド電極６への加圧を皿
ばねによらないで、ゲート引き出し端子７の金属線75に
弾力性のあるものを使用し、その弾性力によっている。
この素子は、ＩＧＢＴチップ１の両面にコレクタ接触板
４およびソース接触板をはんだ付け法にて接合したのち
ゲート引き出し端子７の先端部73を手で持ち上げ、それ
と反対側の端部を図(b) に示すように容器側壁53の穴56
に通した後手を離す。手を離したとき、先端部73がチッ
プ１の表面に向かって近づくように金属線が曲がるよう
にすれば、ゲートパット電極６にゲート引き出し端子７
の先端部73が加圧接触し、良好な電気的接続が行われ
る。この構造によれば、皿ばねが不要になると共に、上
端子板51の結合の前にゲート引き出し端子７をゲートパ
ッド電極６に接続することができ、組立てが容易にな
る。またこの構造は、図５に示した構造の素子にも適用
できる。
Ｔ素子を示し、前述の各図と共通の部分には同一の符号
が付されている。この場合は、ソース接触板３の中央に
穴31が明いていることは図１の場合と同様であるが、ゲ
ート引き出し端子７のゲートパッド電極６への加圧を皿
ばねによらないで、ゲート引き出し端子７の金属線75に
弾力性のあるものを使用し、その弾性力によっている。
この素子は、ＩＧＢＴチップ１の両面にコレクタ接触板
４およびソース接触板をはんだ付け法にて接合したのち
ゲート引き出し端子７の先端部73を手で持ち上げ、それ
と反対側の端部を図(b) に示すように容器側壁53の穴56
に通した後手を離す。手を離したとき、先端部73がチッ
プ１の表面に向かって近づくように金属線が曲がるよう
にすれば、ゲートパット電極６にゲート引き出し端子７
の先端部73が加圧接触し、良好な電気的接続が行われ
る。この構造によれば、皿ばねが不要になると共に、上
端子板51の結合の前にゲート引き出し端子７をゲートパ
ッド電極６に接続することができ、組立てが容易にな
る。またこの構造は、図５に示した構造の素子にも適用
できる。
【００１２】
【発明の効果】本発明によれば、制御電極と制御電極引
き出し端子とを加圧接触によって接続することにより、
導線のボンディングによって接続する場合に比して各種
の制約がなくなり、容器寸法の小形化が可能となった。
また、半導体基板の周縁部で制御電極と引き出し端子を
加圧接触させることにより、接触板および上端子板の形
状が簡単となり、容器組み立ても簡単になる効果が生ず
る。
き出し端子とを加圧接触によって接続することにより、
導線のボンディングによって接続する場合に比して各種
の制約がなくなり、容器寸法の小形化が可能となった。
また、半導体基板の周縁部で制御電極と引き出し端子を
加圧接触させることにより、接触板および上端子板の形
状が簡単となり、容器組み立ても簡単になる効果が生ず
る。
【図１】本発明の一実施例のＩＧＢＴ素子を示し、(a)
が縦断面図、(b) がチップ平面図
が縦断面図、(b) がチップ平面図
【図２】従来のＩＧＢＴ素子を示し、(a) が横断面図、
(b) が縦断面図
(b) が縦断面図
【図３】図１の素子のソース接触板の斜視図
【図４】図１のゲート引き出し端子の斜視図
【図５】本発明の別の実施例のＩＧＢＴ素子を示し、
(a) はチップ平面図、(b) は縦断面図、(c) は(b) と垂
直の縦断面図
(a) はチップ平面図、(b) は縦断面図、(c) は(b) と垂
直の縦断面図
【図６】図５の素子のゲート配線中継板の斜視図
【図７】本発明のさらに別の実施例のＩＧＢＴ素子を示
し、(a) は縦断面図、(b) は(a) のＡ部斜視図
し、(a) は縦断面図、(b) は(a) のＡ部斜視図
１ ＩＧＢＴチップ ２ ソース電極 ３ ソース接触板 ３１ 穴 ４ コレクタ接触板 ５１ 上端子板 ５２ 下端子板 ５５ 凹部 ６ ゲートパッド電極 ７ ゲート引き出し端子 ７１ 銅線 ７２ 導線 ７３ ゲート引き出し端子先端部 ７４ 絶縁物 ７５ 弾力性金属線 ８ 皿ばね ９ ゲート配線中継板
Claims (4)
- 【請求項１】容器に収容される半導体基板の両主面上に
それぞれ主電極、一主面上に半導体基板と絶縁された制
御電極を有し、主電極と容器両面の端子板との間に接触
板が介在するものにおいて、半導体基板の周縁部で制御
電極に制御電極引き出し端子の先端部が加圧接触するこ
とを特徴とする電力用半導体素子。 - 【請求項２】半導体基板の主面上に絶縁して設けられ、
制御電極と導線によって接続された中継電極に制御電極
引き出し端子の先端部が加圧接触することを特徴とする
請求項１記載の電力用半導体素子。 - 【請求項３】制御電極と同一主面上に存在する主電極の
ための接触板の制御電極引き出し端子に対向する部分に
凹部あるいは切り欠き部を有する請求項１あるいは２の
いずれかに記載の電力用半導体素子。 - 【請求項４】加圧接触のための圧力が容器端子板の凹部
に収納されたばねである請求項１、２あるいは３のいず
れかに記載の電力用半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1775393A JP2940328B2 (ja) | 1993-02-05 | 1993-02-05 | 電力用半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1775393A JP2940328B2 (ja) | 1993-02-05 | 1993-02-05 | 電力用半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232303A JPH06232303A (ja) | 1994-08-19 |
| JP2940328B2 true JP2940328B2 (ja) | 1999-08-25 |
Family
ID=11952501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1775393A Expired - Fee Related JP2940328B2 (ja) | 1993-02-05 | 1993-02-05 | 電力用半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940328B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3307145B2 (ja) * | 1995-03-27 | 2002-07-24 | 株式会社日立製作所 | パワーチップキャリア及びこれを用いたパワー半導体装置 |
| DE19530264A1 (de) * | 1995-08-17 | 1997-02-20 | Abb Management Ag | Leistungshalbleitermodul |
| US5661315A (en) * | 1995-12-28 | 1997-08-26 | Asea Brown Boveri Ag | Controllable power semiconductor component |
| JP3368742B2 (ja) * | 1996-03-19 | 2003-01-20 | 富士電機株式会社 | 半導体装置 |
| JP4085639B2 (ja) * | 2002-01-28 | 2008-05-14 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
| JP5381926B2 (ja) * | 2010-07-27 | 2014-01-08 | 株式会社デンソー | 半導体装置 |
| KR101482317B1 (ko) * | 2012-10-30 | 2015-01-13 | 삼성전기주식회사 | 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지 |
| CN103579165B (zh) * | 2013-11-04 | 2016-08-31 | 国家电网公司 | 一种全压接式功率器件 |
| CN104362141B (zh) * | 2014-11-26 | 2017-06-23 | 国家电网公司 | 一种大功率压接型igbt模块 |
| CN107768328B (zh) * | 2017-10-31 | 2019-08-27 | 华北电力大学 | 一种实现双面散热和压力均衡的功率器件 |
| WO2020152797A1 (ja) * | 2019-01-23 | 2020-07-30 | 三菱電機株式会社 | 圧接型半導体装置 |
-
1993
- 1993-02-05 JP JP1775393A patent/JP2940328B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232303A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227259B2 (en) | Low-inductance circuit arrangement for power semiconductor modules | |
| KR100307465B1 (ko) | 파워모듈 | |
| JP2940328B2 (ja) | 電力用半導体素子 | |
| JPH10335579A (ja) | 大電力半導体モジュール装置 | |
| EP1868244B1 (en) | Semiconductor device | |
| JP2009512999A (ja) | 半導体パッケージ | |
| EP0532244A1 (en) | Semiconductor device | |
| JP3129020B2 (ja) | 半導体装置 | |
| JP7498814B2 (ja) | 半導体モジュール | |
| JP3881502B2 (ja) | 電力用半導体モジュール | |
| US6654249B2 (en) | Circuit arrangement | |
| US5366932A (en) | Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads | |
| JP3629172B2 (ja) | 圧接型半導体装置 | |
| KR100635681B1 (ko) | 매트릭스 컨버터 | |
| JP2993286B2 (ja) | 半導体装置 | |
| JP2021136364A (ja) | 半導体モジュール | |
| JPH06302734A (ja) | 電力用半導体モジュール | |
| JP4077130B2 (ja) | ゲート転流型ターンオフサイリスタモジュール | |
| JP3000809B2 (ja) | 半導体装置 | |
| JP3403338B2 (ja) | 電力用半導体モジュール | |
| EP3863045A1 (en) | Power semiconductor module arrangement and method for producing the same | |
| EP0181975B1 (en) | Semiconductor device comprising a support body | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JPH0447963Y2 (ja) | ||
| JP3995618B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |