JP2928806B2

JP2928806B2 - 選択呼出方式

Info

Publication number: JP2928806B2
Application number: JP1243889A
Authority: JP
Inventors: 一博志村
Original assignee: KASHIO KEISANKI KK
Current assignee: KASHIO KEISANKI KK
Priority date: 1988-09-20
Filing date: 1989-09-20
Publication date: 1999-08-03
Anticipated expiration: 2014-08-03
Also published as: JPH02168743A

Description

【発明の詳細な説明】［発明の技術分野］本発明は選択呼出方式に関する。

［従来技術とその問題点］従来の選択呼出通信方式、例えば呼出信号にPOCSAGコ
ードを用いた選択呼出通信方式では、ページング受信機
を８つのグループに分けると共に無線基地局から送信さ
れる呼出し信号も前記グループ分けに対応して８フレー
ムに分けて時分割送信され、各ページング受信機は自機
が属するグループに対応するフレームに係るタイミング
でのみ呼出を受け（すなわち時分割で呼出を受け）、ま
た、電池寿命の関係から、そのページング受信機が呼び
出される可能性のない他のフレームに係るタイミングに
は電源を切るようになっていた。

ところで、近年、この選択呼出通信方式を利用し、株
価情報、金相場情報等を提供する情報提供会社が、次々
と設立されていく方向にある。この場合、上述の如き、
従来のPOSAG方式での呼出しでは、一般に情報提供を受
ける契約者のページング受信機は各フレームに分散して
いるので、情報提供会社は８ある全てのフレームに係る
各タイミングで呼出を行ない各フレーム毎に同一の情報
伝送を行なわなければならず、極めて伝送効率の低いも
のとなる。

［発明の目的］本発明は、上述の事情に鑑みてなされたもので、ペー
ジング受信機に代表される多数の受信機を呼出す際、送
信信号フォーマットを加工せずに、伝送効率を高くする
ことができる選択呼出方式を提供することを目的とす
る。

［発明の要点］本発明は、基地局は各受信機の個別呼出信号を当該受
信機が属する群に対応したフレームで送信すると共に、
複数の受信機を一斉に呼出す呼出信号を同期をとる為の
信号に隣接するフレームで送信し、受信機は、基地局か
ら送信される複数のフレームの内、実質的に自機が属す
る群に対応したフレーム及び又は、前記同期をとる為の
信号に隣接するフレームのみで呼出信号検出のための受
信を行うことを要点とする。

［実施例］以下、図面に示す一実施例に基づき本発明を具体的に
説明する。

先ず、第１図を参照して本実施例で使用するPOCSAGコ
ード信号の送信信号フォーマットを説明する。第１図
（Ａ）は全体フォーマットを示し、送信信号はプリアン
ブル信号Ａとそれに続く複数のバッチＢ、Ｃ……よりな
っている。プリアンブル信号Ａは送信信号と受信機との
ビット同期をとるためのもので「1010101……」の“1"
と“0"の繰返しパターンで576ビット連続している。ま
た同図（Ｂ）は上記各バッチのフォーマットを示すもの
で同期コードSCと第１から第８までの８つのフレームよ
り構成され、１フレームは２コードワードから成ってい
る。同期コードSCと１コードワードは共に32ビット構成
で、コードワードは呼出番号を示すアドレスコードワー
ドとメッセージを示すメッセージコードワードに分けら
れる。同図（Ｃ）にアドレスコードワードを、同図
（Ｄ）にメッセージコードワードを示す。アドレスコー
ドワードは、第１ビットがアドレスコードワードかメッ
セージコードワードかを区別するメッセージフラグであ
り、アドレスコードワードの場合はこのビットが“0"で
ある。第２〜19ビットがアドレスデータを表わすアドレ
スビット、第20、第21ビットが表示形態、報音形態を示
すファンクションビット、第22〜31ビットがBCHパリテ
ィビット、第32ビットがイーブンパリティビットであ
る。メッセージコードワードは、第１ビットがメッセー
ジフラグでメッセージコードワードを示す“1"が設定さ
れており、第２〜21ビットがメッセージデータを表わす
メッセージビット、第22〜31ビットがBCHパリティビッ
ト、第32ビットがイーブンパリティビットである。ま
た、同期コードワードSCでは32ビットが特定のパターン
となっている。

上述した信号は、アドレスコードワードのアドレスデ
ータと、当該アドレスコードワードを送信するフレーム
の順位とによって、ページング受信機を選択的に呼出す
方式の信号である。従って、各ページング受信機には、
個別呼出しを受ける為に、１つのアドレスと１つのフレ
ームが割当てられている。なお、アドレスは必要に応じ
て２つ割当てられる場合もある。この場合、一方のアド
レスは通常の個別呼出しに用いられ、他方のアドレスは
緊急呼出しや当該受信機と同一のフレームが割当てられ
ている当該受信機を含む数個のページング受信機からな
るグループの同時呼出しに用いられる。また、情報提供
サービスを受ける契約をしているページング受信機に
は、上記個別呼出しを受ける為のアドレス及びフレーム
とは別個に、情報提供サービスを受ける為のアドレス及
びフレームが更に割当てられている。情報提供サービス
を受ける為のフレームは、提供される情報の種類が多く
ても同一フレームであることが望ましい。更に望ましく
は、情報提供のサービスを受ける為のフレームは同期コ
ードの送信タイミングに隣接したフレーム、即ち、第１
或いは第８フレームである。この選択呼出通信方式で
は、情報提供サービスを受ける契約をしている多数のペ
ージング受信機を一度に呼出し、情報を提供することが
できる。またページング受信機に於ては、多数の情報提
供サービスを受ける契約をしていても、情報提供サービ
スを受ける為のフレームは１つであるので、バッテリー
をセーブすることができる。メッセージを送信する場合
は、先頭にアドレスコードワードが付加され、その後、
必要な長さだけのメッセージコードワードが送られる。
なお送信は、１ワードあたり62.5ms（以下、１ワード時
間という）の送信スピードで行なわれ、また受信機側で
の受信ミスを少なくする為、同一の内容（アドレスおよ
びメッセージ）のものが所定時間後、例えば60秒後に再
送信される。

第２図は、無線ページングシステムに於ける基地局の
システム構成を示すブロック図である。プッシュホン１
及び通信機能付きパーソナルコンピュータ２は、一般の
個人がページング受信機の呼出し番号及びページング受
信機へのメッセージを入力する為の入力端末である。こ
れらは公衆電話回線３を介して基地局のコントロールセ
ンター４に接続されている。ページング受信機所有者に
各種情報を提供する情報提供会社５は専用回線を介して
コントロールセンター４に接続されている。コントロー
ルセンター４は、公衆電話回線３及び専用回線との接続
部にモデムや応答回路を内蔵した入出力回路６を備えて
いる。一般個人がプッシュホン１或いはパーソナルコン
ピュータ２から入力したページング受信機の呼出し番号
は、公衆電話回線３及び入出力回路６を介して照合回路
７に入力される。また情報提供会社から入力された情報
提供の為の呼出し番号は専用回線及び入出力回路６を介
して照合回路７に入力される。照合回路７は入力された
呼出し番号と加入者メモリ８に記憶されている呼出番号
とを照合する。加入者メモリ８に記憶されている呼出し
番号には、ページング受信機各々に割当てられた個別呼
出し用の呼出番号と、情報提供会社毎或いは情報提供会
社が提供する情報種毎に割当てられた情報提供の為の呼
出し番号とがある。この情報提供の為の呼出し番号は総
て、アドレスデータとフレームデータとに展開した際、
フレームデータが同一となる呼出し番号、例えばフレー
ムデータが“8"となる呼出し番号が割り当てられてい
る。照合回路７での照合処理に於て、入力された呼出し
番号が加入者メモリ８に記憶されている呼出し番号のい
ずれにも一致しない場合には、入出力回路６内の応答回
路に指令を与え、発呼者側へ、入力された呼出番号が登
録されていない旨のメッセージを送出させる。他方、入
力された呼出番号が加入者メモリ８に記憶されている呼
出し番号と一致した場合には、照合回路７は一致検出さ
れた呼出し番号を信号処理回路９へ送出すると共に、一
致検出された呼出し番号に基づき、相異なる指令を入出
力回路６及び信号処理回路９に送出する。例えば、一致
検出された呼出し番号がトーンオンリタイプのページン
グ受信機に付与された呼出し番号である場合には、入出
力回路６へ「呼出しを開始します。電話を切ってお待ち
下さい。」等のメッセージを発呼者へ送出する指令を与
え、信号処理回路９へは、呼出し信号の送出指令を与え
る。一致検出された呼出し番号が表示タイプのページン
グ受信機に付与された呼出し番号である場合には、入出
力回路６へ「メッセージを入力して下さい。」等のメッ
セージを発呼者へ送出する指令を与え、信号処理回路９
へは、後に発呼者から入力されるメッセージデータを処
理する指令を与える。また、一致検出された呼出し番号
が情報提供の為の呼出し番号である場合には、入出力回
路６へ、メッセージ（提供すべき情報）を入力しても良
い旨のメッセージ或いは信号を情報提供会社に送出する
指令を与え、信号処理回路９へは、後に情報提供会社か
ら入力されるメッセージデータを処理する指令を与え
る。

信号処理回路９は、照合回路７からの呼出番号をアド
レスデータとフレームデータとに展開し、そのアドレス
データに対応するアドレスコードワードを作成する。ま
た情報提供会社等から入力されたメッセージデータに対
応するメッセージコードワードも作成する。なお、メッ
セージデータが１つのメッセージコードワードに収納で
きない場合は、複数のメッセージコードワードが作成さ
れる。アドレスコードワードは、上記フレームデータに
基づいて第１図（Ｂ）に示したバッチフォーマットのい
ずれかフレームタイミングで送信機10に送信され、メッ
セージコードワードはアドレスコードワードに続いて連
続的に送信機10に送信される。送信機10は信号処理回路
９から送られたアドレスコードワード及びメッセージコ
ードワードをアンテナ11から無線信号として送出する。

第３図は上記選択呼出通信方式において用いられるペ
ージング受信機の一実施例の回路構成を示すものであ
る。すなわち、CPU21を中心に、他の各回路部がこれに
接続する構成となっている。CPU21は内蔵するROMのプロ
グラムに従って各回路部を制御する。22はアンテナ、23
はアンテナ22で受信された電波を復調する受信部であ
る。ID−ROM25は当該受信機に割当てられているフレー
ム及びアドレスデータ等を記憶し、デコーダ部24の制御
の下に記憶しているフレームデータ等をデコーダ部24に
送出する。デコーダ部24は受信部23で復調された受信信
号を上記ID−ROM25からのデータに基づいて解読し、そ
れをCPU21に送ると共にスイッチSW₂をオン・オフ制する
回路部である。スイッチSW₂はデコーダ部24によりオン
・オフ制され、電源26からスイッチSW₁を介して受信部2
3へ与えられる電源供給を断続する。スイッチSW₁は使用
者の操作によりオン・オフされるマニュアルスイッチで
あり、電源26からデコーダ部24等への電源供給を断続す
る。メッセージメモリ27はメモリエリアが複数に分割さ
れ、受信したメッセージをメッセージの種類に応じてそ
れぞれ異なるメモリエリアに記憶するメモリである。ス
イッチ回路28は、多数のスイッチを備え操作されたスイ
ッチに対応するスイッチ入力信号をCPU21に送出する回
路部である。LEDドライバー29はCPU21の制御の下に、LE
D30を点滅し、呼出しがあった旨の報知を行なう。ブザ
ードライバ31はCPU21の制御の下にブザー32を駆動し、
呼出し報知等の各種報知を行なう。表示部33は、CPU21
の制御を受け、メッセージメモリ27に記憶されている受
信メッセージ等を表示する回路部である。

第４図は前記デコーダ部24の構成を詳細に示すもので
ある。ビット同期回路40は前記受信部23で復調された
“1"、“0"のビット列からなる受信信号を入力し、この
ビット列と後述のタイミング制御回路41で発生される内
部クロックとの同期をとるための回路で、同期のとれた
ビット列としての受信信号をプリアンブル検出回路42、
同期信号検出回路43およびBCH補正回路44に送出する。
タイミング制御回路41は発振回路、32進のビットカウン
タおよび17進のワードカウンタ等を有し、受信信号の周
波数と同じ周波数のクロックを発生すると共に、プリア
ンブル検出回路42、同期信号検出回路43の検出信号及び
後述するフレームレジスタ49、50にセットされているフ
レームデータを得て該デコーダ部24全体のタイミング制
御を行ない、信号の読込みタイミングおよび各回路部の
動作順序を定める。プリアンブル検出回路42は、受信信
号すなわちビット同期回路40からのビット列の中のプリ
アンブル信号Ａを検出する回路であり、例えば継続して
８ビット“0"、“1"の繰返しを検出したときにプリアン
ブル信号Ａを検出したとして検出信号を上記タイミング
制御回路41に送出する。同期信号検出回路43は受信信号
中の同期コードSCを検出し、検出信号を上記タイミング
制御回路41および後述のSC不一致カウンタ45に送出する
回路である。BCH補正回路44は第１図（Ｃ）（Ｄ）に示
すようにBCHパリティコードが付加されてくる受信信号
に対しBCH誤り訂正処理を行ない訂正済のデータをデー
タ処理回路66およびアドレス比較回路57〜62に送出する
と共に訂正不能のエラーがあった場合は、エラーフラグ
用の信号を送出する。SC不一致カウンタ45は、タイミン
グ制御回路41中のワードカウンタのキャリー出力で１カ
ウントアップし、同期信号検出回路43からの検出信号に
よってリセットされるカウンタを有し、該カウンタの計
数値が、SCリトライレジスタ48にセットされている同期
ずれの許容回数に致ったときに信号をバッテリーセーブ
信号デコーダ46に送出する回路である。バッテリーセー
ブ信号デコーダ46は、タイミング制御回路41、SC不一致
カウンタ45或いはCPU21からの信号を受けてスイッチSW₂
をオン・オフ制御する回路である。

ID−ROM制御デコーダ47はスイッチSW₁がオン状態にな
ったときCPU21から送られてくる信号を受けて前記ID−R
OM25に信号を送ってこれを制御する回路である。SCリト
ライレジスタ48、フレームレジスタ49、50およびアドレ
スレジスタ51〜56は、上記ID−ROM制御デコーダ47の制
御を受けてID−ROM25から、順次、送られてくるデータ
をそれぞれセットするレジスタである。すなわち、SCリ
トライレジスタ48は同期ずれの許容回数、フレームレジ
スタ49は当該ページング受信機の個別呼出し等に係るフ
レームナンバー、例えば２（第２フレーム）、フレーム
レジスタ50は情報提供サービス等を受けるための一斉呼
出しに係るフレームナンバー、例えば８（第８フレー
ム）がそれぞれセットされ、また、アドレスレジスタ5
1、52は、フレームレジスタ49にセットされているフレ
ームナンバーに係るフレームにおけるアドレスが、それ
ぞれセットされるレジスタで、例えば、アドレスレジス
タ51は当該受信機だけを個別に呼出す場合に用いられる
アドレスがセットされ、アドレスレジスタ52は当該受信
機を含む数個の受信機からなるグループを一斉に呼出す
場合に用いられるアドレスがセットされる。なお、アド
レスレジスタ51、52は、タイミング制御回路41の制御を
受けたフレームレジスタ49により制御され、セットして
いるアドレスをそれぞれアドレス比較回路57、58に送出
する。アドレスレジスタ53〜56は、フレームレジスタ50
にセットされているフレームナンバーに係るフレームに
おけるアドレスが、それぞれセットされるレジスタで、
例えばアドレスレジスタ53は金相場情報、アドレスレジ
スタ54はＡ社の株価情報、アドレスレジスタ55は特定地
方の天気予報、アドレスレジスタ56は競馬情報といった
具合に各契約情報を受けとるときのアドレスがそれぞれ
セットされる。なお、アドレスレジスタ53〜56はタイミ
ング制御回路41の制御を受けたフレームレジスタ50によ
り制御され、セットしているアドレスをそれぞれアドレ
ス比較回路59〜62に送出する。アドレス比較回路57〜62
は、タイミング制御回路41に制御され、BCH補正回路44
から送られてくるアドレスと、それぞれアドレスレジス
タ51〜56から送られてくるアドレスを比較し、一致した
場合に一致検出信号をオアゲート63を介してアドレスメ
ッセージデコーダ64に送出するとともに一致検出信号と
一致検出されたアドレスデータに付加されていたファン
クションビット２ビットのデータとをアドレス処理回路
65に送出する回路である。なお、オアゲート63の出力は
受信継続指令信号としてバッテリーセーブ信号デコーダ
46へも送出される。アドレスメッセージデコーダ64はオ
アゲート63を介して送られてくる信号を受けて先ず、ア
ドレス処理回路65に動作指令信号を送り、その後、一定
時間経過後にデータ処理回路66に動作指令信号を送出す
る回路である。アドレス処理回路65はアドレスメッセー
ジデコーダ64からの動作指令信号を受けて動作をし、そ
の時点に一致検出信号を送ってきているアドレス比較回
路（アドレス比較回路57〜62のいずれか）に係るアドレ
ス種別データとファンクションデータとをCPU21で用い
られる並列ビット信号にしてCPU21に送出する回路であ
り、例えば各アドレス比較回路からの出力６ビットと検
出されたアドレスのファンクションビット２ビットの計
８ビットの並列信号を出力する。またデータ処理回路66
はアドレスメッセージデコーダ64からの動作指令信号を
受け動作を開始し、タイミング制御回路41の制御の下
に、BCH補正回路44から直列信号で与えられるメッセー
ジをCPU21で用いられる並列ビット信号にしてCPU21に送
出する回路である。

第５図は、本実施例のページング受信機の外観を示
す。本体部34上面の表示部33は第一副表示部33a、第二
副表示部33b、第一主表示部33cおよび第二主表示部33d
からなり、第一副表示部33aには受信があったときブザ
ー32が鳴るようになっているか鳴らないようになってい
るか（会議中等に利用する）すなわち鳴音、無音状態の
いずれにセットされているかの表示および電源26のバッ
テリー寿命を示す表示等がなされ、第二副表示部33bに
は受信があったとき、アドレスレジスタ51〜56のいずれ
にセットされているアドレスによって受信したものであ
るかという表示およびそれがメッセージメモリ27のいず
れのメモリに記憶されたかを示す表示がなされる。そし
て第一主表示部33cおよび第二主表示部33dには受信した
メッセージ等が表示されるが、第一主表示部33cの右端
部には、メッセージを表示中は、そのメッセージの受信
時刻が表示され、通常時（受信内容を第一主表示部33
c、第二主表示部33dに表示せしめ、これらを確認してい
る時以外の時）は、現在時刻が表示されている。また本
体部34上面にはモードスイッチSW₃、読出スイッチSW₄、
ページスイッチSW₅が配されている。モードスイッチSW₃
はモードの切換に用いられるスイッチで、操作の度に受
信或いはアドレスレジスタ51、52のアドレスにより受信
してメッセージメモリ27に記憶しているメッセージを表
示部33に表示せしめるときの通常モード、第一主表示部
33cに表示している現在時刻を修正する修正モードおよ
び受信記憶している各種の提供情報をそれぞれ表示する
各表示モードと、順次、サイクリックにモードを切換て
いく。読出スイッチSW₄は過去に受信してメッセージメ
モリ27に記憶しておいた数回にわたる受信メッセージ
を、順次、表示部33に表示していくときに操作するスイ
ッチである。ページスイッチSW₅は、読出スイッチSW₄で
指定した受信メッセージが一画面で表示できないとき
に、後続のメッセージデータ部を表示するためのスイッ
チである。

次に、上記のように構成されるページング受信機の動
作を説明する。

使用者により第３図に示すスイッチSW₁がオン状態と
されたとき、CPU21は、これを検出し、デコーダ部24のI
D−ROM制御デコーダ47に起動信号を出力する（第４図参
照）。これによりID−ROM制御デコーダ47は、ID−ROM25
に制御信号を送り、その記憶データを出力せしめる。そ
して、ID−ROM25に記憶されていた各種データ、すなわ
ち当該ページング受信機に割当てられているアドレスデ
ータおよび、それらのアドレスデータに係るフレームデ
ータ更にSCリトライデータはそれぞれアドレスレジスタ
51〜56、フレームレジスタ49、50、SCリトライレジスタ
48にセットされる。また、CPU21からは、前記ID−ROM制
御デコーダ47への起動信号の出力の後、バッテリーセー
ブ信号デコータ46に制御信号が送られ、これによりバッ
テリーセーブ信号デコータ46はプリアンブルサーチ動作
に入る。すなわちスイッチSW₂を、第６図に示す如く、1
7ワード時間を周期として１ワード時間（１ワードの送
信データの受信に要する時間）だけオン状態とする。一
方、プリアンブル信号Ａは１回につき18ワード時間だけ
継続して送られてくるので、このプリアンブル信号Ａが
２回送られてくる間には、必然的にスイッチSW₂がオン
状態のときにプリアンブル信号Ａが送られてくるタイミ
ングが存在する。そして、このスイッチSW₂がオン状態
となっているときにプリアンブル信号Ａが送られてくる
と、電源26からスイッチSW₁、SW₂を介して受信部23に電
源供給がなされており（第２図参照）、プリアンブル信
号Ａはアンテナ22、受信部23を経てビット列としてデコ
ーダ部24のビット同期回路40に入力する。そしてこのプ
リアンブル信号Ａはこのビット同期回路40で回路動作タ
イミングと同期がとられ、その上でプリアンブル検出回
路42に送出される。このときプリアンブル検出回路42は
送られてきた信号がプリアンブル信号Ａであることすな
わち“0"、“1"の繰返しが８ビット以上続くことを検出
して検出信号をタイミング制御回路41に送出する。検出
信号を受けたタイミング制御回路41はバッテリーセーブ
信号デコータ46に制御信号を送り、前記プリアンブルサ
ーチ動作を停止し、スイッチSW₂を継続的にオン状態と
する同期コードサーチ動作を行なわしめる（第６図参
照）。すなわちビット同期回路40からのビット列を、順
次、入力している同期信号検出回路43には、１ビット入
力するたびにこれと、それ以前に送られてきた31ビット
と合わせて32ビット（１ワードすなわち同期コードSCの
ビット数）単位で所定の同期コードパターンとなってい
るかを調べさせる。そして、同期信号検出回路43が同期
コードSCを検出したときは、この同期信号検出回路43か
ら検出信号がタイミング制御回路41内のビットカウン
タ、ワードカウンタをリセットする。これによりワード
同期が確立する。而して、タイミング制御回路41は、バ
ッテリーセーブ信号デコータ46に制御信号を送り、第７
図に示すように、同期コードが送られてくるタイミング
と、当該ページング受信機が割当てられているフレーム
すなわちフレームナンバー２と８のタイミングにのみス
イッチSW₂をオン状態とし、それらのタイミングにのみ
受信部23に電源を供給し（実際には、８ビット時間程度
前から電源を供給する）、受信を行なう。すなわち当該
ページング受信機が呼出される可能性のあるときにのみ
受信を行なう。なお上記同期コードサーチ動作に入って
64ワード時間内に同期コードSCが検出されなかったとき
は、前記プレアンブルサーチ動作に戻る。

上記フレームナンバー２のタイミングにおいては、ア
ドレスコードワードを受信し、そのアドレスはビット同
期回路40からBCH補正回路44に送られ、ここでBCH誤り訂
正処理が行なわれ、その上でアドレス比較回路57〜62に
与えられる。また該タイミングには上記アドレスの受信
の有無に拘らずタイミング制御回路41からフレームレジ
スタ49に制御信号が送られ、これによりフレームレジス
タ49から、これが管理するアドレスレジスタ51、52に制
御信号が与えられ、これらにセットされているアドレス
データがビット列としてそれぞれアドレス比較回路57、
58に送出される。

而して、アドレス比較回路57、58は、BCH補正回路44
からアドレスが送られてきているときはそれと、当該ペ
ージング受信機に割当てられているアドレス（すなわち
アドレスレジスタ51、52にセットされており、それから
送られてきたアドレス）とを比較して両者が一致してい
るか、すなわち当該ページング受信機が呼出されている
かを判断する。このときアドレス比較回路57、58のいず
かがアドレスの一致を検出したときは、そのアドレス比
較回路から検出信号がオアゲート63を介してバッテリー
セーブ信号デコーダ46とアドレスメッセージデコーダ64
にに送られる。バッテリーセーブ信号デコーダ46は、こ
の検出信号を受けてスイッチSW₂を継続してオン状態に
維持し、受信の継続を行う。またアドレスメッセージデ
コーダ64は、上記検出信号を受けて、先ずアドレス処理
回路65に動作指令信号を送る。これによりアドレス処理
回路65は前述した如く検出信号を送ってきたアドレス比
較回路（アドレス比較回路57、58のいずれか）に係るア
ドレス種別データ、即ち、全アドレス比較回路57〜62の
出力信号と送信されてきたアドレスに付加されていたフ
ァンクションビットデータとをCPU21で用いられる並列
ビット信号にしてCPU21に送出する。これによりCPU21
は、後にブザードライバ31に動作指令信号を送り、ブザ
ー32を駆動せしめ放音をすると共にLEDドライバー29に
動作指令信号を送り、LED30を点滅せしめることがで
き、使用者は呼出しがあったことを容易に認識できるこ
とになる。

以上の動作の後、アドレスメッセージデコーダ64は、
データ処理回路66に動作指令信号を送る。これによりデ
ータ処理回路66は、上記アドレスに係るアドレスコード
ワードに続いて送られてきたメッセージコードワードの
メッセージに係るビット列を、順次、BCH補正回路44か
ら取込み、CPU21で用いられる並列ビット信号に変換し
てCPU21に送出する。

CPU21は、上記の如くして送られてきたメッセージを
メッセージメモリ27に記憶し、メッセージデータである
ことの確認、過誤受信等のチェック等を行なった上でそ
のメッセージを表示部33に表示する。

また、上記フレームナンバー２のタイミングにアドレ
スの受信がなく、フレームナンバー８のタイミングに致
って、アドレスの受信があった場合は、そのアドレスが
ビット同期回路40からBCH補正回路44に送られ、ここでB
CH誤り訂正処理が行なわれ、その上でアドレス比較回路
57〜62に与えられる。一方、該タイミングには、上記ア
ドレスの受信の有無に拘らず、タイミング制御回路41か
らフレームレジスタ50に制御信号が送られ、これにより
フレームレジスタ50から、これが管理するアドレスレジ
スタ53〜56に制御信号が与えられ、これらにセットされ
ているアドレスがそれぞれアドレス比較回路59〜62に送
出される。

而して、アドレス比較回路59〜62は、BCH補正回路44
を介してアドレスが送られてきているときは、それと、
当該受信機に割当てられているアドレス（すなわちアド
レスレジスタ53〜56にセットされており、それらから送
られてきたアドレス）をそれぞれ比較する。このときア
ドレス比較回路59〜62のいずれかがアドレスの一致を検
出したときは（すなわち当該ページング受信機への呼出
しがあったときは）そのアドレス比較回路から検出信号
がオアゲート63を介してバッテリーセーブ信号デコーダ
46とアドレスメッセージデコーダ64に送られる。上記検
出信号を受けて、バッテリーセーブ信号デコーダ46は受
信の継続を行なわせ、アドレスメッセージデコーダ64
は、アドレス処理回路65に動作指令信号を送る。これに
より、アドレス処理回路65は前述した如く検出信号を送
ってきたアドレス比較回路に係るアドレス種別データと
受信したアドレスに付加されていたファンクションビッ
トデータとをCPU21で用いられる並列ビット信号にしてC
PU21に送出する。この場合、CPU21は続いて受信するメ
ッセージが契約情報であるので、前述した個別呼出しや
グループ呼出しのようにLED30やブザー32で呼出し報知
を行う必要はないが（場合によっては、各アドレス毎に
ユーザが呼出し報知のオンオフ設定を行えるようにして
も良い）、アドレス比較回路65からの並列ビット信号の
内容に応じて、メッセージメモリ27内のそれぞれ対応す
る契約情報記憶エリアを選択する。

以上の動作の後、アドレスメッセージデコーダ64はデ
ータ処理回路66に動作指令信号を送る。これによりデー
タ処理回路66は上記アドレスに係るアドレスコードワー
ドに続いて送られてきたメッセージコードワードのメッ
セージに係るビット列を、順次、BCH補正回路44から取
込み、CPU21で用いられる並列ビット信号に変換してCPU
21に送出する。

CPU21では、送られてきたメッセージをメッセージメ
モリ27内の選択された契約情報記憶エリアに記憶し、所
定のチェックをして、その上で送られてきたメッセージ
（すなわち金相場、Ａ社の株価情報等）を表示部33に表
示する。

なお、CPU21は以上の如くして、順次、送られてくる
データを表示部33に表示していくが、送られてきたワー
ドの先頭ビット（メッセージビット）が０となり、他の
アドレスコードワードになったときはバッテリーセーブ
信号デコーダ46に信号を送りスイッチSW₂の継続的オン
状態を解き、通常の間欠受信動作に戻す。

また、上述の如くしてメッセージメモリ27に記憶して
いった受信メッセージおよびそのアドレスは次のように
して表示部33に表示して確認することができる。すなわ
ちアドレスレジスタ51、52のアドレスで受信したもの
は、モードスイッチSW₃で通常モードを選び、その上
で、読出スイッチSW₄を操作して順次表示部33に表示
し、アドレスレジスタ53〜56のアドレスで受信したもの
はモードスイッチSW₃で順次、各アドレスで受信した情
報を表示するモードを指定していき、所望の種類の情報
を表示するモードになった後、読出スイッチSW₄を操作
して、順次そのアドレスで送られてきた情報を表示部33
に表示する。

なお、本実施例においては、多数のページング受信機
を一斉に呼出し、所定の情報を提供する場合の呼出しを
同期コードワードに隣接した第８フレームで行なうもの
であるが（第７図参照）、このように一斉呼出しを同期
コードワードに隣接する第８フレーム或いは、第１フレ
ームで行なう場合、それらのページング受信機において
は同期コードワードとそのフレームの間におけるスイッ
チSW₂の断続を省略でき、情報提供を受ける多くのペー
ジング受信機において電力の節減が可能となる。

なお、この発明は上記実施例に限定されず、この発明
を逸脱しない範囲内において種々変形応用可能である。

［発明の効果］この発明は、以上詳述したように、基地局は各受信機
の個別呼出信号を当該受信機が属する群に対応したフレ
ームで送信すると共に、複数の受信機を一斉に呼出す呼
出信号を同期をとる為の信号に隣接するフレームで送信
し、受信機は、基地局から送信される複数のフレームの
内、実質的に自機が属する群に対応したフレーム及び又
は、前記同期をとる為の信号に隣接するフレームのみで
呼出信号検出のための受信を行うことを特徴とするもの
だから、ページング受信機に代表される多数の受信機を
呼出す際、送信信号フォーマットを加工する必要や、呼
出しに必要な情報、及び受信制御を増やすことなく、伝
送効率を高くすることができる選択呼出方式を提供する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る選択呼出通信方式にお
ける送信フォーマットを示す図、第２図は本発明の一実
施例に係る無線ページングシステム基地局のシステム構
成を示す図、第３図はページング受信機の回路構成を示
す図、第４図は第３図におけるデコーダ部の構成を詳細
に示す図、第５図はページング受信機の外観を示す図、
第６図は上記ページング受信機のプリアンブルサーチ動
作および同期コードサーチ動作を説明する図、第７図は
上記ページング受信機の受信状態を示す図である。４……コントロールセンター、６……入出力回路、７…
…照合回路、８……加入者メモリ、９……信号処理回
路、10……送信機、11……アンテナ、21……CPU、22…
…アンテナ、23……受信部、24……デコーダ部、25……
ID−ROM、26……電源、27……メッセージメモリ、28…
…スイッチ回路、29……LEDドライバー、30……LED、31
……ブザードライバ、32……ブザー、33……表示部、40
……ビット同期回路、41……タイミング制御回路、42…
…プリアンブル検出回路、43……同期信号検出回路、44
……BCH補正回路、45……SC不一致カウンタ、46……バ
ッテリーセーブ信号デコーダ、47……ID−ROM制御デコ
ーダ、48……SCリトライレジスタ、49……フレームレジ
スタ、50……フレームレジスタ、51〜56……アドレスレ
ジスタ、57〜62……アドレス比較回路、64……アドレス
メッセージデコーダ、65……アドレス処理回路、66……
データ処理回路。

Claims

(57)【特許請求の範囲】

【請求項１】基地局は各受信機の個別呼出信号を当該受
信機が属する群に対応したフレームで送信すると共に、
複数の受信機を一斉に呼出す呼出信号を同期をとる為の
信号に隣接するフレームで送信し、受信機は、基地局から送信される複数のフレームの内、
実質的に自機が属する群に対応したフレーム及び又は、
前記同期をとる為の信号に隣接するフレームのみで呼出
信号検出のための受信を行うことを特徴とする選択呼出
方式。