JP2924844B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2924844B2
JP2924844B2 JP8232997A JP8232997A JP2924844B2 JP 2924844 B2 JP2924844 B2 JP 2924844B2 JP 8232997 A JP8232997 A JP 8232997A JP 8232997 A JP8232997 A JP 8232997A JP 2924844 B2 JP2924844 B2 JP 2924844B2
Authority
JP
Japan
Prior art keywords
cap
semiconductor device
wiring board
main body
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8232997A
Other languages
English (en)
Other versions
JPH10256412A (ja
Inventor
太 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8232997A priority Critical patent/JP2924844B2/ja
Publication of JPH10256412A publication Critical patent/JPH10256412A/ja
Application granted granted Critical
Publication of JP2924844B2 publication Critical patent/JP2924844B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表面実装型半導体
装置及びその製造方法に関し、特に電磁波シールドされ
た半導体装置及びその製造方法に関する。
【0002】
【従来の技術】近年、電子機器の小型化のため、半導体
装置を含めた電子部品は高密度実装に対応した表面実装
型であることが要求されている。また、電子回路の高周
波化により電磁波ノイズが多く発生し、小型化によって
ノイズ発生部と、ノイズの影響を受けやすい部分が接近
していることもあって、電磁波が大きく発生する回路部
分をモジュール化し、これをシールドすることも必要と
なってきている。このため、表面実装型で電磁波シール
ドが施された半導体装置が提案されている。
【0003】この種の従来の表面実装型電磁波シールド
半導体装置として、例えば特開平8−148597号公
報には、図8に斜視図として示すような構成が提案され
ている。この半導体装置は、モジュール基板19と、モ
ジュール基板19の表面に実装された半導体素子、およ
び半導体素子が実装された基板の表面を覆うキャップ1
8と、を具備し、キャップ18はモジュール基板19の
各辺において、基板の底面を越えるように設けられた突
出部20を有する構成とされている。また、基板19の
裏面には、LGA(Land Grid Array)
外部接続電極21が形成されている。そして、キャップ
18を導電性材料で形成し、実装基板上の導電層と電気
的に接続することにより、電磁波シールド効果を得るこ
とができる。
【0004】キャップ18は、基板19上面の周辺部に
接触する形状であり、基板19の側面が抉られて形成さ
れた凹型の窪み部分のみで、基板19の側面を覆って下
方へ伸び、突出部20を形成している。
【0005】
【発明が解決しようとする課題】しかしながら、図8を
参照して説明した上記した従来技術は、下記記載の問題
点を有している。
【0006】(1)第1の問題点は、電磁波シールドを
完全にすることは難しい、ということである。
【0007】その理由は、上記従来技術において、モジ
ュール基板19上面周辺部にキャップ18の一部を突き
当てて接触させた部分では、その下方の側面はキャップ
で覆われず、シールドされない、ためである。
【0008】(2)第2の問題点は、モジュール基板の
厚さ精度が悪いと、この半導体装置を実装したときに、
実装不良が発生し易くなる、ということである。この理
由は次の問題点(3)の理由とともに説明される。
【0009】(3)第3の問題点は、水平方向寸法は同
じでも、厚さの異なるモジュール基板に対しては、キャ
ップ18を兼用することはできず、別設計のキャップを
用意する必要があり、コスト低減を図ることが困難であ
る、ということである。
【0010】その理由は、上記従来技術において、モジ
ュール基板19上面にキャップ18の一部を突き当て
て、基板とキャップの相対位置を決めているため、モジ
ュール基板の厚さが変わると、突出部20の基板裏面か
らの突出寸法が変化してしまい、この寸法により制御さ
れている実装品質に影響するからである。
【0011】すなわち、基板19上面から外部接続電極
21表面までの高さ寸法に対する許容範囲が狭く、限度
を超える違いがあるものでは、複数の突出部寸法のキャ
ップを使い分けなければならない。
【0012】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、より完全な電磁
波シールド性能を持ち、実装性に優れ、且つコスト低減
を図る表面実装型半導体装置を提供することにある。
【0013】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置は、半導体素子と、前記半導体
素子が実装された配線基板と、前記配線基板の裏面に形
成された外部接続電極と、を備えた半導体装置本体を有
し、前記半導体装置本体の上面および側面が電磁シール
ド用のキャップで覆われ、前記キャップの下端は前記外
部接続電極の突端に対して任意の一定高さ位置に形成さ
れており、前記キャップは、前記配線基板の側方に位置
する側面に、前記キャップ内側へ突出され、該突出され
た先端が前記配線基板厚さ方向に所定長さ延在されてな
る凸部を有し、前記キャップの凸部先端が、前記配線基
板の側面と部分的に当接することにより、前記半導体装
置本体と前記キャップとの水平方向の相対的な位置を規
制する構成とされてなる、ことを特徴とする。
【0014】また本発明において、外部接続電極は、好
ましくは突起型形状に形成してある。
【0015】さらに本発明において、好ましくは外部接
続電極は、はんだでその突起が形成されると共に、キャ
ップは少なくともその下端部表面がはんだ付けできる材
質で形成されている。
【0016】本発明において、金属製キャップは上面
の中央部は平坦で水平であり、配線基板側方の側面は基
本的に垂直に形成されており、側面の部分には内側へ凸
状とされら部分(「凸部」という)を複数有し、この凸
部が配線基板の側面に部分的に接することにより、半導
体装置本体と金属製キャップとの水平方向の相対的な位
置決めが成されており、金属製キャップは、使用される
配線基板厚さに対して幅広く対応できる構造とされてい
【0017】また本発明において、金属製キャップと半
導体装置本体との固定は、半導体装置上部において、接
着剤により成されている。
【0018】また本発明において、接着剤は好ましくは
液状或いはペースト状の熱硬化性樹脂よりなる。
【0019】本発明の半導体装置において、金属製キャ
ップを半導体装置本体へ取り付け固定する方法として
は、キャップの上部内面或いはこれに対向して接着され
る半導体装置本体上に、未硬化の接着剤を接着に必要な
厚みより盛り上げて供給し、次に半導体装置本体にキャ
ップを被せ、半導体装置本体下部の外部接続電極の突端
とキャップの下端を、それぞれの所望の高さ位置関係に
表面を形成した治具板に突き当てて、高さ位置を定め、
その相対位置関係を維持したまま接着剤を硬化させて行
う。
【0020】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の半導体装置は、その好ましい実施
の形態において、半導体素子(図2の5)と、半導体素
子が実装された配線基板(図2の3)と、配線基板の裏
面に形成された外部接続電極(図2の4)と、を備えた
半導体装置本体を有し、この半導体装置本体の上面およ
び側面が金属製キャップ(図2の1)で覆われ、このキ
ャップの下端は、外部接続電極(図2の4)の突端に対
して任意の一定高さ位置に形成されている。
【0021】このように、本発明の実施の形態において
は、半導体装置本体部に対し、これのみの構成で実装基
板に実装した場合には、外に露出して電磁波を抑えるこ
とのできない半導体装置本体の上部および側部を、シー
ルドとしての金属製キャップで完全に覆うことができる
構造としたため、より完全に電磁波ノイズを遮断するこ
とができる。
【0022】また、本発明の実施の形態においては、半
導体装置の実装基板への実装時に、実装基板と電気的に
接続が取られる外部接続電極とキャップ下端との相対高
さ位置を適当な一定値にしたため、外部接続電極とキャ
ップ下端の実装基板に対する接続が、はんだリフロー法
等の表面実装法により、確実に品質良く一括に行うこと
ができる(図3(b)参照)。
【0023】さらに、本発明の実施の形態においては、
好ましくは、外部接続電極は突起型形状にすることによ
り、平板状の電極よりも、はんだや導電性ペースト等の
接続材を用いた実装基板への接続において、接続材量に
幅を持たすことができる。また、水平方向の位置ずれに
対し隣接する電極部との短絡を防止することができ、確
実で安定した接続を実施することができる。
【0024】なお、はんだのみで接続をとる場合には、
外部接続電極は突起をはんだで形成するのがコスト、或
いははんだ付け性の点で有利であり、キャップは、接続
をとる部位においてはんだ付けできる材質でなければな
らない。
【0025】本発明の実施の形態において、キャップ
は、好ましくは、上面の中央部を水平な平坦面にするこ
とにより、半導体装置の組立製造時において、自動実装
機等のノズルによる吸着を容易且つ確実に行うことがで
き(後述する実施例の製造工程を説明した図5(b)参
照)、安定して実装基板の定位置に搭載することができ
る。
【0026】そして、本発明の実施の形態においては、
キャップ側面を垂直にすることにより、内蔵される配線
基板の位置を上下に調整することができる。キャップ側
面内側に設けられた凸部は、配線基板側面に当接してそ
の水平方向位置を規制し、常に同じ相対位置に回路基板
を固定することができるようにしている(図5(c)参
照)。このため、寸法精度に優れて実装品質が良くなる
ものが得られる。
【0027】また、この凸部が回路基板を押えて保持す
るものであれば(例えば図6参照)、回路基板(図6の
3、図2の3)がキャップ(図6の1、図2の1)に仮
固定され、製造が容易になる。
【0028】本発明の実施の形態においては、キャップ
と半導体装置本体の固定を、上部において接着剤(図2
の8、図5(c)参照)により行うことにより、容易か
つ確実に固定できる。また、接着されるキャップの上内
面と半導体本体上面との間隔が様々であっても接着剤の
量の調整だけで対応でき、製造が容易である。
【0029】接着材として、液状或いはペースト状の接
着剤を用いた場合には、接着部位に接着剤を最終的な接
着面間隔よりも高く盛ることによって接着を確保し、接
着面間隔が違っても接着剤は押し広げられるため、特に
量調整することを気にすることなく接着固定することが
可能となる。更にこの接着剤を熱硬化性樹脂とすれば、
熱を加えるのは容易であり、短時間で硬化が可能なた
め、容易に製造することができる。
【0030】本発明の実施の形態において、キャップを
半導体装置本体へ取り付ける際、外部接続電極突端とキ
ャップ下端を、それぞれの所望の位置関係に表面を形成
した治具板(図5の15)を突き当てて相対高さ位置を
定め、その状態で固定すれば、容易に正確な位置関係で
半導体装置を製造することができる。
【0031】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て詳細に説明する。
【0032】図1は、本発明の一実施例の構成を説明す
るための斜視図であり、図1(a)は半導体装置の上面
側からみた斜視図、図1(b)は半導体装置の底面側を
みた斜視図である。図2は、図1のA−A′線で切断し
た断面を示す図であり、図2(a)は配線基板が厚い場
合、図2(b)は配線基板が薄い場合を示している。
【0033】図1および図2を参照すると、本実施例に
おいて、矩形の配線基板上3に半導体素子5を実装し、
配線基板3裏面に突起状の外部接続電極4を設けた半導
体装置本体に、その上面および側面を覆うように底面が
空いた(開放された)直方体形状の金属製キャップ1を
被せ、固着したものとなっている。なお、この金属型キ
ャップ1は一体に成形するようにしてもよい。
【0034】配線基板3は、ガラスエポキシ等の有機系
基材やアルミナ等のセラミック基材やアルミナ等の金属
基材に、絶縁層や導体配線を施したものが使用される。
【0035】配線基板3上への半導体素子5の実装はワ
イヤーボンディング法やフリップチップ接続法等で実施
できる。
【0036】外部接続電極4は、基板裏面の導体パター
ン9上にボール状やペースト状のはんだを供給しリフロ
ーすることにより、または銅や金のメッキをすることに
より、突起状の電極として形成できる。
【0037】金属製キャップ1の材質は、はんだ付けや
コストの点から、銅系金属の素地に錫やはんだメッキを
施したものや、洋白が好ましい。キャップ1の寸法は、
内蔵される半導体装置本体が充分に覆い隠せるものと
し、特に、収納部の水平方向寸法は配線基板3のサイズ
よりも若干余裕を設けたものとする。
【0038】キャップ1の側部内面には、配線基板3側
面に当接する凸部2が複数設けられている。凸部2はキ
ャップ1側面の一部をプレス成形で押出し加工すること
により形成することができる。
【0039】配線基板3はこの部分(すなわち凸部2)
でキャップ1と接触し、位置規制される。また、このよ
うにキャップ1の対向する側部内面に配置された凸部2
で配線基板3を挟み込むことによって、ある程度の強度
を持って配線基板3を保持することができ、製造時にお
ける位置ずれが起こり難くなるため、製造工程を容易化
している。
【0040】なお、本実施例の変形例として、図6に示
したように、側面部分に狭いスリット17を設け、スリ
ット17に挟まれた部分を曲げ加工して凸部2を形成
し、金属の弾性を利用して、保持を容易にするような構
成としてもよい。なお、図6(a)はキャップ1の側面
を前からみた正面図、図6(b)は図6(a)のB−
B′線で切断した断面図である。
【0041】再び図2を参照して、本実施例において
は、半導体装置上部において、キャップ3と半導体装置
本体とは、その間隔を埋める接着剤8で固定されてい
る。すなわち、半導体素子5を封止する樹脂7の上部と
キャップ1の上面内側は接着剤8で固定されている。こ
の接着材8としては、未硬化の状態が液状或いはペース
ト状で流動性があるものが、供給時に多めに盛っておけ
ば必要な厚みに流れて成ってくれるので都合が良く、更
に熱硬化性樹脂であれば硬化処理が容易で、製造が簡単
になる。
【0042】キャップ1の下端と半導体装置本体の外部
接続電極4の先端の高さ位置は、常に同じ相対高さとな
るように、キャップ1が半導体装置本体に取り付けられ
る。これは、通常、同じ相対高さとすることが、最も製
造が容易であり、広く一般に行われているはんだペース
トを用いたはんだリフロー法で問題無く実装が行える。
あるいは、必要に応じて、この相対高さを適当に制御
し、最適な実装状態を得られるように形成するようにし
てもよい。
【0043】本実施例の半導体装置の製造は、半導体装
置本体を形成した後、図5(a)から図5(c)に順に
示したように行うのが容易である。
【0044】すなわち、半導体装置本体の上面(封止樹
脂8上面)に、ディスペンサで接着剤8を盛り上げて供
給し(図5(a)参照)、吸着搬送手段等によりキャッ
プ1をその上方よりかぶせ(図5(b)参照)、定位置
まで押し込み、その状態で接着剤8の硬化処理を施して
完成する(図5(c)参照)。
【0045】キャップ1下端と外部接続電極4下端との
高さ位置合わせは、キャップ1を定位置に押し込む際、
それぞれの高さ位置を表面に形成した治具板15に対し
て、キャップ1下端と外部接続電極4下端をそれぞれを
所定の場所に突き当てることにより行うのが、正確で、
容易である。
【0046】また水平方向の位置合わせは、キャップ1
側部内面に形成した凸部2で規制することにより行うの
が簡単であるが、変形例として、図7に示すように、キ
ャップ1下端と外部接続電極4下端を突き当てて高さを
合わせる治具板15に、彫り込み(凹部)を形成してお
き、これによってそれぞれの水平および高さ方向の位置
を同時に定めるようにしても良い。
【0047】次に本発明の実施例の動作について説明す
る。
【0048】本実施例においては、図2(a)、図2
(b)に比較して示したように、半導体装置本体の配線
基板3の厚さが変わって、半導体装置本体の高さが変化
した場合であっても、同じキャップ1を用いて、キャッ
プ1下端と外部接続電極4とが常に同じ位置関係になる
ように、半導体装置を作製することができる。
【0049】図3は、本実施例の半導体装置の実装につ
いて説明するための断面図であり、図3(a)は実装直
前の状態、図3(b)は実装後の状態を示したものであ
る。図3を参照すると、本実施例の半導体装置の実施基
板10への実装は、キャップ1と外部接続電極4の相対
高さが、実装基板10上のそれぞれに対するランド11
に良好に接続できるような高さに、常に形成されている
ので、何れの部分でも不具合の無い接続ができる。
【0050】図4は、本実施例の半導体装置の実装基板
への実装後の外観を示す斜視図である。図4を参照する
と、実装基板10へ実装した後の半導体装置は、露出表
面が全て金属製キャップ1で覆われる。このキャップ1
は、下端にて実装基板10上のGNDとなるランド11
に接続され、電磁波シールドとして働く。このため、電
磁波の漏出する隙間は上面および側面で無いものとする
ことができる。
【0051】上記した実施例について具体例に即して更
に詳細に説明する。図2を参照すると、本発明の一実施
例は、その具体例として、配線基板3の上面に半導体素
子が固着され、ボンディングワイヤー6により配線基板
3と半導体素子5とは電気的に接続されている。そして
半導体素子実装部は封止樹脂7で覆われて封止されてい
る。配線基板3裏面の導体パターン9上の定められた部
分に、はんだボールが搭載されリフローされることによ
って突起状の外部接続電極4が形成されている。これに
より、BGA(Ball Grid Array;ボー
ルグリッドアレイ)型パッケージとして半導体装置本体
が形成されている。
【0052】次に、本実施例の半導体装置の製造工程に
ついて説明すると、図5も合わせて参照して、平らなス
テージである治具板15上に半導体装置本体22は載せ
られた後、封止樹脂7上に接着剤8がディスペンサーノ
ズル14先端から充分な量、高さに盛られて供給され
(図5(a)参照)、その上から吸着ノズル16で金属
製キャップ1が吸着されながら半導体装置本体22上に
搬送されて被せられ(図5(b)参照)、キャップ1下
端が治具板15に突き当たるまで押し込まれて高さ位置
が合わせられ、接着剤8がこの状態で硬化されるより、
半導体装置が得られている。
【0053】配線基板3は、ガラスエポキシの多層プリ
ント基板であり、例えば厚さ1mm、大きさ20mm角
である。配線基板3上には複数の半導体素子5が実装さ
れ、抵抗体やコンデンサなどのチップ型部品なども実装
される。
【0054】封止樹脂7は、一般的なエポキシ系の封止
樹脂が用いられ、高さ1mmに封止している。
【0055】金属製キャップ1は、洋白で、肉厚0.1
5mmに形成され、内部空間としては高さ3mm、広さ
20.5mm角で、各側面に2ヵ所ずつ約0.3mmの
高さの凸部2が形成してある。
【0056】外部接続電極4は、高さ0.7mmに形成
されている。
【0057】接着剤8は、熱硬化性エポキシ樹脂であ
り、盛り上げるのが容易なペースト状のものとなってお
り、0.5mm程度盛り上げて封止樹脂7上に供給して
いる。
【0058】次に本実施例の動作について説明する。図
2を参照すると、1mm厚程度の多層配線基板では0.
1mm以上厚さがばらつくことがあるが、配線基板3の
厚さが異なっても、接着剤8の厚さが変わるだけで、キ
ャップ1下端と外部接続電極4突端は、同じ高さ位置に
なる。この場合では、配線基板3の厚さは約0.5mm
から1.3mmに対応できる。
【0059】また、キャップ1内面の凸部2は相対する
ものとの間隔が配線基板3の幅よりも若干狭くしてある
ので、ある程度の力を持って配線基板3側面に当たり、
保持する。
【0060】図3を参照すると、キャップ1下端と外部
接続電極4突端は、同じ高さ位置にあるので、本半導体
装置が実装される際には、実装基板10上の接続ランド
11に印刷法で0.15mm厚さに供給されたはんだペ
ースト12に間違いなく付着し、何れの部分でもオープ
ン無くはんだ付けされる。また、はんだ溶融時にキャッ
プ1が高さを維持し、過度に外部接続電極4部のはんだ
13をつぶすことがないためショートも防げる。
【0061】図4を参照すると、キャップ1下端は実装
基板10上のGND電極ランド11にはんだ付けされ
る。これにより、キャップ1はシールドとして作用す
る。このシールドは、実装基板10に相対した面以外は
全て覆っているので、半導体装置としては極めて高いシ
ールド効果を有する。そして、実装基板10に相対した
面側において、実装基板10または配線基板3裏面で導
体層によるシールドを施せば、さらに高いシールド効果
を得られるようになる。
【0062】ところで、本発明は、上記した実施例にの
み限定されるものでないことはいうまでもない。例えば
図4を参照すると、上記実施例では、キャップ1の下端
が全て実装基板10の接続ランド11にはんだ付けされ
ているが、部分的に接続されるものであっても構わな
い。
【0063】またキャップ1は隙間無く形成するのが望
ましいが、キャップの加工上の理由などで微小な穴やス
リット等が有っても、要求されるシールド性能との兼ね
合いで許されるのであれば構わない。
【0064】外部接続電極4は、実装品質が確保できる
ものであれば、突起状でなく、平板状もしくはディンプ
ル状のものもあっても構わない。
【0065】キャップ1と外部接続電極4突端との相対
高さ位置は、実際に行われる構造や実装方法により、任
意の適した位置関係にすることができる。
【0066】キャップ1側部内面の凸部2は、設けるこ
とが好ましいが、キャップの加工が難しい等の理由によ
り設けられなければ、図7に示したように、表面に彫り
込みを形成して半導体装置本体とキャップそれぞれの水
平位置および高さ位置を規制できるようにした治具板1
5を用いて、製造することができる。
【0067】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
【0068】(1)本発明の第1の効果は、電磁波ノイ
ズの漏出が少なく、かつ、表面実装性の良い半導体装置
を得ることができる、ということである。これにより、
本発明は、電子機器の更なる小型化及び高性能化の実現
を容易化するものである。
【0069】その理由は、本発明においては、半導体装
置本体部に対し、それのみの構成で実装基板に実装した
場合には、外に露出し電磁波を抑えることのできない上
部および側部を、シールド導体で完全に覆うことができ
るような構造とした、ことによる。
【0070】また、本発明においては、実装時に実装基
板と電気的に接続が取られる外部接続電極とキャップ下
端との相対高さ位置を適当な一定値にし、接続性を確保
した、ことによる。
【0071】更に、外部接続電極は突起形状にして接続
を容易とし、外部接続電極をはんだで形成しキャップの
接続をとる部位をはんだ付けできる材質としてはんだ付
け性を確保したからである。更にまた、キャップの上面
の中央部を水平な平坦面として吸着性を確保したからで
ある。
【0072】(2)本発明の第2の効果は、電磁波ノイ
ズの漏出が少なく、かつ、表面実装性の良い半導体装置
が安価に製造できる、ということである。これにより小
型高性能の電子機器が安価に製造できる。
【0073】その理由は、本発明においては、キャップ
を、使用される配線基板厚さに対し幅広く対応できる構
造として、多くの場合に兼用できるものとした、ことに
よる。また、本発明においては、容易な製造方法で、半
導体装置を製造できるものとした、ことによる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一実施例を説明するため
の斜視図である。
【図2】図1をA−A′線で切断したときの断面図であ
り、(a)は配線基板が厚い場合、(b)は配線基板が
薄い場合を示したものである。
【図3】本発明の半導体装置の一実施例の実装について
説明するための断面図であり、(a)は実装直前の状
態、(b)は実装後の状態を示したものである。
【図4】本発明の半導体装置の一実施例の実装後の外観
の一例を示す斜視図である。
【図5】本発明の半導体装置の一実施例の製造方法を工
程順に模式的に示した工程断面図であり、(a)は接着
剤供給時、(b)はキャップ装着途中、(c)はキャッ
プ装着完了時を示したものである。
【図6】本発明の半導体装置の一実施例におけるキャッ
プ凸部についての変形例を示す図であり、(a)は正面
図、(b)は(a)のB−B′線の断面図である。
【図7】本発明の半導体装置の一実施例の製造方法につ
いての変形例を示す断面図である。
【図8】従来の半導体装置を示す斜視図である。
【符号の説明】
1 金属製キャップ 2 凸部 3 配線基板 4 外部接続電極 5 半導体素子 8 接着剤 10 実装基板 13 はんだ 15 治具板

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体素子と、前記半導体素子が実装され
    た配線基板と、前記配線基板の裏面に形成された外部接
    続電極と、を備えた半導体装置本体を有し、 前記半導体装置本体の上面および側面が電磁シールド用
    のキャップで覆われ、 前記キャップの下端は前記外部接続電極の突端に対して
    任意の一定高さ位置に形成されており、前記キャップは、前記配線基板の側方に位置する側面
    に、前記キャップ内側へ突出され、該突出された先端が
    前記配線基板厚さ方向に所定長さ延在されてなる凸部を
    有し、前記キャップの凸部先端が、前記配線基板の側面
    と部分的に当接することにより、前記半導体装置本体と
    前記キャップとの水平方向の相対的な位置を規制する構
    成とされてなる、 ことを特徴とする半導体装置。
  2. 【請求項2】前記外部接続電極の突起がはんだで形成さ
    れると共に、前記キャップは少なくともその下端部表面
    がはんだ付けできる材質で形成されている、ことを特徴
    とする請求項記載の半導体装置。
  3. 【請求項3】前記半導体素子を封止する樹脂の上部が、
    液状もしくはペースト状の熱硬化性樹脂よりなる接着剤
    により、前記キャップの上部内面と固定されている、こ
    とを特徴とする請求項1又は2記載の半導体装置。
  4. 【請求項4】前記キャップが、上面の中央部は平坦且つ
    水平とされ、前記配線基板側方の側面は基本的に垂直に
    形成されている金属製キャップよりなる、ことを特徴と
    する請求項1から3のいずれか一に記載の半導体装置。
  5. 【請求項5】半導体素子と、前記半導体素子が実装され
    た配線基板と、前記配線基板の裏面に形成された外部接
    続電極と、を備えた半導体装置本体を有し、 前記半導体装置本体の上面および側面が電磁シールド用
    部材からなるキャップで覆われ、 前記キャップの下端は前記外部接続電極の突端に対して
    任意の一定高さ位置に形成されている半導体装置を製造
    する方法であって、 前記キャップを前記半導体装置本体へ取り付け固定する
    際、前記キャップの上部内面あるいはこれに対向して接
    着される前記半導体装置本体上に、未硬化の前記接着剤
    を供給し、 次に前記半導体装置本体に前記キャップを被せ、 前記半導体装置本体下部に位置する前記外部接続電極の
    突端と前記キャップの下端と、を、それぞれの所定の高
    さ位置関係に表面を形成した治具板に突き当てて相対高
    さ位置を定め、 この位置関係を維持したまま前記接着剤の硬化処理を行
    う、ようにしたことを特徴とする半導体装置の製造方
    法。
  6. 【請求項6】前記キャップが、上面の中央部は平坦且つ
    水平とされ、前記配線基板側方の側面は基本的に垂直に
    形成されており、 前記側面には、前記キャップの内側へ凸状とされた部分
    (「凸部」という)を複数有し、 前記凸部を前記配線基板の側面に部分的に当接させるこ
    とにより、前記半導体装置本体と前記キャップとの水平
    方向の相対的な位置決めを行うようにした、ことを特徴
    とする請求項記載の半導体装置の製造方法。
  7. 【請求項7】前記キャップが、金属製のキャップである
    ことを特徴とする請求項記載の半導体装置の製造方
    法。
JP8232997A 1997-03-14 1997-03-14 半導体装置およびその製造方法 Expired - Lifetime JP2924844B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8232997A JP2924844B2 (ja) 1997-03-14 1997-03-14 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8232997A JP2924844B2 (ja) 1997-03-14 1997-03-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10256412A JPH10256412A (ja) 1998-09-25
JP2924844B2 true JP2924844B2 (ja) 1999-07-26

Family

ID=13771528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8232997A Expired - Lifetime JP2924844B2 (ja) 1997-03-14 1997-03-14 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2924844B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148594A (ja) 1999-11-19 2001-05-29 Murata Mfg Co Ltd シールドケース付き電子部品
JP2003100925A (ja) * 2001-09-27 2003-04-04 Seiko Epson Corp 混成集積回路モジュールの蓋部材および混成集積回路モジュール
JP3923368B2 (ja) 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
US7646092B2 (en) 2005-12-06 2010-01-12 Yamaha Corporation Semiconductor device and manufacturing method thereof
JP4784289B2 (ja) * 2005-12-06 2011-10-05 ヤマハ株式会社 半導体装置の製造方法
JP4835404B2 (ja) * 2006-11-20 2011-12-14 船井電機株式会社 電子回路部品付回路基板
JP5037719B1 (ja) 2011-02-10 2012-10-03 シャープ株式会社 カメラモジュールの製造方法、カメラモジュール、及び電子機器
JP5551207B2 (ja) * 2011-02-10 2014-07-16 シャープ株式会社 カメラモジュール、及び電子機器
JP2013055235A (ja) * 2011-09-05 2013-03-21 Sumitomo Electric Printed Circuit Inc シールドケース付きプリント配線板及びシールドケース付きプリント配線板の製造方法
JP5968611B2 (ja) * 2011-11-22 2016-08-10 新電元工業株式会社 パワーモジュールおよびその製造方法、並びに樹脂フレーム

Also Published As

Publication number Publication date
JPH10256412A (ja) 1998-09-25

Similar Documents

Publication Publication Date Title
US5729051A (en) Tape automated bonding type semiconductor device
US6084310A (en) Semiconductor device, lead frame, and lead bonding
JP2000164618A (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US5895234A (en) Semiconductor device and method for producing the same
KR100373569B1 (ko) 반도체장치
JP2924844B2 (ja) 半導体装置およびその製造方法
JPH11145578A (ja) 電子部品の実装構造、搭載用基板および電子部品の搭載方法
JP4577686B2 (ja) 半導体装置及びその製造方法
TW201804584A (zh) 雙側電子封裝件
JP3611463B2 (ja) 電子部品の製造方法
JP2866465B2 (ja) 電子部品
US5757251A (en) Electronic component contained in a metal package
JPH06334294A (ja) プリント配線構造
JPH10313170A (ja) 配線基板
US20190075660A1 (en) Electronic device and method of manufacturing the same
JPH0878954A (ja) 発振器およびその製造方法
KR100891652B1 (ko) 반도체 칩 실장용 기판
KR200278534Y1 (ko) 칩 크기 패키지
JPH0458189B2 (ja)
JP4381657B2 (ja) 回路基板および電子部品実装方法
JP3739921B2 (ja) Ic用接続部品
JP2004327912A (ja) 半導体パッケージおよび半導体装置
JP3727759B2 (ja) Bga型半導体装置のバンプ部構造
JPH09219481A (ja) 面実装型ダイオードの製造方法
JPH10150141A (ja) 半導体装置及びこの半導体装置の実装方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990406