JP2924223B2 - 熱電対素子 - Google Patents
熱電対素子Info
- Publication number
- JP2924223B2 JP2924223B2 JP3040900A JP4090091A JP2924223B2 JP 2924223 B2 JP2924223 B2 JP 2924223B2 JP 3040900 A JP3040900 A JP 3040900A JP 4090091 A JP4090091 A JP 4090091A JP 2924223 B2 JP2924223 B2 JP 2924223B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon substrate
- iron silicide
- semiconductor region
- thermocouple element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 62
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 54
- 229910052710 silicon Inorganic materials 0.000 claims description 54
- 239000010703 silicon Substances 0.000 claims description 54
- 229910052742 iron Inorganic materials 0.000 claims description 52
- 229910021332 silicide Inorganic materials 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000009413 insulation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000001459 lithography Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- PXXKQOPKNFECSZ-UHFFFAOYSA-N platinum rhodium Chemical compound [Rh].[Pt] PXXKQOPKNFECSZ-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体を利用した熱電対
素子に関し、特に、他の回路素子と共にシリコン基板上
に集積される熱電対素子に関する。
素子に関し、特に、他の回路素子と共にシリコン基板上
に集積される熱電対素子に関する。
【０００２】
【従来の技術】従来、図２に示されているように、熱電
対１は異種金属導線、例えば白金と白金ロジウム、を絶
縁体２に設けて構成されており、この熱電対１に温度差
が発生して起電力が生じると、熱電対から得られる電流
が信号として電気回路３に供給されていた。この電気回
路３は他の絶縁基板４上に回路素子５，６，７を配置し
て配線されたものであり、熱電対１の形成された絶縁体
２と電気回路３の形成された絶縁基板４は、配線体８で
電気的に接続されていた。
対１は異種金属導線、例えば白金と白金ロジウム、を絶
縁体２に設けて構成されており、この熱電対１に温度差
が発生して起電力が生じると、熱電対から得られる電流
が信号として電気回路３に供給されていた。この電気回
路３は他の絶縁基板４上に回路素子５，６，７を配置し
て配線されたものであり、熱電対１の形成された絶縁体
２と電気回路３の形成された絶縁基板４は、配線体８で
電気的に接続されていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
熱電対１は電気回路と別体であったので、熱電対１の組
立と電気回路３の組立がそれぞれ必要なだけでなく、熱
電対１と電気回路３との配線も必要であり、熱電対１を
含む電気回路システムの完成に多数の工程と、長時間を
要するという問題点があった。
熱電対１は電気回路と別体であったので、熱電対１の組
立と電気回路３の組立がそれぞれ必要なだけでなく、熱
電対１と電気回路３との配線も必要であり、熱電対１を
含む電気回路システムの完成に多数の工程と、長時間を
要するという問題点があった。
【０００４】また、電気回路を搭載する基板４は熱電対
１と別体なので、熱電対を含む電気回路システムが大型
化するという問題点もあった。
１と別体なので、熱電対を含む電気回路システムが大型
化するという問題点もあった。
【０００５】更に、熱電対１は配線体８を介して電気回
路３に接続されるので、配線体８での信号の減衰を考慮
しなければならず、熱電対１は大起電力を要求されると
いう問題点があった。
路３に接続されるので、配線体８での信号の減衰を考慮
しなければならず、熱電対１は大起電力を要求されると
いう問題点があった。
【０００６】
【課題を解決するための手段】本願第１発明に係る熱電
対素子の要旨は、シリコン基板と、上記シリコン基板の
表面から所定深さに至る第１導電型の第１半導体領域
と、上記シリコン基板の裏面から上記第１半導体領域に
達する熱良導領域と、上記第１半導体領域の上面の一部
から熱良導領域に向かって延在し第１半導体領域とｐ−
ｎ接合を成す第２導電型の第２半導体領域と、上記第１
半導体領域と上記第２半導体領域との接合面の一部を電
気的に絶縁する絶縁領域とを有することである。
対素子の要旨は、シリコン基板と、上記シリコン基板の
表面から所定深さに至る第１導電型の第１半導体領域
と、上記シリコン基板の裏面から上記第１半導体領域に
達する熱良導領域と、上記第１半導体領域の上面の一部
から熱良導領域に向かって延在し第１半導体領域とｐ−
ｎ接合を成す第２導電型の第２半導体領域と、上記第１
半導体領域と上記第２半導体領域との接合面の一部を電
気的に絶縁する絶縁領域とを有することである。
【０００７】本願第２発明に係る熱電対素子の要旨は、
シリコン基板と、上記シリコン基板の表面からシリコン
基板の内部に向かって延在する第１導電型の第１半導体
領域と、上記シリコン基板の表面からシリコン基板の内
部に向かって延在し上記第１半導体領域から所定距離離
隔する第２導電型の第２半導体領域と、上記シリコン基
板の裏面からシリコン基板の内部に向かって延在し上記
第１および第２半導体領域に接する熱良導領域と、上記
第１半導体領域を上記第２半導体領域から電気的に絶縁
する絶縁手段とを有することである。
シリコン基板と、上記シリコン基板の表面からシリコン
基板の内部に向かって延在する第１導電型の第１半導体
領域と、上記シリコン基板の表面からシリコン基板の内
部に向かって延在し上記第１半導体領域から所定距離離
隔する第２導電型の第２半導体領域と、上記シリコン基
板の裏面からシリコン基板の内部に向かって延在し上記
第１および第２半導体領域に接する熱良導領域と、上記
第１半導体領域を上記第２半導体領域から電気的に絶縁
する絶縁手段とを有することである。
【０００８】本願第３発明に係る熱電対素子の要旨はシ
リコン基板と、上記シリコン基板の表面から所定深さに
至る第１導電型の第１珪化鉄領域と、上記シリコン基板
の裏面から上記第１珪化鉄領域に達する熱良導領域と、
上記第１珪化鉄領域の上面の一部から熱良導領域に向か
って延在し第１珪化鉄領域とｐ−ｎ接合を成す第２導電
型の第２珪化鉄領域と、上記第１珪化鉄領域と上記第２
珪化鉄領域との接合面の一部を電気的に絶縁する絶縁領
域とを有することを特徴とする。
リコン基板と、上記シリコン基板の表面から所定深さに
至る第１導電型の第１珪化鉄領域と、上記シリコン基板
の裏面から上記第１珪化鉄領域に達する熱良導領域と、
上記第１珪化鉄領域の上面の一部から熱良導領域に向か
って延在し第１珪化鉄領域とｐ−ｎ接合を成す第２導電
型の第２珪化鉄領域と、上記第１珪化鉄領域と上記第２
珪化鉄領域との接合面の一部を電気的に絶縁する絶縁領
域とを有することを特徴とする。
【０００９】
【作用】本願第１および第２発明に係る熱電対素子は、
いずれもシリコン基板上に形成されており、熱電対素子
がシリコン基板の表裏面の温度差を該温度差に比例した
電気信号に変換する。すなわち、シリコン基板裏面の温
度は熱良導領域を通って第１半導体領域内のｐ−ｎ接合
に達する。第１半導体領域の表面と第２半導体領域の表
面がシリコン基板の表面で裏面の温度とは異なる温度と
接していれば、起電力が生じる。この同じシリコン基板
上に電気回路（電子回路を含む上位概念としての電気回
路である）を形成すれば、熱電対素子から得られる電気
信号はこの電気回路で処理され、シリコン基板外に設け
られた外部装置に供給できる。また第３発明で規定する
ように第１，第２半導体領域を珪化鉄で形成すると、同
じ温度差に対し、より高い熱起電力が得られる。
いずれもシリコン基板上に形成されており、熱電対素子
がシリコン基板の表裏面の温度差を該温度差に比例した
電気信号に変換する。すなわち、シリコン基板裏面の温
度は熱良導領域を通って第１半導体領域内のｐ−ｎ接合
に達する。第１半導体領域の表面と第２半導体領域の表
面がシリコン基板の表面で裏面の温度とは異なる温度と
接していれば、起電力が生じる。この同じシリコン基板
上に電気回路（電子回路を含む上位概念としての電気回
路である）を形成すれば、熱電対素子から得られる電気
信号はこの電気回路で処理され、シリコン基板外に設け
られた外部装置に供給できる。また第３発明で規定する
ように第１，第２半導体領域を珪化鉄で形成すると、同
じ温度差に対し、より高い熱起電力が得られる。
【００１０】
【実施例】図１は本願発明の第１実施例を示す断面図で
ある。まず、図１に示された集積回路の構造を説明す
る。
ある。まず、図１に示された集積回路の構造を説明す
る。
【００１１】図１において、１はｎ−型の単結晶シリコ
ン基板であり、このシリコン基板１には厚いフィールド
酸化膜２が選択的に成長し、活性領域を画成している。
これらの活性領域には熱電対素子３と電気回路４を構成
する回路素子としての電界効果型トランジスタ５、６が
形成されており、シリコン基板１を被う層間絶縁膜７上
には配線層８、９、１０、１１、１２が設けられ、熱電
対素子３と電気回路４および電気回路４を構成する回路
素子を電気的に接続している。
ン基板であり、このシリコン基板１には厚いフィールド
酸化膜２が選択的に成長し、活性領域を画成している。
これらの活性領域には熱電対素子３と電気回路４を構成
する回路素子としての電界効果型トランジスタ５、６が
形成されており、シリコン基板１を被う層間絶縁膜７上
には配線層８、９、１０、１１、１２が設けられ、熱電
対素子３と電気回路４および電気回路４を構成する回路
素子を電気的に接続している。
【００１２】熱電対素子３はシリコン基板１の表面から
裏面に向かうｐ型の第１珪化鉄領域１３と、第１珪化鉄
領域１３の表面から延在するｎ型の第２珪化鉄領域１４
とを有しており、アルミニウムの熱良導領域１５がシリ
コン基板１の裏面から第１珪化鉄領域１３に接するまで
延在している。上記第１珪化鉄領域１３と第２珪化鉄領
域１４はこの熱良導領域１５の近傍でｐ−ｎ接合１６を
形成している。
裏面に向かうｐ型の第１珪化鉄領域１３と、第１珪化鉄
領域１３の表面から延在するｎ型の第２珪化鉄領域１４
とを有しており、アルミニウムの熱良導領域１５がシリ
コン基板１の裏面から第１珪化鉄領域１３に接するまで
延在している。上記第１珪化鉄領域１３と第２珪化鉄領
域１４はこの熱良導領域１５の近傍でｐ−ｎ接合１６を
形成している。
【００１３】第１珪化鉄領域１３と第２珪化鉄領域１４
はそれぞれシリコン基板の表面に露出しており、第１珪
化鉄領域１３の表面と第２珪化鉄領域１４の表面は共に
薄いシリコン酸化物の保護層１７で保護されている。熱
良導領域１５とほぼ並行なｐ−ｎ接合１６を除き、第１
珪化鉄領域１３と第２珪化鉄領域１４との接合面はシリ
コン基板１の表面から内部に向かって延在する溝型の酸
化膜分離領域１８で電気的に分離されている。
はそれぞれシリコン基板の表面に露出しており、第１珪
化鉄領域１３の表面と第２珪化鉄領域１４の表面は共に
薄いシリコン酸化物の保護層１７で保護されている。熱
良導領域１５とほぼ並行なｐ−ｎ接合１６を除き、第１
珪化鉄領域１３と第２珪化鉄領域１４との接合面はシリ
コン基板１の表面から内部に向かって延在する溝型の酸
化膜分離領域１８で電気的に分離されている。
【００１４】電気回路４はシリコン基板１に形成された
ｐ型のウエル１９内に形成された電界効果トランジスタ
５、６を含んでいる。なお、電気回路４は電界効果トラ
ンジスタ５、６以外にも抵抗体、ダイオード、容量素子
等を含んでいる。
ｐ型のウエル１９内に形成された電界効果トランジスタ
５、６を含んでいる。なお、電気回路４は電界効果トラ
ンジスタ５、６以外にも抵抗体、ダイオード、容量素子
等を含んでいる。
【００１５】第１および第２珪化鉄領域１３、１４は配
線体８、９に接続されており、配線体８、９は熱電対素
子３の起電力に比例した電気信号を電気回路４に供給す
る。しかしながら、シリコン基板１は一辺数ミリメート
ルのチップであり、熱電対素子３は電気回路４からわず
かに離れているのみなので、その起電力は比較的小さく
てよい。
線体８、９に接続されており、配線体８、９は熱電対素
子３の起電力に比例した電気信号を電気回路４に供給す
る。しかしながら、シリコン基板１は一辺数ミリメート
ルのチップであり、熱電対素子３は電気回路４からわず
かに離れているのみなので、その起電力は比較的小さく
てよい。
【００１６】電界効果トランジスタ５はｐ型ウエル内の
活性領域に形成されており、ｎ型のソース、ドレイン領
域２０、２１とチャンネル上のゲート酸化膜２２とゲー
ト電極２３とを有している。
活性領域に形成されており、ｎ型のソース、ドレイン領
域２０、２１とチャンネル上のゲート酸化膜２２とゲー
ト電極２３とを有している。
【００１７】電界効果トランジスタ６もｐ型ウエル内の
活性領域に形成されており、ｎ型のソース、ドレイン領
域２４、２５とチャンネル上のゲート酸化膜２６とゲー
ト電極２７とを有している。
活性領域に形成されており、ｎ型のソース、ドレイン領
域２４、２５とチャンネル上のゲート酸化膜２６とゲー
ト電極２７とを有している。
【００１８】電気回路４は熱電対素子３から供給される
電気信号の処理を実行し、その機能は修正回路が接続さ
れる外部機器によって異なる。熱電対素子３から供給さ
れる電気信号の電圧レベルの調整、増幅、温度補償とい
った基本的な機能だけでなく、Ａ／Ｄ変換、各種ディジ
タル処理を実行するようにしてもよい。
電気信号の処理を実行し、その機能は修正回路が接続さ
れる外部機器によって異なる。熱電対素子３から供給さ
れる電気信号の電圧レベルの調整、増幅、温度補償とい
った基本的な機能だけでなく、Ａ／Ｄ変換、各種ディジ
タル処理を実行するようにしてもよい。
【００１９】次に、図１に示された集積回路の動作を説
明する。シリコン基板１の表面と裏面が互いに異なる温
度環境に晒されると、シリコン基板１表面の温度は熱良
導領域１５を介してｐ−ｎ接合１６に達し、他の温度環
境に晒された第１、第２珪化鉄領域１３、１４の表面と
の間に起電力が発生する。かようにして熱電対素子３に
発生する電流は電気信号として電気回路４に供給され、
所定の処理を施された後に外部機器に供給される。
明する。シリコン基板１の表面と裏面が互いに異なる温
度環境に晒されると、シリコン基板１表面の温度は熱良
導領域１５を介してｐ−ｎ接合１６に達し、他の温度環
境に晒された第１、第２珪化鉄領域１３、１４の表面と
の間に起電力が発生する。かようにして熱電対素子３に
発生する電流は電気信号として電気回路４に供給され、
所定の処理を施された後に外部機器に供給される。
【００２０】次に、図１に示された集積回路の製造方法
を図３ないし図１８を参照して説明する。なお、電気回
路４の部分は通常の集積回路製造プロセスで実現される
ので、熱電対素子３の製造工程のみ説明する。
を図３ないし図１８を参照して説明する。なお、電気回
路４の部分は通常の集積回路製造プロセスで実現される
ので、熱電対素子３の製造工程のみ説明する。
【００２１】ｎ−型のシリコン基板１の表面が熱酸化さ
れ、シリコン酸化膜５１がシリコン基板１の表面を被
う。ホトレジスト溶液がシリコン酸化膜５１上に滴下さ
れ、スピンコーティングされた後、リソグラフィ工程で
パターニングされ、ホトマスク５２が図３に示されてい
るように形成される。
れ、シリコン酸化膜５１がシリコン基板１の表面を被
う。ホトレジスト溶液がシリコン酸化膜５１上に滴下さ
れ、スピンコーティングされた後、リソグラフィ工程で
パターニングされ、ホトマスク５２が図３に示されてい
るように形成される。
【００２２】このホトマスクを利用して、シリコン酸化
膜５１が選択的にエッチングされ、シリコン酸化膜５１
に開口が設けられる。鉄が、例えば、蒸着法でシリコン
酸化膜５１上に被着され、図４に示されているように、
拡散源５３がシリコン基板１に接触する。
膜５１が選択的にエッチングされ、シリコン酸化膜５１
に開口が設けられる。鉄が、例えば、蒸着法でシリコン
酸化膜５１上に被着され、図４に示されているように、
拡散源５３がシリコン基板１に接触する。
【００２３】シリコン基板１は炉中で摂氏８００度ない
し摂氏９５０度に加熱されると、拡散源５３から鉄がシ
リコン基板１中に拡散して珪化鉄領域５４が形成され
る。珪化鉄領域５４が形成された後、図５に示されてい
るように、鉄の拡散源５３は除去される。
し摂氏９５０度に加熱されると、拡散源５３から鉄がシ
リコン基板１中に拡散して珪化鉄領域５４が形成され
る。珪化鉄領域５４が形成された後、図５に示されてい
るように、鉄の拡散源５３は除去される。
【００２４】シリコン酸化膜５１をマスクとして、ｐ型
不純物５５が珪化鉄領域５４にイオン注入され、ｐ型の
第１珪化鉄領域１３が図６に示されているように形成さ
れる。
不純物５５が珪化鉄領域５４にイオン注入され、ｐ型の
第１珪化鉄領域１３が図６に示されているように形成さ
れる。
【００２５】シリコン基板１上のシリコン酸化膜５１は
除去され、ホトレジスト溶液が滴下され、全面にスピン
コーティングされ、リソグラフィ法でパターニングされ
る。その結果、第１珪化鉄領域１３の一部を露出するホ
トマスク５６が図７に示されているように形成される。
除去され、ホトレジスト溶液が滴下され、全面にスピン
コーティングされ、リソグラフィ法でパターニングされ
る。その結果、第１珪化鉄領域１３の一部を露出するホ
トマスク５６が図７に示されているように形成される。
【００２６】ｎ型の不純物５７がホトマスク５６から露
出されている第１珪化鉄領域１３にイオン注入され、ｎ
型の第２珪化鉄領域１４画題１珪化鉄領域１３内に形成
される。図８からも明らかなように、第１、第２珪化鉄
領域１３、１４は第１珪化鉄領域１３の底面近傍でｐ−
ｎ接合１６を形成している。
出されている第１珪化鉄領域１３にイオン注入され、ｎ
型の第２珪化鉄領域１４画題１珪化鉄領域１３内に形成
される。図８からも明らかなように、第１、第２珪化鉄
領域１３、１４は第１珪化鉄領域１３の底面近傍でｐ−
ｎ接合１６を形成している。
【００２７】ホトマスク５６が除去された後に、シリコ
ン酸化物が、例えば化学的蒸着法で堆積され、図９に示
されているようにシリコン酸化膜５８がシリコン基板１
の表面に形成される。
ン酸化物が、例えば化学的蒸着法で堆積され、図９に示
されているようにシリコン酸化膜５８がシリコン基板１
の表面に形成される。
【００２８】シリコン酸化膜５８上にホトレジスト溶液
が滴下され、スピンコーティングされる。このホトレジ
ストはリソグラフィ法でパターニングされ、ホトマスク
５９となる。ホトマスク５９は、図１０に示されている
ように、第１、第２珪化鉄領域１３、１４の接合面上で
開口している。
が滴下され、スピンコーティングされる。このホトレジ
ストはリソグラフィ法でパターニングされ、ホトマスク
５９となる。ホトマスク５９は、図１０に示されている
ように、第１、第２珪化鉄領域１３、１４の接合面上で
開口している。
【００２９】シリコン酸化膜５８がホトマスク５９を利
用して選択的にエッチングされ、シリコン基板１の表面
から縦方向に延在する溝６０が図１１に示されているよ
うに接合面に沿って形成される。
用して選択的にエッチングされ、シリコン基板１の表面
から縦方向に延在する溝６０が図１１に示されているよ
うに接合面に沿って形成される。
【００３０】シリコン酸化物が化学的蒸着法で全面に被
着され、溝６０はシリコン酸化物で埋められる。その
後、シリコン酸化物およびシリコン酸化膜５８はシリコ
ン基板１の表面が露出するまでエッチングされ、図１２
に示されているように、溝６０はシリコン酸化物の分離
領域１８で埋められる。
着され、溝６０はシリコン酸化物で埋められる。その
後、シリコン酸化物およびシリコン酸化膜５８はシリコ
ン基板１の表面が露出するまでエッチングされ、図１２
に示されているように、溝６０はシリコン酸化物の分離
領域１８で埋められる。
【００３１】図１３に示されているように、薄いシリコ
ン酸化物の保護膜６１が熱電対素子の形成領域上に形成
され、第１、第２珪化鉄領域１３、１４を以後の工程中
の汚染等から保護する。
ン酸化物の保護膜６１が熱電対素子の形成領域上に形成
され、第１、第２珪化鉄領域１３、１４を以後の工程中
の汚染等から保護する。
【００３２】半導体基板１は裏返され、図１４に示され
ているように、アルミニウム６２が半導体基板１の裏面
に、例えば蒸着法で被着される。
ているように、アルミニウム６２が半導体基板１の裏面
に、例えば蒸着法で被着される。
【００３３】ホトレジストがアルミニウム膜６２上にス
ピンコーティングされ、リソグラフィ法でパターニング
されると、第１珪化鉄領域１３上を被うホトマスク６３
が、図１５に示されているように形成される。
ピンコーティングされ、リソグラフィ法でパターニング
されると、第１珪化鉄領域１３上を被うホトマスク６３
が、図１５に示されているように形成される。
【００３４】ホトマスク６３を利用して、アルミニウム
膜６２を選択的にエッチングすると、図１６に示されて
いるように、第１珪化鉄領域１３上方にアルミニウム膜
６２が選択的に残される。
膜６２を選択的にエッチングすると、図１６に示されて
いるように、第１珪化鉄領域１３上方にアルミニウム膜
６２が選択的に残される。
【００３５】シリコン基板１の表面を約摂氏１０００度
に加熱してシリコン基板１の厚さ方向に１５０度／セン
チメートルの温度勾配を発生させる。アルミニウム６２
は熱マイグレーション（Ｔｈｅｒｍｏｍｉｇｒａｔｉｏ
ｎ）でシリコン基板１中に移動させる。このようにして
図１７に示す熱良導領域１５が形成される。
に加熱してシリコン基板１の厚さ方向に１５０度／セン
チメートルの温度勾配を発生させる。アルミニウム６２
は熱マイグレーション（Ｔｈｅｒｍｏｍｉｇｒａｔｉｏ
ｎ）でシリコン基板１中に移動させる。このようにして
図１７に示す熱良導領域１５が形成される。
【００３６】シリコン酸化膜６１を除去し、シリコン酸
化物の保護膜１７を再び形成し、層間絶縁膜７を堆積す
る。層間絶縁膜７にコンタクト孔を形成し、配線体８，
９を形成して図１８に示す熱電対素子を完成する。
化物の保護膜１７を再び形成し、層間絶縁膜７を堆積す
る。層間絶縁膜７にコンタクト孔を形成し、配線体８，
９を形成して図１８に示す熱電対素子を完成する。
【００３７】図１９は本発明の第２実施例を示す断面図
である。第１実施例と同一構成部分には同一番号を付し
て説明を省略する。本実施例では、ｐ型の第１珪化鉄領
域８１はｎ型の第２珪化鉄領域８２から水平方向に離隔
して形成され、熱良導領域１５は第１、第２珪化鉄領域
８１、８２に接している。８３は第２珪化鉄領域８２を
シリコン基板１から絶縁する分離膜である。
である。第１実施例と同一構成部分には同一番号を付し
て説明を省略する。本実施例では、ｐ型の第１珪化鉄領
域８１はｎ型の第２珪化鉄領域８２から水平方向に離隔
して形成され、熱良導領域１５は第１、第２珪化鉄領域
８１、８２に接している。８３は第２珪化鉄領域８２を
シリコン基板１から絶縁する分離膜である。
【００３８】上記第２実施例も電気回路とともにシリコ
ン基板１上に集積され、第１実施例と同様の機能を奏す
ることができる。
ン基板１上に集積され、第１実施例と同様の機能を奏す
ることができる。
【００３９】
【効果】以上説明してきたように、本発明によると、熱
電対素子がシリコン基板上に形成できるので、電気回路
と集積でき、量産化し易い、小型で安価な電気システム
を構成できるという効果を得られる。また、同一のシリ
コン基板上に熱電対素子と電気回路が集積されるので、
熱電対素子と電気回路はきわめて短い配線で接続でき、
配線体での電圧降下は無視できるので、熱電対素子の起
電力は僅かでよいという効果も得られる。
電対素子がシリコン基板上に形成できるので、電気回路
と集積でき、量産化し易い、小型で安価な電気システム
を構成できるという効果を得られる。また、同一のシリ
コン基板上に熱電対素子と電気回路が集積されるので、
熱電対素子と電気回路はきわめて短い配線で接続でき、
配線体での電圧降下は無視できるので、熱電対素子の起
電力は僅かでよいという効果も得られる。
【図１】本発明の第１実施例を示す断面図である。
【図２】従来の熱電対素子を含むシステムの概略構成図
である。
である。
【図３】本発明の第１実施例に係る熱電対素子を含む集
積回路の製造方法の第１工程を示す断面図である。
積回路の製造方法の第１工程を示す断面図である。
【図４】本発明の第１実施例に係る熱電対素子を含む集
積回路の製造方法の第２工程を示す断面図である。
積回路の製造方法の第２工程を示す断面図である。
【図５】本発明の第１実施例に係る熱電対素子を含む集
積回路の製造方法の第３工程を示す断面図である。
積回路の製造方法の第３工程を示す断面図である。
【図６】本発明の第１実施例に係る熱電対素子を含む集
積回路の製造方法の第４工程を示す断面図である。
積回路の製造方法の第４工程を示す断面図である。
【図７】本発明の第１実施例に係る熱電対素子を含む集
積回路の製造方法の第５工程を示す断面図である。
積回路の製造方法の第５工程を示す断面図である。
【図８】本発明の第１実施例に係る熱電対素子を含む集
積回路の製造方法の第６工程を示す断面図である。
積回路の製造方法の第６工程を示す断面図である。
【図９】本発明の第１実施例に係る熱電対素子を含む集
積回路の製造方法の第７工程を示す断面図である。
積回路の製造方法の第７工程を示す断面図である。
【図１０】本発明の第１実施例に係る熱電対素子を含む
集積回路の製造方法の第８工程を示す断面図である。
集積回路の製造方法の第８工程を示す断面図である。
【図１１】本発明の第１実施例に係る熱電対素子を含む
集積回路の製造方法の第９工程を示す断面図である。
集積回路の製造方法の第９工程を示す断面図である。
【図１２】本発明の第１実施例に係る熱電対素子を含む
集積回路の製造方法の第１０工程を示す断面図である。
集積回路の製造方法の第１０工程を示す断面図である。
【図１３】本発明の第１実施例に係る熱電対素子を含む
集積回路の製造方法の第１１工程を示す断面図である。
集積回路の製造方法の第１１工程を示す断面図である。
【図１４】本発明の第１実施例に係る熱電対素子を含む
集積回路の製造方法の第１２工程を示す断面図である。
集積回路の製造方法の第１２工程を示す断面図である。
【図１５】本発明の第１実施例に係る熱電対素子を含む
集積回路の製造方法の第１３工程を示す断面図である。
集積回路の製造方法の第１３工程を示す断面図である。
【図１６】本発明の第１実施例に係る熱電対素子を含む
集積回路の製造方法の第１４工程を示す断面図である。
集積回路の製造方法の第１４工程を示す断面図である。
【図１７】本発明の第１実施例に係る熱電対素子を含む
集積回路の製造方法の第１５工程を示す断面図である。
集積回路の製造方法の第１５工程を示す断面図である。
【図１８】本発明の第１実施例に係る熱電対素子を含む
集積回路の製造方法の第１６工程を示す断面図である。
集積回路の製造方法の第１６工程を示す断面図である。
【図１９】本発明の第２実施例を示す断面図である。
１ シリコン基板 ３ 熱電対素子 ４ 電気回路 ５，６ 電界効果型トランジスタ ８，９ 配線体 １０，１１ 配線体 １３ 第１珪化鉄領域 １４ 第２珪化鉄領域 １５ 熱良導領域 １８ 絶縁分離領域 ８１ 第１珪化鉄領域 ８２ 第２珪化鉄領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 35/00 G01K 7/01 G01K 7/02
Claims (3)
- 【請求項１】 シリコン基板と、上記シリコン基板の表
面から所定深さに至る第１導電型の第１半導体領域と、
上記シリコン基板の裏面から上記第１半導体領域に達す
る熱良導領域と、上記第１半導体領域の上面の一部から
熱良導領域に向かって延在し第１半導体領域とｐ−ｎ接
合を成す第２導電型の第２半導体領域と、上記第１半導
体領域と上記第２半導体領域との接合面の一部を電気的
に絶縁する絶縁領域とを有することを特徴とする熱電対
素子。 - 【請求項２】 シリコン基板と、上記シリコン基板の表
面からシリコン基板の内部に向かって延在する第１導電
型の第１半導体領域と、上記シリコン基板の表面からシ
リコン基板の内部に向かって延在し上記第１半導体領域
から所定距離離隔する第２導電型の第２半導体領域と、
上記シリコン基板の裏面からシリコン基板の内部に向か
って延在し上記第１および第２半導体領域に接する熱良
導領域と、上記第１半導体領域を上記第２半導体領域か
ら電気的に絶縁する絶縁手段とを有することを特徴とす
る熱電対素子。 - 【請求項３】 シリコン基板と、上記シリコン基板の表
面から所定深さに至る第１導電型の第１珪化鉄領域と、
上記シリコン基板の裏面から上記第１珪化鉄領域に達す
る熱良導領域と、上記第１珪化鉄領域の上面の一部から
熱良導領域に向かって延在し第１珪化鉄領域とｐ−ｎ接
合を成す第２導電型の第２珪化鉄領域と、上記第１珪化
鉄領域と上記第２珪化鉄領域との接合面の一部を電気的
に絶縁する絶縁領域とを有することを特徴とする熱電対
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040900A JP2924223B2 (ja) | 1991-02-12 | 1991-02-12 | 熱電対素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040900A JP2924223B2 (ja) | 1991-02-12 | 1991-02-12 | 熱電対素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04258185A JPH04258185A (ja) | 1992-09-14 |
| JP2924223B2 true JP2924223B2 (ja) | 1999-07-26 |
Family
ID=12593389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3040900A Expired - Lifetime JP2924223B2 (ja) | 1991-02-12 | 1991-02-12 | 熱電対素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924223B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3000300B1 (fr) | 2012-12-26 | 2015-02-27 | Commissariat Energie Atomique | Circuit integre et procede de fabrication d'un circuit equipe d'une sonde de temperature |
-
1991
- 1991-02-12 JP JP3040900A patent/JP2924223B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04258185A (ja) | 1992-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4041518A (en) | MIS semiconductor device and method of manufacturing the same | |
| JP4869546B2 (ja) | 半導体装置 | |
| JPS63175440A (ja) | 電気的能動トレンチを用いたバイポーラ及びｃｍｏｓの組み合わせ技術 | |
| JPH0424861B2 (ja) | ||
| US4131909A (en) | Semiconductor integrated circuit isolated through dielectric material and a method for manufacturing the same | |
| JPS6321351B2 (ja) | ||
| TW469571B (en) | Method and apparatus for cooling a silicon on insulator device | |
| JP2000323654A (ja) | 半導体装置 | |
| JP2924223B2 (ja) | 熱電対素子 | |
| US5068710A (en) | Semiconductor device with multilayer base contact | |
| JP2000156408A (ja) | 半導体装置及びその製造方法 | |
| US11195772B2 (en) | CMOS based devices for harsh media | |
| JP2560824B2 (ja) | 赤外線センサの製造方法 | |
| JPS6231507B2 (ja) | ||
| JPS6321341B2 (ja) | ||
| JP3116609B2 (ja) | 半導体装置の製造方法 | |
| JPH09102604A (ja) | 半導体装置 | |
| US11049784B2 (en) | Semiconductor device for use in harsh media | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH0621374A (ja) | 相補型半導体装置 | |
| JP2919375B2 (ja) | 半導体装置及びその製造方法 | |
| TW483181B (en) | Contact formation method of photodiode of active pixel sensor | |
| EP0112662A1 (en) | Stacked MOS devices with polysilicon interconnects | |
| JPS6258152B2 (ja) | ||
| JP3316411B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |