JP2918976B2 - 時分割通話路の試験方法 - Google Patents
時分割通話路の試験方法Info
- Publication number
- JP2918976B2 JP2918976B2 JP9849190A JP9849190A JP2918976B2 JP 2918976 B2 JP2918976 B2 JP 2918976B2 JP 9849190 A JP9849190 A JP 9849190A JP 9849190 A JP9849190 A JP 9849190A JP 2918976 B2 JP2918976 B2 JP 2918976B2
- Authority
- JP
- Japan
- Prior art keywords
- highway
- time
- data
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル交換機の保守に利用する。特に、
時分割通話路の試験方法に関する。
時分割通話路の試験方法に関する。
本発明は、時分割通話路の試験方法において、 出力ハイウェイのデータを入力ハイウェイに折り返し
て試験を行うことにより、 少ないハード量で時分割通話路全体の導通確認を可能
とするものである。
て試験を行うことにより、 少ないハード量で時分割通話路全体の導通確認を可能
とするものである。
時分割通話路の試験を行うため、従来から、入力ハイ
ウェイ上の固定タイムスロットに固定パターンを挿入
し、出力ハイウェイ上でその固定パターンを監視する方
法が用いられている。
ウェイ上の固定タイムスロットに固定パターンを挿入
し、出力ハイウェイ上でその固定パターンを監視する方
法が用いられている。
すなわち、入力ハイウェイ上で固定タイムスロットに
データを挿入するインサータと、出力ハイウェイ上で固
定タイムスロットのデータを分岐するドロッパとを設
け、パターン送出回路から出力された固定パターンをイ
ンサータ経由で入力ハイウェイの固定タイムスロットに
挿入し、ドロッパから分岐されたデータをパターン受信
回路に引込み、パターン送出回路とパターン受信回路と
を接続するパスを時分割通話路に設定することにより、
パスの導通監視を行って時分割通話路の正常性を確認し
ていた。
データを挿入するインサータと、出力ハイウェイ上で固
定タイムスロットのデータを分岐するドロッパとを設
け、パターン送出回路から出力された固定パターンをイ
ンサータ経由で入力ハイウェイの固定タイムスロットに
挿入し、ドロッパから分岐されたデータをパターン受信
回路に引込み、パターン送出回路とパターン受信回路と
を接続するパスを時分割通話路に設定することにより、
パスの導通監視を行って時分割通話路の正常性を確認し
ていた。
第３図は従来の時分割通話路の試験方法を示すブロッ
ク構成図である。
ク構成図である。
時分割通話路１は、一または複数の時間スイッチまた
は複数の時間スイッチと時分割空間スイッチとの組み合
わせで構成され、入力ハイウェイ２−１〜２−ｎ上のデ
ータをその回線毎に任意の出力ハイウェイ３−１〜３−
ｎに振り分けることができる。
は複数の時間スイッチと時分割空間スイッチとの組み合
わせで構成され、入力ハイウェイ２−１〜２−ｎ上のデ
ータをその回線毎に任意の出力ハイウェイ３−１〜３−
ｎに振り分けることができる。
インサータ４−１〜４−ｎは、それぞれパターン送出
回路５−１〜５−ｎからのデータを受け取り、それぞれ
入力ハイウェイ２−１〜２−ｎのあらかじめ定められた
固定タイムスロットに挿入する。
回路５−１〜５−ｎからのデータを受け取り、それぞれ
入力ハイウェイ２−１〜２−ｎのあらかじめ定められた
固定タイムスロットに挿入する。
パターン送出回路５−１〜５−ｎはそれぞれ、試験デ
ータとしてあらかじめ定められた固定パターンを発生
し、それぞれインサータ４−１〜４−ｎに供給する。
ータとしてあらかじめ定められた固定パターンを発生
し、それぞれインサータ４−１〜４−ｎに供給する。
ドロッパ６−１〜６−ｎは、それぞれ出力ハイウェイ
３−１〜３−ｎ上の固定タイムスロットのデータを分岐
する。
３−１〜３−ｎ上の固定タイムスロットのデータを分岐
する。
パターン受信回路７−１〜７−ｎはそれぞれ、ドロッ
パ６−１〜６−ｎが分岐したデータを受け取り、パター
ン送出回路５−１〜５−ｎが送出したパターンを正常に
受信できたか否かを判定する。
パ６−１〜６−ｎが分岐したデータを受け取り、パター
ン送出回路５−１〜５−ｎが送出したパターンを正常に
受信できたか否かを判定する。
ここで、時分割通話路１により、パターン送出回路５
−ｉとパターン受信回路７−ｉ（ｉ＝１〜ｎ）とが接続
されるようにパスを設定しておくことにより、ハイウェ
イ単位に導通監視を行い、時分割通話路全体の正常性を
確認できる。
−ｉとパターン受信回路７−ｉ（ｉ＝１〜ｎ）とが接続
されるようにパスを設定しておくことにより、ハイウェ
イ単位に導通監視を行い、時分割通話路全体の正常性を
確認できる。
しかし、従来の時分割通話路試験方法では、ハイウェ
イ単位に導通監視を行った場合に、ハイウェイの数だけ
パターン送出回路およびパターン受信回路が必要とな
り、ハード量が増加する欠点があった。
イ単位に導通監視を行った場合に、ハイウェイの数だけ
パターン送出回路およびパターン受信回路が必要とな
り、ハード量が増加する欠点があった。
本発明はこのような問題点を解決し、少ないハード量
で実施可能な時分割通話路の試験方法を提供することを
目的とする。
で実施可能な時分割通話路の試験方法を提供することを
目的とする。
本発明の時分割通話路の試験方法は、時分割通話路の
一つの入力ハイウェイから試験データを入力し、この試
験データを時分割通話路により複数の出力ハイウェイに
分配し、この分配された試験データを複数の出力ハイウ
ェイからそれぞれ分岐して対応する入力ハイウェイに折
り返し、この折り返されたデータをそれぞれの入力ハイ
ウェイ上で特定のタイムスロットに挿入し、時分割通話
路は各入力ハイウェイの特定のタイムスロットを対応す
る出力ハイウェイの対応するタイムスロットに接続し、
それぞれの出力ハイウェイ上のデータから対応するタイ
ムスロットのデータを分岐して再び入力ハイウェイに折
り返し、それぞれの入力ハイウェイでは折り返されたデ
ータを前記対応するタイムスロットと同じまたは別のタ
イムスロットに挿入し、時分割通話路ではこの同じまた
は別のタイムスロットのデータをそれぞれの入力ハイウ
ェイに対して共通のあらかじめ定められた一つの出力ハ
イウェイに多重化して接続し、この一つの出力ハイウェ
イに出力されたタイムスロット毎のデータにより時分割
に各入力ハイウェイとの間の導通を監視することを特徴
とする。
一つの入力ハイウェイから試験データを入力し、この試
験データを時分割通話路により複数の出力ハイウェイに
分配し、この分配された試験データを複数の出力ハイウ
ェイからそれぞれ分岐して対応する入力ハイウェイに折
り返し、この折り返されたデータをそれぞれの入力ハイ
ウェイ上で特定のタイムスロットに挿入し、時分割通話
路は各入力ハイウェイの特定のタイムスロットを対応す
る出力ハイウェイの対応するタイムスロットに接続し、
それぞれの出力ハイウェイ上のデータから対応するタイ
ムスロットのデータを分岐して再び入力ハイウェイに折
り返し、それぞれの入力ハイウェイでは折り返されたデ
ータを前記対応するタイムスロットと同じまたは別のタ
イムスロットに挿入し、時分割通話路ではこの同じまた
は別のタイムスロットのデータをそれぞれの入力ハイウ
ェイに対して共通のあらかじめ定められた一つの出力ハ
イウェイに多重化して接続し、この一つの出力ハイウェ
イに出力されたタイムスロット毎のデータにより時分割
に各入力ハイウェイとの間の導通を監視することを特徴
とする。
一つの入力ハイウェイにパターン送出回路を接続し、
一つの出力ハイウェイにパターン受信回路を接続してお
き、出力ハイウェイ上の特定のスイムスロットのデータ
を入力ハイウェイに折り返せるようにしておく。この状
態で、時分割通話路により、パターン送出回路とパター
ン受信回路との間を接続するパスを設定する。パターン
送出回路から出力されたデータは、出力ハイウェイに分
配された後に入力ハイウェイに折り返され、そのデータ
を用いて、入力ハイウェイから出力ハイウェイへの導通
試験が行われる。このデータはさらに、出力ハイウェイ
から、入力ハイウェイおよび時分割通話路を経由してパ
ターン受信回路に送られ、ここで試験の結果が判定され
る。
一つの出力ハイウェイにパターン受信回路を接続してお
き、出力ハイウェイ上の特定のスイムスロットのデータ
を入力ハイウェイに折り返せるようにしておく。この状
態で、時分割通話路により、パターン送出回路とパター
ン受信回路との間を接続するパスを設定する。パターン
送出回路から出力されたデータは、出力ハイウェイに分
配された後に入力ハイウェイに折り返され、そのデータ
を用いて、入力ハイウェイから出力ハイウェイへの導通
試験が行われる。このデータはさらに、出力ハイウェイ
から、入力ハイウェイおよび時分割通話路を経由してパ
ターン受信回路に送られ、ここで試験の結果が判定され
る。
以下、本発明の一実施例を図面を参照して説明する。
第１図は本発明の試験方法を実施するための構成を示
すブロック構成図である。
すブロック構成図である。
この構成は、ドロッパ６−１〜６−ｎの出力がインサ
ータ４−１〜４−ｎの入力に接続され、パターン送出回
路５が入力ハイウェイ２−（ｎ＋１）に接続され、パタ
ーン受信回路７が出力ハイウェイ３−（ｎ＋１）に接続
されたことが従来例の場合と異なる。
ータ４−１〜４−ｎの入力に接続され、パターン送出回
路５が入力ハイウェイ２−（ｎ＋１）に接続され、パタ
ーン受信回路７が出力ハイウェイ３−（ｎ＋１）に接続
されたことが従来例の場合と異なる。
時分割通話路１は、一または複数の時間スイッチまた
は複数の時間スイッチと時分割空間スイッチとの組み合
わせで構成され、入力ハイウェイ２−１〜２−（ｎ＋
１）上のデータを任意の出力ハイウェイ３−１〜３−
（ｎ＋１）に振り分けることができる。
は複数の時間スイッチと時分割空間スイッチとの組み合
わせで構成され、入力ハイウェイ２−１〜２−（ｎ＋
１）上のデータを任意の出力ハイウェイ３−１〜３−
（ｎ＋１）に振り分けることができる。
インサータ４−１〜４−ｎは、それぞれパターン送出
回路５−１〜５−ｎからのデータを受け取り、それぞれ
入力ハイウェイ２−１〜２−ｎのあらかじめ定められた
固定タイムスロットに挿入する。
回路５−１〜５−ｎからのデータを受け取り、それぞれ
入力ハイウェイ２−１〜２−ｎのあらかじめ定められた
固定タイムスロットに挿入する。
パターン送出回路５は試験データとしてあらかじめ定
められた固定パターンを発生し、入力ハイウェイ２−
（ｎ＋１）に出力する。
められた固定パターンを発生し、入力ハイウェイ２−
（ｎ＋１）に出力する。
ドロッパ６−１〜６−ｎは、それぞれ出力ハイウェイ
３−１〜３−ｎ上の固定タイムスロットのデータを分岐
し、インサータ４−１〜４−ｎに折り返す。
３−１〜３−ｎ上の固定タイムスロットのデータを分岐
し、インサータ４−１〜４−ｎに折り返す。
パターン受信回路７は出力ハイウェイ３−（ｎ＋１）
のデータを受け取り、パターン送出回路５が送出したパ
ターンを正常に受信できたか否かを判定する。
のデータを受け取り、パターン送出回路５が送出したパ
ターンを正常に受信できたか否かを判定する。
第２図は試験の流れを示す。
この例では、インサータ４−１〜４−ｎおよびドロッ
パ６−１〜６−ｎが挿入あるいは分岐するタイムスロッ
トが二つであり、そのタイムスロット番号がａおよびｂ
であるとする。また、同一の入力ハイウェイ番号と出力
ハイウェイ番号との間の導通試験を行うものとする。
パ６−１〜６−ｎが挿入あるいは分岐するタイムスロッ
トが二つであり、そのタイムスロット番号がａおよびｂ
であるとする。また、同一の入力ハイウェイ番号と出力
ハイウェイ番号との間の導通試験を行うものとする。
まず、第２図（ａ）に示すように、パターン送出回路
５から入力ハイウェイ２−（ｎ＋１）に試験データとし
て固定パターンを入力する。このとき、時分割通話路１
のパス設定により、試験データのタイムスロットを出力
ハイウェイ３−１〜３−ｎのタイムスロット番号ａに分
配する。このタイムスロット番号ａのデータは、ドロッ
パ６−１〜６−ｎにより分岐され、それぞれインサータ
４−１〜４−ｎに折り返される。
５から入力ハイウェイ２−（ｎ＋１）に試験データとし
て固定パターンを入力する。このとき、時分割通話路１
のパス設定により、試験データのタイムスロットを出力
ハイウェイ３−１〜３−ｎのタイムスロット番号ａに分
配する。このタイムスロット番号ａのデータは、ドロッ
パ６−１〜６−ｎにより分岐され、それぞれインサータ
４−１〜４−ｎに折り返される。
インサータ４−１〜４−ｎは、それぞれの入力ハイウ
ェイ２−１〜２−ｎ上で、折り返されたデータをタイム
スロット番号ａのタイムスロットに挿入する。
ェイ２−１〜２−ｎ上で、折り返されたデータをタイム
スロット番号ａのタイムスロットに挿入する。
この時点で時分割通話路１は、第２図（ｂ）に示すよ
うに、同一の入力ハイウェイ番号と出力ハイウェイ番号
との間で、タイムスロット番号ａとタイムスロット番号
ｂとが接続されるようにパスを設定する。すなわち、入
力ハイウェイ２−ｉのタイムスロット番号ａのデータ
が、出力ハイウェイ３−ｂのタイムスロット番号ｂのデ
ータに接続される。タイムスロット番号ｂのデータは、
それぞれドロッパ６−１〜６−ｎにより分岐され、イン
サータ４−１〜４−ｎに折り返される。
うに、同一の入力ハイウェイ番号と出力ハイウェイ番号
との間で、タイムスロット番号ａとタイムスロット番号
ｂとが接続されるようにパスを設定する。すなわち、入
力ハイウェイ２−ｉのタイムスロット番号ａのデータ
が、出力ハイウェイ３−ｂのタイムスロット番号ｂのデ
ータに接続される。タイムスロット番号ｂのデータは、
それぞれドロッパ６−１〜６−ｎにより分岐され、イン
サータ４−１〜４−ｎに折り返される。
インサータ４−１〜４−ｎは、それぞれの入力ハイウ
ェイ２−１〜２−ｎ上で、折り返されたデータをタイム
スロット番号ｂのタイムスロットに挿入する。
ェイ２−１〜２−ｎ上で、折り返されたデータをタイム
スロット番号ｂのタイムスロットに挿入する。
このとき時分割通話路１は、第２図（ｃ）に示すよう
に、各入力ハイウェイ２−１〜２−ｎのタイムスロット
番号ｂのデータが出力ハイウェイ３−（ｎ＋１）のそれ
ぞれ異なるタイムスロットに接続されるようなパスを設
定する。これにより、入力ハイウェイ２−１〜２−ｎに
おけるタイムスロット番号ｂのデータが、出力ハイウェ
イ３−（ｎ＋１）から多重化して出力される。
に、各入力ハイウェイ２−１〜２−ｎのタイムスロット
番号ｂのデータが出力ハイウェイ３−（ｎ＋１）のそれ
ぞれ異なるタイムスロットに接続されるようなパスを設
定する。これにより、入力ハイウェイ２−１〜２−ｎに
おけるタイムスロット番号ｂのデータが、出力ハイウェ
イ３−（ｎ＋１）から多重化して出力される。
このようにして、パターン送出回路５から出力された
固定パターンの試験データは、時分割通話路１→ドロッ
パ６−１〜６−ｎ→インサータ４−１〜４−ｎ→時分割
通話路１→ドロッパ６−１〜６−ｎ→インサータ４−１
〜４−ｎ→時分割通話路１→パターン受信回路７の経路
で流れる。すなわち、パターン送出回路５が出力した固
定パターンの試験データは、各ハイウェイの入力と出力
とを接続するパスを通過した後にパターン受信回路７に
入力する。
固定パターンの試験データは、時分割通話路１→ドロッ
パ６−１〜６−ｎ→インサータ４−１〜４−ｎ→時分割
通話路１→ドロッパ６−１〜６−ｎ→インサータ４−１
〜４−ｎ→時分割通話路１→パターン受信回路７の経路
で流れる。すなわち、パターン送出回路５が出力した固
定パターンの試験データは、各ハイウェイの入力と出力
とを接続するパスを通過した後にパターン受信回路７に
入力する。
パターン受信回路７は、各ハイウェイから受信したデ
ータをタイムスロット単位に時分割で切り替えて受信し
たパターンを照合し、全ハイウェイの導通監視を行う。
ータをタイムスロット単位に時分割で切り替えて受信し
たパターンを照合し、全ハイウェイの導通監視を行う。
以上の説明では同一番号の入力ハイウェイと出力ハイ
ウェイとの間の導通監視を例に説明したが、任意の入力
ハイウェイと任意の出力ハイウェイとの間の導通監視の
場合にも本発明を同様に実施できる。また、二つのタイ
ムスロット番号を使用して試験を行う例を示したが、ａ
＝ｂでも本発明を同様に実施できる。さらに、パターン
送出回路からドロッパ、インサータからパターン受信回
路のパスに、試験用のタイムスロット（タイムスロット
番号ａ、ｂ）とは別のタイムスロットを使用しても本発
明を同様に実施できる。
ウェイとの間の導通監視を例に説明したが、任意の入力
ハイウェイと任意の出力ハイウェイとの間の導通監視の
場合にも本発明を同様に実施できる。また、二つのタイ
ムスロット番号を使用して試験を行う例を示したが、ａ
＝ｂでも本発明を同様に実施できる。さらに、パターン
送出回路からドロッパ、インサータからパターン受信回
路のパスに、試験用のタイムスロット（タイムスロット
番号ａ、ｂ）とは別のタイムスロットを使用しても本発
明を同様に実施できる。
以上説明したように、本発明の時分割通話路の試験方
法は、出力ハイウェイのドロッパと入力ハイウェイのイ
ンサータとを直接に接続し、特定のタイムスロットを折
り返す手段を設け、かつパターン受信回路における固定
パターン照合動作を１タイムスロット単位で時分割に切
り替える。これにより、複数のタイムスロットの固定パ
ターン照合が可能となり、パターン送出回路とパターン
受信回路は時分割通話路のハイウェイ数によらずただ１
組設置するだけで、時分割通話路全体の導通確認が可能
となる。したがって、ハード量を大幅に削減できる効果
がある。
法は、出力ハイウェイのドロッパと入力ハイウェイのイ
ンサータとを直接に接続し、特定のタイムスロットを折
り返す手段を設け、かつパターン受信回路における固定
パターン照合動作を１タイムスロット単位で時分割に切
り替える。これにより、複数のタイムスロットの固定パ
ターン照合が可能となり、パターン送出回路とパターン
受信回路は時分割通話路のハイウェイ数によらずただ１
組設置するだけで、時分割通話路全体の導通確認が可能
となる。したがって、ハード量を大幅に削減できる効果
がある。
第１図は本発明を実施するための構成を示すブロック構
成図。 第２図は試験の流れを示す図。 第３図は従来の時分割通話路の試験方法を示すブロック
構成図。 １……時分割通話路、２−１〜２−（ｎ＋１）……入力
ハイウェイ、３−１〜３−（ｎ＋１）……出力ハイウェ
イ、４−１〜４−ｎ……インサータ、５、５−１〜５−
ｎ……パターン送出回路、６−１〜６−ｎ……ドロッ
パ、７、７−１〜７−ｎ……パターン受信回路。
成図。 第２図は試験の流れを示す図。 第３図は従来の時分割通話路の試験方法を示すブロック
構成図。 １……時分割通話路、２−１〜２−（ｎ＋１）……入力
ハイウェイ、３−１〜３−（ｎ＋１）……出力ハイウェ
イ、４−１〜４−ｎ……インサータ、５、５−１〜５−
ｎ……パターン送出回路、６−１〜６−ｎ……ドロッ
パ、７、７−１〜７−ｎ……パターン受信回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡下 一広 東京都港区芝５丁目７番１号 日本電気 株式会社内 (72)発明者 高橋 尚 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 亀田 晴俊 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 桜井 敏雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭56−143746（ＪＰ，Ａ) 特開 昭61−30857（ＪＰ，Ａ) 特開 昭59−126396（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04M 3/26 H04Q 1/24
Claims (1)
- 【請求項１】時分割通話路の入力ハイウェイ上で特定の
タイムスロットに試験データを挿入し、 この時分割通話路の出力ハイウェイ上で対応するタイム
スロットのデータを監視する 時分割通話路の試験方法において、 一つの入力ハイウェイから試験データを入力し、 この試験データを前記時分割通話路により複数の出力ハ
イウェイに分配し、 この分配された試験データを前記複数の出力ハイウェイ
からそれぞれ分岐して対応する入力ハイウェイに折り返
し、 この折り返されたデータをそれぞれの入力ハイウェイ上
で特定のタイムスロット（ａ）に挿入し、 前記時分割通話路は各入力ハイウェイの前記特定のタイ
ムスロットを対応する出力ハイウェイの対応するタイム
スロット（ｂ）に接続し、 それぞれの出力ハイウェイ上のデータから前記対応する
タイムスロット（ｂ）のデータを分岐して再び入力ハイ
ウェイに折り返し、 それぞれの入力ハイウェイでは折り返されたデータを前
記対応するタイムスロットと同じまたは別のタイムスロ
ットに挿入し、 前記時分割通話路ではこの同じまたは別のタイムスロッ
トに挿入されたデータをそれぞれの入力ハイウェイに対
して共通のあらかじめ定められた一つ出力ハイウェイに
多重化して接続し、 この一つの出力ハイウェイに出力されたタイムスロット
毎のデータにより時分割に、各入力ハイウェイと各出力
ハイウェイとの間の導通を監視する 時分割通話路の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9849190A JP2918976B2 (ja) | 1990-04-13 | 1990-04-13 | 時分割通話路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9849190A JP2918976B2 (ja) | 1990-04-13 | 1990-04-13 | 時分割通話路の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03296391A JPH03296391A (ja) | 1991-12-27 |
| JP2918976B2 true JP2918976B2 (ja) | 1999-07-12 |
Family
ID=14221121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9849190A Expired - Fee Related JP2918976B2 (ja) | 1990-04-13 | 1990-04-13 | 時分割通話路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2918976B2 (ja) |
-
1990
- 1990-04-13 JP JP9849190A patent/JP2918976B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03296391A (ja) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0806100B1 (en) | Grooming device for streamlining telecommunication signals | |
| JPH06101737B2 (ja) | 集線分配方式 | |
| US4890279A (en) | Multiplexer and computer network using the same | |
| SE431143B (sv) | Sett och anordning for genomkopplingskontroll i ett digitalt telekommunikationsnet av tidsmultiplex typ | |
| US6018773A (en) | Method and apparatus for transferring information to a plurality of offices in series in a network | |
| US7653052B2 (en) | System and method for a control services link for a multi-shelf node in a communication switch | |
| JP2918976B2 (ja) | 時分割通話路の試験方法 | |
| US5323383A (en) | Control information transmission apparatus for use in time division multiplex communication systems | |
| US7095735B2 (en) | System and method for a control services link for a multi-shelf node in a communication switch | |
| JP3022756B2 (ja) | インバンドライン信号デジタルトランク | |
| Kohashi et al. | Integrated-circuit and packet-switching applications to a loop system for local area networks | |
| JP2874708B2 (ja) | ディジタル導通試験方式 | |
| JP2601196B2 (ja) | 光通信システム | |
| JPH1023019A (ja) | 時間測定用セルによるパス設定方法とその方式 | |
| JP3349921B2 (ja) | 装置間情報ハイウェイの故障検出方式 | |
| KR100222733B1 (ko) | 전전자 교환기의 정합 방법 | |
| JP2787203B2 (ja) | ハイウエイ使用方式 | |
| JPH06125324A (ja) | 時分割多重化通信システム | |
| JPH1127387A (ja) | 交換機ノード間の中継回線導通試験方式 | |
| JPH02143698A (ja) | ハイウェイ導通試験方式 | |
| JPH0226439B2 (ja) | ||
| JPS6072459A (ja) | 信号モニタ方式 | |
| JPH04233343A (ja) | 時分割多重伝送システム装置 | |
| Yan | Fully Integrated and Switched Test Environment and Automated Testing (FIST@) | |
| JPH0130339B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |