JP2917905B2 - 通信制御装置およびその制御方法 - Google Patents
通信制御装置およびその制御方法Info
- Publication number
- JP2917905B2 JP2917905B2 JP8105259A JP10525996A JP2917905B2 JP 2917905 B2 JP2917905 B2 JP 2917905B2 JP 8105259 A JP8105259 A JP 8105259A JP 10525996 A JP10525996 A JP 10525996A JP 2917905 B2 JP2917905 B2 JP 2917905B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- information
- data
- address
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は通信制御装置および
その制御方法に関する。
その制御方法に関する。
【０００２】
【従来の技術】従来、所定の情報伝送路を介して複数の
通信制御装置が連結されて形成される通信システムにお
いては、例えば、或る通信制御装置〔Ａ〕より、他の通
信制御装置〔Ｂ〕に対して複数の通信パケットを送信中
に、他の通信制御装置〔Ｃ〕から通信制御装置〔Ｂ〕に
対して、重複して通信パケットが送信されることによる
通信障害を防止し、通信回線を常時正常運用状態に維持
するために、通信パケットの送信開始に当っては、当該
複数の通信パケットを送信しようとする相手の通信制御
装置に対してロック要求を出力し、当該相手側の通信制
御装置をロック状態にしてから通信パケットの送信が行
われるように動作規定されている。この場合、ロック状
態に置かれた通信制御装置は、ロック要求を出力した前
記通信制御装置以外の装置からの通信パケットを受信す
ることは不可能の状態となる。このようなバス・システ
ムの通信プロトコルの例としては、国際電気標準会議
（ＩＥＣ）にて規格化されているＡＶ（Audio Video ）
機器制御用標準バスであるＤ２Ｂ（Domestic Digital B
us）などがある。また、ロックされている通信制御装置
に対して、ロックしている通信制御装置以外の他の通信
制御装置より通信を行う場合の通信制御方式の一例が、
特開平２−２１７５４号公報に開示されている。
通信制御装置が連結されて形成される通信システムにお
いては、例えば、或る通信制御装置〔Ａ〕より、他の通
信制御装置〔Ｂ〕に対して複数の通信パケットを送信中
に、他の通信制御装置〔Ｃ〕から通信制御装置〔Ｂ〕に
対して、重複して通信パケットが送信されることによる
通信障害を防止し、通信回線を常時正常運用状態に維持
するために、通信パケットの送信開始に当っては、当該
複数の通信パケットを送信しようとする相手の通信制御
装置に対してロック要求を出力し、当該相手側の通信制
御装置をロック状態にしてから通信パケットの送信が行
われるように動作規定されている。この場合、ロック状
態に置かれた通信制御装置は、ロック要求を出力した前
記通信制御装置以外の装置からの通信パケットを受信す
ることは不可能の状態となる。このようなバス・システ
ムの通信プロトコルの例としては、国際電気標準会議
（ＩＥＣ）にて規格化されているＡＶ（Audio Video ）
機器制御用標準バスであるＤ２Ｂ（Domestic Digital B
us）などがある。また、ロックされている通信制御装置
に対して、ロックしている通信制御装置以外の他の通信
制御装置より通信を行う場合の通信制御方式の一例が、
特開平２−２１７５４号公報に開示されている。
【０００３】一般に、所定の情報伝送路を介して複数の
通信制御装置が連結されて形成される通信システムは、
図１０に示されるように、情報伝送路１０１を介して、
同一構成・同一機能を有する複数の通信制御装置３８、
３９および４０等が連結されており、これらの通信制御
装置相互間において、複数の通信パケットの送受信が行
われる。なお、図１０においては、説明の都合上、３つ
の通信制御装置３８、３９および４０のみが記載されて
いる。以下においては、前記特開平２−２１７５４号公
報の通信制御方式に含まれる通信制御装置を抽出して従
来技術として引用し、その動作について説明するものと
する。
通信制御装置が連結されて形成される通信システムは、
図１０に示されるように、情報伝送路１０１を介して、
同一構成・同一機能を有する複数の通信制御装置３８、
３９および４０等が連結されており、これらの通信制御
装置相互間において、複数の通信パケットの送受信が行
われる。なお、図１０においては、説明の都合上、３つ
の通信制御装置３８、３９および４０のみが記載されて
いる。以下においては、前記特開平２−２１７５４号公
報の通信制御方式に含まれる通信制御装置を抽出して従
来技術として引用し、その動作について説明するものと
する。
【０００４】図１１は、当該通信制御装置（通信制御装
置４１と云う）の内部構成を示すブロック図である。図
１１に示されるように、通信制御装置４１は、情報伝送
路１０１に対応して、内部バス１０４を含み、通信パケ
ットの送受信を行うトランシ−バ部４２と、通信パケッ
トを通信プロトコルにそって変復調する変復調部４３
と、通信パケットの構成および解析を行うデ−タリンク
・コントロ−ラ部（以下、ＤＬＣ部と云う）４４と、送
受信デ−タを格納するシステム・インタフェ−ス部（以
下、ＳＩＦ部と云う）４６と、送信デ−タの設定および
受信デ−タの処理を行うＣＰＵ４５とを備えて構成され
る。
置４１と云う）の内部構成を示すブロック図である。図
１１に示されるように、通信制御装置４１は、情報伝送
路１０１に対応して、内部バス１０４を含み、通信パケ
ットの送受信を行うトランシ−バ部４２と、通信パケッ
トを通信プロトコルにそって変復調する変復調部４３
と、通信パケットの構成および解析を行うデ−タリンク
・コントロ−ラ部（以下、ＤＬＣ部と云う）４４と、送
受信デ−タを格納するシステム・インタフェ−ス部（以
下、ＳＩＦ部と云う）４６と、送信デ−タの設定および
受信デ−タの処理を行うＣＰＵ４５とを備えて構成され
る。
【０００５】次に、その動作について説明する。通信パ
ケットの送信時においては、ＣＰＵ４５より、マスタア
ドレス、スレ−ブアドレスおよび送信デ−タ等を含む各
デ−タと、当該各デ−タを格納するレジスタのアドレス
がＳＩＦ部４６に伝達され、ＳＩＦ部４６においては、
ＣＰＵ４５からの各デ−タが、同時に送られてくるアド
レスのレジスタに格納される。ＳＩＦ部４６に格納され
ている前記各デ−タは、内部バス１０４を介してＤＬＣ
部４４により読み出されて通信パケットが形成され、内
部バス１０４を介して変復調部４３に伝達される。変復
調部４３においては、所定の通信プロトコルにそって当
該通信パケットに対応する変調処理が行われて、その変
調出力信号はトランシーバ部４２に送られ、トランシ−
バ部４２により情報伝送路１に対し送信出力される。ま
た通信パケットの受信時においては、トランシ−バ部４
２において、情報伝送路１より受信された通信パケット
を含む変調信号は変復調部４３に伝達され、変復調部４
３において通信プロトコルにそって復調処理される。Ｄ
ＬＣ部４４においては、変復調部４３より復調出力され
る通信パケットを内部バス１０４を介して入力し、当該
通信パケットの解析が行われ、マスタ・アドレス、スレ
−ブ・アドレスおよび受信デ−タ等を含む各デ−タと、
当該各デ−タを格納するレジスタのアドレスが、内部バ
ス１０４を介してＳＩＦ部４６に伝達されて、それぞれ
レジスタの対応するアドレスに逐次格納される。そし
て、通信終了時には、ＤＬＣ部４４より、ＣＰＵ４５に
対して割り込み要求信号１０２を出力され、これを受け
て、ＣＰＵ４５によりＳＩＦ部４６に格納されている受
信デ−タが読み出されて所定の処理が実行される。
ケットの送信時においては、ＣＰＵ４５より、マスタア
ドレス、スレ−ブアドレスおよび送信デ−タ等を含む各
デ−タと、当該各デ−タを格納するレジスタのアドレス
がＳＩＦ部４６に伝達され、ＳＩＦ部４６においては、
ＣＰＵ４５からの各デ−タが、同時に送られてくるアド
レスのレジスタに格納される。ＳＩＦ部４６に格納され
ている前記各デ−タは、内部バス１０４を介してＤＬＣ
部４４により読み出されて通信パケットが形成され、内
部バス１０４を介して変復調部４３に伝達される。変復
調部４３においては、所定の通信プロトコルにそって当
該通信パケットに対応する変調処理が行われて、その変
調出力信号はトランシーバ部４２に送られ、トランシ−
バ部４２により情報伝送路１に対し送信出力される。ま
た通信パケットの受信時においては、トランシ−バ部４
２において、情報伝送路１より受信された通信パケット
を含む変調信号は変復調部４３に伝達され、変復調部４
３において通信プロトコルにそって復調処理される。Ｄ
ＬＣ部４４においては、変復調部４３より復調出力され
る通信パケットを内部バス１０４を介して入力し、当該
通信パケットの解析が行われ、マスタ・アドレス、スレ
−ブ・アドレスおよび受信デ−タ等を含む各デ−タと、
当該各デ−タを格納するレジスタのアドレスが、内部バ
ス１０４を介してＳＩＦ部４６に伝達されて、それぞれ
レジスタの対応するアドレスに逐次格納される。そし
て、通信終了時には、ＤＬＣ部４４より、ＣＰＵ４５に
対して割り込み要求信号１０２を出力され、これを受け
て、ＣＰＵ４５によりＳＩＦ部４６に格納されている受
信デ−タが読み出されて所定の処理が実行される。
【０００６】図１２は、図１１のＤＬＣ部４４の内部構
成を示すブロック図である。図１２に示されるように、
当該ＤＬＣ部４４は、インストラクション信号とＳＩＦ
部４６の各レジスタを指定するアドレスを含むマイクロ
コ−ドにより構成され、通信パケットの構成および解析
を行うためのプログラムを格納するＲＯＭ４７と、ＲＯ
Ｍ４７に格納されているプログラムのマイクロコ−ドの
インストラクション信号をデコ−ドするインストラクシ
ョン・デコ−ダ（以下、ＩＤと云う）４９と、ＲＯＭ４
７のアドレス値をカウントするプログラムカウンタ（以
下、ＰＣと云う）４８と、ＣＰＵ４５に対して割り込み
信号１０２を出力する割り込みコントロ−ラ５０とを備
えて構成される。
成を示すブロック図である。図１２に示されるように、
当該ＤＬＣ部４４は、インストラクション信号とＳＩＦ
部４６の各レジスタを指定するアドレスを含むマイクロ
コ−ドにより構成され、通信パケットの構成および解析
を行うためのプログラムを格納するＲＯＭ４７と、ＲＯ
Ｍ４７に格納されているプログラムのマイクロコ−ドの
インストラクション信号をデコ−ドするインストラクシ
ョン・デコ−ダ（以下、ＩＤと云う）４９と、ＲＯＭ４
７のアドレス値をカウントするプログラムカウンタ（以
下、ＰＣと云う）４８と、ＣＰＵ４５に対して割り込み
信号１０２を出力する割り込みコントロ−ラ５０とを備
えて構成される。
【０００７】次にＤＬＣ部４４の動作について説明す
る。ＲＯＭ４７においては、ＰＣ４８において指定され
るアドレス１０９の入力を受けて、マイクロコードのイ
ンストラクション信号１０７およびアドレス１０５が読
み出され、インストラクション信号１０７はＩＤ４９に
入力されてデコードされ、またアドレス１０５は内部バ
ス１０４に出力される。送信時においては、ＳＩＦ部４
６に格納されている各データが読み出されて変復調部４
３に伝達され、また受信時においては、変復調部４３か
らの受信データをＳＩＦ部４４の各レジスタに格納する
などの処理が行われる。また、その処理が終了すると、
ＩＤ４９よりＰＣ４８に対して制御信号１０８が出力さ
れ、ＰＣ４８は、その制御信号１０８の入力を受けて次
のマイクロプログラムのアドレスに設定される。通信終
了時にはＩＤ４９よりデコード信号１１０が出力され
て、割り込みコントローラ５０に入力される。割り込み
コントローラ５０においては、そのデコード信号２３９
の入力を受けて割り込み信号１０２が出力されＣＰＵ４
５に送出される。
る。ＲＯＭ４７においては、ＰＣ４８において指定され
るアドレス１０９の入力を受けて、マイクロコードのイ
ンストラクション信号１０７およびアドレス１０５が読
み出され、インストラクション信号１０７はＩＤ４９に
入力されてデコードされ、またアドレス１０５は内部バ
ス１０４に出力される。送信時においては、ＳＩＦ部４
６に格納されている各データが読み出されて変復調部４
３に伝達され、また受信時においては、変復調部４３か
らの受信データをＳＩＦ部４４の各レジスタに格納する
などの処理が行われる。また、その処理が終了すると、
ＩＤ４９よりＰＣ４８に対して制御信号１０８が出力さ
れ、ＰＣ４８は、その制御信号１０８の入力を受けて次
のマイクロプログラムのアドレスに設定される。通信終
了時にはＩＤ４９よりデコード信号１１０が出力され
て、割り込みコントローラ５０に入力される。割り込み
コントローラ５０においては、そのデコード信号２３９
の入力を受けて割り込み信号１０２が出力されＣＰＵ４
５に送出される。
【０００８】図１３は、図１１のＳＩＦ部４６の内部構
成を示すブロック図である。図１３に示されるように、
当該ＳＩＦ部４６は、ＣＰＵ４５からの通信動作制御用
のコマンドを格納するコントロール・レジスタ５３と、
それぞれ通信を行う上で必要なパラメ−タを格納するマ
スタ・アドレス・レジスタ５４、スレ−ブ・アドレス・
レジスタ５５およびコントロ−ルビット・レジスタ５６
と、通信内容を格納するステ−タス・レジスタ５７と、
通信制御装置がロックされているか否か等の通信状態を
格納するスレ−ブ・ステ−タス・レジスタ５８と、ロッ
クされた場合に、ロックしている通信制御装置のアドレ
スを格納するロック・アドレス・レジスタ５９と、それ
ぞれ送信デ−タおよび受信データを格納する送信バッフ
ァ６０および受信バッファ６１と、アドレス“ａ”を有
するロックしているアドレス、およびアドレス“ｂ”を
有するロック残り時間等を格納するメモリ６２と、ＤＬ
Ｃ部４４より送られてくるアドレスをデコ−ドして、デ
コード信号１１２を出力するアドレス・デコ−ダ５１
と、ＣＰＵ４５より送られてくるアドレスをデコ−ドし
て、デコード信号１１３を出力するアドレス・デコ−ダ
５２と、それぞれデコード信号１１２および１１３のア
ドレスにより指定されるステータス・レジスタ５７およ
び受信バッファ６１のデータを入力して、ＣＰＵ４５に
送出するマルチプレクサ６３とを備えて構成される。
成を示すブロック図である。図１３に示されるように、
当該ＳＩＦ部４６は、ＣＰＵ４５からの通信動作制御用
のコマンドを格納するコントロール・レジスタ５３と、
それぞれ通信を行う上で必要なパラメ−タを格納するマ
スタ・アドレス・レジスタ５４、スレ−ブ・アドレス・
レジスタ５５およびコントロ−ルビット・レジスタ５６
と、通信内容を格納するステ−タス・レジスタ５７と、
通信制御装置がロックされているか否か等の通信状態を
格納するスレ−ブ・ステ−タス・レジスタ５８と、ロッ
クされた場合に、ロックしている通信制御装置のアドレ
スを格納するロック・アドレス・レジスタ５９と、それ
ぞれ送信デ−タおよび受信データを格納する送信バッフ
ァ６０および受信バッファ６１と、アドレス“ａ”を有
するロックしているアドレス、およびアドレス“ｂ”を
有するロック残り時間等を格納するメモリ６２と、ＤＬ
Ｃ部４４より送られてくるアドレスをデコ−ドして、デ
コード信号１１２を出力するアドレス・デコ−ダ５１
と、ＣＰＵ４５より送られてくるアドレスをデコ−ドし
て、デコード信号１１３を出力するアドレス・デコ−ダ
５２と、それぞれデコード信号１１２および１１３のア
ドレスにより指定されるステータス・レジスタ５７およ
び受信バッファ６１のデータを入力して、ＣＰＵ４５に
送出するマルチプレクサ６３とを備えて構成される。
【０００９】次に、ＳＩＦ部４６の動作について説明す
る。送信時においては、通信開始前に、ＣＰＵ４５よ
り、ＳＩＦ部４６のコントロール・レジスタ５３、マス
タ・アドレス・レジスタ５４、スレーブ・アドレス・レ
ジスタ５５、コントロール・ビット・レジスタ５６およ
び送信バッファ６０に対して、それぞれ所定のデータが
設定される。このデータ設定時には、ＣＰＵ４５より送
られてくる設定データおよびアドレス１１５は、アドレ
ス・デコーダ５２においてデコードされ、デコード１１
３がイネーブルとなり設定するレジスタに書き込まれ
る。次に、通信が開始されると、ＤＬＣ部４４により、
通信パケットを構成するために、内部バス１０４を介し
て所定のアドレスがＳＩＦ部４６に送られ、当該アドレ
スは、アドレス・デコーダ５１においてデコードされ
て、デコード１１２がイネーブルとなり、対応する各レ
ジスタのデータが読み出される。また、受信時において
は、受信された通信パケットはＤＬＣ部４４において解
析されて、通信状態、ロック・アドレスおよび受信デー
タ等を含む受信情報が、内部バス１０４を介して、ＳＩ
Ｆ部４６の各レジスタに入力されて設定される。そし
て、通信が終了すると、ＣＰＵ４５により、ステータス
・レジスタ５７に保持されている通信状態情報および受
信バッファ６１の保持されている受信データ１１４が、
マルチプレクサ６３に入力され、マルチプレクサ６３か
らは、データ情報１１６が出力されてＣＰＵ４５に出力
される。
る。送信時においては、通信開始前に、ＣＰＵ４５よ
り、ＳＩＦ部４６のコントロール・レジスタ５３、マス
タ・アドレス・レジスタ５４、スレーブ・アドレス・レ
ジスタ５５、コントロール・ビット・レジスタ５６およ
び送信バッファ６０に対して、それぞれ所定のデータが
設定される。このデータ設定時には、ＣＰＵ４５より送
られてくる設定データおよびアドレス１１５は、アドレ
ス・デコーダ５２においてデコードされ、デコード１１
３がイネーブルとなり設定するレジスタに書き込まれ
る。次に、通信が開始されると、ＤＬＣ部４４により、
通信パケットを構成するために、内部バス１０４を介し
て所定のアドレスがＳＩＦ部４６に送られ、当該アドレ
スは、アドレス・デコーダ５１においてデコードされ
て、デコード１１２がイネーブルとなり、対応する各レ
ジスタのデータが読み出される。また、受信時において
は、受信された通信パケットはＤＬＣ部４４において解
析されて、通信状態、ロック・アドレスおよび受信デー
タ等を含む受信情報が、内部バス１０４を介して、ＳＩ
Ｆ部４６の各レジスタに入力されて設定される。そし
て、通信が終了すると、ＣＰＵ４５により、ステータス
・レジスタ５７に保持されている通信状態情報および受
信バッファ６１の保持されている受信データ１１４が、
マルチプレクサ６３に入力され、マルチプレクサ６３か
らは、データ情報１１６が出力されてＣＰＵ４５に出力
される。
【００１０】また、図１４は、図１３のＳＩＦ部４６に
含まれる受信バッファ６１の内部構成を示すブロック図
である。図１４に示されるように、当該受信バッファ６
１は、受信デ−タを入力して格納する受信メモリ６８
と、受信メモリ６８に書き込まれる受信データのアドレ
スを指定するアドレス・カウンタＡ６６と、受信メモリ
６８から受信デ−タを読み出すアドレスを指定するアド
レス・カウンタＢ６７と、ＤＬＣ部４４より送られてく
る受信デ−タを一時格納する受信デ−タ・レジスタＡ６
４と、受信メモリ６８からの受信デ−タを一時格納する
受信デ−タ・レジスタＢ６５とを備えて構成される。
含まれる受信バッファ６１の内部構成を示すブロック図
である。図１４に示されるように、当該受信バッファ６
１は、受信デ−タを入力して格納する受信メモリ６８
と、受信メモリ６８に書き込まれる受信データのアドレ
スを指定するアドレス・カウンタＡ６６と、受信メモリ
６８から受信デ−タを読み出すアドレスを指定するアド
レス・カウンタＢ６７と、ＤＬＣ部４４より送られてく
る受信デ−タを一時格納する受信デ−タ・レジスタＡ６
４と、受信メモリ６８からの受信デ−タを一時格納する
受信デ−タ・レジスタＢ６５とを備えて構成される。
【００１１】次に、図１４を参照して、受信バッファ６
１の動作を説明する。データの書き込み時には、内部バ
ス１０４を介してＳＩＦ部４６に入力される受信データ
は、一時的に受信デ−タ・レジスタＡ６４に格納され後
に、アドレス・デコーダ５１より出力されるアドレス１
１２を介して出力されて、受信メモリ６８のアドレス・
カウンタＡ６６により指定されるアドレスに書き込まれ
る。そして、その際には、アドレス・カウンタＡ６６は
１インクリメントされる。また、データの読み出し時に
おいては、受信メモリ６８のアドレス・カウンタ２によ
り指定されるアドレスの受信データが出力されて、受信
データ・レジスタＢ６５に一時的に格納された後に、ア
ドレス・デコーダ５２より出力されるアドレス１１３を
介して出力され、受信データ１１４として出力される。
１の動作を説明する。データの書き込み時には、内部バ
ス１０４を介してＳＩＦ部４６に入力される受信データ
は、一時的に受信デ−タ・レジスタＡ６４に格納され後
に、アドレス・デコーダ５１より出力されるアドレス１
１２を介して出力されて、受信メモリ６８のアドレス・
カウンタＡ６６により指定されるアドレスに書き込まれ
る。そして、その際には、アドレス・カウンタＡ６６は
１インクリメントされる。また、データの読み出し時に
おいては、受信メモリ６８のアドレス・カウンタ２によ
り指定されるアドレスの受信データが出力されて、受信
データ・レジスタＢ６５に一時的に格納された後に、ア
ドレス・デコーダ５２より出力されるアドレス１１３を
介して出力され、受信データ１１４として出力される。
【００１２】図１６は通信パケットの構成を示す図であ
り、スタ−ト・ビット２０１、送信元アドレスを示すマ
スタ・アドレス２０２、マスタ・アドレス２０２に対す
るパリティ・ビット２０３、相手先アドレスを示すスレ
−ブ・アドレス２０４、スレ−ブ・アドレス２０４に対
するパリティ・ビット２０５およびアクノリッジ・ビッ
ト２０６、コントロ−ル・フィ−ルド２０７、コントロ
−ル・フィ−ルド２０７に対するパリティ・ビット２０
８およびアクノリッジ・ビット２０９、およびデ−タ・
フィ−ルド２１０により構成されている。デ−タ・フィ
−ルド２１０は１バイトごとのパリティ・ビットとアク
ノリッジ・ビットにより構成されており、パリティ・ビ
ット２０３、２０５および２０８は、パリティ・チェッ
クを行うためのビットである。アクノリッジ・ビット２
０６および２０９は、受信側において、それぞれのデ−
タを正常に受信されたことを送信側に通知する応答ビッ
トであり、正常に受信された場合には肯定応答“０”が
返答され、受信エラ−の場合には否定応答“１”が返答
される。このアクノリッジ・ビット２０６が肯定応答
“０”の場合には、送信側からコントロ−ル・フィ−ル
ド２０７が受信側に送信される。コントロ−ル・フィ−
ルド２０７は、図１７に示されるように４ビット値によ
り構成されており、このコントロ−ル・フィ−ルド２０
７による、デ−タの方向、通信パケットの制御内容およ
びユニットのロック動作が、当該図１７に示されてい
る。デ−タの方向としては、スレ−ブからマスタに送信
する“リ−ド”と、マスタからスレ−ブに送信する“ラ
イト”がある。またデ−タの制御内容としては、スレ−
ブ・ステ−タス、デ−タ、コマンドおよびロック・アド
レスのリ−ド、またはメモリ・アドレス、コマンドおよ
びデ−タのライトなどがある。例えば、デ−タのライト
が受信されると、スレ−ブ側においてはデ−タ・フィ−
ルド２１０のデ−タが受信され、図１３に示されるよう
に、内部バス１０４を介して受信バッファ６１に入力さ
れて格納される。また、スレ−ブ・ステ−タスの読み出
しが受信されると、図１３のスレ−ブ・ステ−タス・レ
ジスタ５８に入力され、スレ−ブ・ステ−タス・レジス
タ５８からは、応答としてスレ−ブ・ステ−タスがデ−
タ・フィ−ルド２１０として出力されて、内部バス１０
４を介して送出される。同様に、ロック・アドレスの読
み出しが受信されると、ロック・アドレス・レジスタ５
９に入力され、ロック・アドレス・レジスタ５９から
は、応答としてロック・アドレスがデ−タ・フィ−ルド
２１０として出力されて、内部バス１０４を介して送出
される。また、メモリ６２内のロック・アドレスおよび
ロック残り時間を知りたい場合には、ライト・メモリ・
アドレスにより、それぞれに割り当てられているメモリ
・アドレスの送信が行われるとともに、引き続いてリ−
ド・メモリを行うことにより、デ−タ・フィ−ルド２１
０により、それぞれの内容が得られる。ユニットのロッ
クは、マスタよりスレ−ブに対してロックをかけること
により行われており、一旦ロックをかけられると、他の
マスタからのスレ−ブの状態が変えられるような内容の
通信パケットは受付けられない。
り、スタ−ト・ビット２０１、送信元アドレスを示すマ
スタ・アドレス２０２、マスタ・アドレス２０２に対す
るパリティ・ビット２０３、相手先アドレスを示すスレ
−ブ・アドレス２０４、スレ−ブ・アドレス２０４に対
するパリティ・ビット２０５およびアクノリッジ・ビッ
ト２０６、コントロ−ル・フィ−ルド２０７、コントロ
−ル・フィ−ルド２０７に対するパリティ・ビット２０
８およびアクノリッジ・ビット２０９、およびデ−タ・
フィ−ルド２１０により構成されている。デ−タ・フィ
−ルド２１０は１バイトごとのパリティ・ビットとアク
ノリッジ・ビットにより構成されており、パリティ・ビ
ット２０３、２０５および２０８は、パリティ・チェッ
クを行うためのビットである。アクノリッジ・ビット２
０６および２０９は、受信側において、それぞれのデ−
タを正常に受信されたことを送信側に通知する応答ビッ
トであり、正常に受信された場合には肯定応答“０”が
返答され、受信エラ−の場合には否定応答“１”が返答
される。このアクノリッジ・ビット２０６が肯定応答
“０”の場合には、送信側からコントロ−ル・フィ−ル
ド２０７が受信側に送信される。コントロ−ル・フィ−
ルド２０７は、図１７に示されるように４ビット値によ
り構成されており、このコントロ−ル・フィ−ルド２０
７による、デ−タの方向、通信パケットの制御内容およ
びユニットのロック動作が、当該図１７に示されてい
る。デ−タの方向としては、スレ−ブからマスタに送信
する“リ−ド”と、マスタからスレ−ブに送信する“ラ
イト”がある。またデ−タの制御内容としては、スレ−
ブ・ステ−タス、デ−タ、コマンドおよびロック・アド
レスのリ−ド、またはメモリ・アドレス、コマンドおよ
びデ−タのライトなどがある。例えば、デ−タのライト
が受信されると、スレ−ブ側においてはデ−タ・フィ−
ルド２１０のデ−タが受信され、図１３に示されるよう
に、内部バス１０４を介して受信バッファ６１に入力さ
れて格納される。また、スレ−ブ・ステ−タスの読み出
しが受信されると、図１３のスレ−ブ・ステ−タス・レ
ジスタ５８に入力され、スレ−ブ・ステ−タス・レジス
タ５８からは、応答としてスレ−ブ・ステ−タスがデ−
タ・フィ−ルド２１０として出力されて、内部バス１０
４を介して送出される。同様に、ロック・アドレスの読
み出しが受信されると、ロック・アドレス・レジスタ５
９に入力され、ロック・アドレス・レジスタ５９から
は、応答としてロック・アドレスがデ−タ・フィ−ルド
２１０として出力されて、内部バス１０４を介して送出
される。また、メモリ６２内のロック・アドレスおよび
ロック残り時間を知りたい場合には、ライト・メモリ・
アドレスにより、それぞれに割り当てられているメモリ
・アドレスの送信が行われるとともに、引き続いてリ−
ド・メモリを行うことにより、デ−タ・フィ−ルド２１
０により、それぞれの内容が得られる。ユニットのロッ
クは、マスタよりスレ−ブに対してロックをかけること
により行われており、一旦ロックをかけられると、他の
マスタからのスレ−ブの状態が変えられるような内容の
通信パケットは受付けられない。
【００１３】次にロックされている通信制御装置に対し
て、ロックしている通信制御装置以外の通信制御装置よ
り通信を行う場合の動作について、図１０の通信システ
ム、図１１の通信制御部、図１３のＳＩＦ部４６の各ブ
ロック図を引用し、図１５の通信シーケンス図及び図１
６の通信パケットの構成を参照して説明する。図１５に
示されるように、通信制御装置３９から通信制御装置３
８に対して、ロックを指示する通信パケットが情報伝
送路１０１に送出される。当該通信パケットを受信し
た通信制御装置３８においては、通信制御装置３９より
ロックをかけられたことを示すステータスが、図１３の
スレーブ・ステータス・レジスタ５８に書き込まれる。
通信制御装置３９においては、通信パケットが正常に
送出されると、その時点において、通信制御装置３８の
ロックされているアドレスとロックが解除されるまでの
残り時間が、メモリ６２に入力されて格納される。この
状態において、通信制御装置４０より通信制御装置３８
に対して、通信パケットのスタート・ビット２０１、
マスタ・アドレス２０２、パリティ・ビット２０３、ス
レーブ・アドレス２０４およびパリティ・ビット２０５
が正しく送出されると、通信制御装置３８から通信制御
装置４０に対して、正常に受信されたことを示す肯定応
答“０”（アクノリッジ・ビット２０６）が送出され
る。この肯定応答“０”を受信した通信制御装置４０か
らは、通信パケットのコマンド書き込みのコントロー
ル・フィールド２０７が情報伝送路１０１に送出され
る。このコマンド書き込みのコントロール・フィールド
２０７を受信した通信制御装置３８においては、スレー
ブ・ステータス・レジスタ５８に格納されているロック
状態およびロック・アドレスを示すステータスを参照し
て、現時点において、通信制御装置３９によりロックを
かけられているので、通信制御装置４０からの通信パケ
ットの受信処理はできないものと判定され、否定応答
“１”（アクノリッジ・ビット２０９）が情報伝送路１
０１に送出される。この否定応答“１”を受信した受信
制御装置４０からは、受信処理ができない理由を知るた
めに、スレーブ・ステータス読み出しのコントロール・
フィールド２０７を含む通信パケットが通信制御装置
３８に対して送信される。通信パケットのコントロー
ル・フィールド２０７を受信した受信制御装置３８にお
いては、スレーブ・ステータス・レジスタ５８のステー
タスの内容が、データ・フィールド２１０として情報伝
送路１０１に送出される。通信制御装置４０において
は、送られてきたスレーブ・ステータスの内容により、
通信制御装置３８がロックされており、通信制御装置４
０からの通信パケットの受信が不可であることを知らさ
れる。
て、ロックしている通信制御装置以外の通信制御装置よ
り通信を行う場合の動作について、図１０の通信システ
ム、図１１の通信制御部、図１３のＳＩＦ部４６の各ブ
ロック図を引用し、図１５の通信シーケンス図及び図１
６の通信パケットの構成を参照して説明する。図１５に
示されるように、通信制御装置３９から通信制御装置３
８に対して、ロックを指示する通信パケットが情報伝
送路１０１に送出される。当該通信パケットを受信し
た通信制御装置３８においては、通信制御装置３９より
ロックをかけられたことを示すステータスが、図１３の
スレーブ・ステータス・レジスタ５８に書き込まれる。
通信制御装置３９においては、通信パケットが正常に
送出されると、その時点において、通信制御装置３８の
ロックされているアドレスとロックが解除されるまでの
残り時間が、メモリ６２に入力されて格納される。この
状態において、通信制御装置４０より通信制御装置３８
に対して、通信パケットのスタート・ビット２０１、
マスタ・アドレス２０２、パリティ・ビット２０３、ス
レーブ・アドレス２０４およびパリティ・ビット２０５
が正しく送出されると、通信制御装置３８から通信制御
装置４０に対して、正常に受信されたことを示す肯定応
答“０”（アクノリッジ・ビット２０６）が送出され
る。この肯定応答“０”を受信した通信制御装置４０か
らは、通信パケットのコマンド書き込みのコントロー
ル・フィールド２０７が情報伝送路１０１に送出され
る。このコマンド書き込みのコントロール・フィールド
２０７を受信した通信制御装置３８においては、スレー
ブ・ステータス・レジスタ５８に格納されているロック
状態およびロック・アドレスを示すステータスを参照し
て、現時点において、通信制御装置３９によりロックを
かけられているので、通信制御装置４０からの通信パケ
ットの受信処理はできないものと判定され、否定応答
“１”（アクノリッジ・ビット２０９）が情報伝送路１
０１に送出される。この否定応答“１”を受信した受信
制御装置４０からは、受信処理ができない理由を知るた
めに、スレーブ・ステータス読み出しのコントロール・
フィールド２０７を含む通信パケットが通信制御装置
３８に対して送信される。通信パケットのコントロー
ル・フィールド２０７を受信した受信制御装置３８にお
いては、スレーブ・ステータス・レジスタ５８のステー
タスの内容が、データ・フィールド２１０として情報伝
送路１０１に送出される。通信制御装置４０において
は、送られてきたスレーブ・ステータスの内容により、
通信制御装置３８がロックされており、通信制御装置４
０からの通信パケットの受信が不可であることを知らさ
れる。
【００１４】そして、通信制御装置４０からは、コント
ロ−ル・フィ−ルド２０７にロック・アドレス読み出し
を記述した通信パケットが、通信制御装置３８に対し
て送出される。通信制御装置３８においては、ロック・
アドレス・レジスタ５９の内容が読み出されて、その内
容がデ−タ・フィ−ルド２１０として、通信制御装置４
０に対して送信される。通信制御装置４０においては、
送られてきたロック・アドレスより、通信制御装置３８
が通信制御装置３９によりロックされているために、通
信制御装置４０からの通信パケットの受信が不可であ
ることを知らされる。そこで、通信制御装置４０から
は、通信制御装置３８がロックされている残り時間を問
い合わせるために、メモリ・アドレス書き込みのコント
ロ−ル・フィ−ルド２０７と、ロック残り時間のメモリ
・アドレスのデ−タ・フィ−ルド２１０を含む通信パケ
ットが、通信制御装置３９に対して送信出力される。
この通信パケットを受信した通信制御装置３９におい
ては、ロックされている残り時間Ｔ1 を、デ−タ読み出
しを要求された時点において送ることができるように準
備動作が行われ、次いで、通信制御装置４０から通信制
御装置３９に対して、デ−タ読み出しのコントロ−ル・
フィ−ルド２０７を含む通信パケットが送信される。
デ−タ読み出しのコントロ−ル・フィ−ルド２０７を受
信した通信制御装置３９からは、先程準備されたロック
残り時間の内容Ｔ1 を含むデ−タ・フィ−ルド２１０が
送出される。このロック残り時間Ｔ1 を受信した通信制
御装置４０においては、Ｔ1 時間以上経過すれば、通信
制御装置３９により通信制御装置３８に対してかけられ
ているロックが解除されることが認識され、通信パケッ
トを送信するタイミングをＴ1 時間以上待機する状態
に置かれる。一方、その間において、通信制御装置３９
からは、ロックおよびデ−タを含む通信パケットおよ
びが通信制御装置３８宛に送信され、通信パケット
の送出によりロックが解除される。通信制御装置３８に
おいては、通信パケット、およびの受信処理が行
われた後に、スレ−ブ・ステ−タス・レジスタ５８のロ
ックが解除されるとともに、ロック・アドレス・レジス
タ５９が無効化される。通信制御装置４０においては、
Ｔ2 （≧Ｔ1 ）時間の経過後において、再度通信パケッ
トを装置２へ送信する。通信パケットのコマンド書
き込みのコントロ−ル・フィ−ルド２０７を受信した通
信制御装置３８においては、スレ−ブ・ステ−タス・レ
ジスタ５８内のステータス内容を参照して、現時点にお
いては、通信制御装置３８自体がロックされた状態には
ないので、肯定応答“０”（アクノリッジ・ビット２０
９）が情報伝送路１に対して送出され、デ−タ・フィ−
ルド２１０の受信処理が行われて、通信制御装置４０か
ら通信制御装置３８に対する通信パケットの通信が成
立する。
ロ−ル・フィ−ルド２０７にロック・アドレス読み出し
を記述した通信パケットが、通信制御装置３８に対し
て送出される。通信制御装置３８においては、ロック・
アドレス・レジスタ５９の内容が読み出されて、その内
容がデ−タ・フィ−ルド２１０として、通信制御装置４
０に対して送信される。通信制御装置４０においては、
送られてきたロック・アドレスより、通信制御装置３８
が通信制御装置３９によりロックされているために、通
信制御装置４０からの通信パケットの受信が不可であ
ることを知らされる。そこで、通信制御装置４０から
は、通信制御装置３８がロックされている残り時間を問
い合わせるために、メモリ・アドレス書き込みのコント
ロ−ル・フィ−ルド２０７と、ロック残り時間のメモリ
・アドレスのデ−タ・フィ−ルド２１０を含む通信パケ
ットが、通信制御装置３９に対して送信出力される。
この通信パケットを受信した通信制御装置３９におい
ては、ロックされている残り時間Ｔ1 を、デ−タ読み出
しを要求された時点において送ることができるように準
備動作が行われ、次いで、通信制御装置４０から通信制
御装置３９に対して、デ−タ読み出しのコントロ−ル・
フィ−ルド２０７を含む通信パケットが送信される。
デ−タ読み出しのコントロ−ル・フィ−ルド２０７を受
信した通信制御装置３９からは、先程準備されたロック
残り時間の内容Ｔ1 を含むデ−タ・フィ−ルド２１０が
送出される。このロック残り時間Ｔ1 を受信した通信制
御装置４０においては、Ｔ1 時間以上経過すれば、通信
制御装置３９により通信制御装置３８に対してかけられ
ているロックが解除されることが認識され、通信パケッ
トを送信するタイミングをＴ1 時間以上待機する状態
に置かれる。一方、その間において、通信制御装置３９
からは、ロックおよびデ−タを含む通信パケットおよ
びが通信制御装置３８宛に送信され、通信パケット
の送出によりロックが解除される。通信制御装置３８に
おいては、通信パケット、およびの受信処理が行
われた後に、スレ−ブ・ステ−タス・レジスタ５８のロ
ックが解除されるとともに、ロック・アドレス・レジス
タ５９が無効化される。通信制御装置４０においては、
Ｔ2 （≧Ｔ1 ）時間の経過後において、再度通信パケッ
トを装置２へ送信する。通信パケットのコマンド書
き込みのコントロ−ル・フィ−ルド２０７を受信した通
信制御装置３８においては、スレ−ブ・ステ−タス・レ
ジスタ５８内のステータス内容を参照して、現時点にお
いては、通信制御装置３８自体がロックされた状態には
ないので、肯定応答“０”（アクノリッジ・ビット２０
９）が情報伝送路１に対して送出され、デ−タ・フィ−
ルド２１０の受信処理が行われて、通信制御装置４０か
ら通信制御装置３８に対する通信パケットの通信が成
立する。
【００１５】次に図１４を併せて参照して、通信パケッ
トおよびの受信時における、通信制御装置３８内の
受信バッファ６１の動作について説明する。通信制御装
置３８においては、通信パケットおよびに含まれる
データを受信する前の状態においては、図１４に示され
る受信バッファ６１に含まれるアドレス・カウンタＡ６
６およびアドレス・カウンタＢ６７におけるアドレス値
は、それぞれ“００ｈ”になっている。前記データを含
む通信パケットが受信されると、情報伝送路１０１よ
り、トランシーバ部４２を介して変復調部４３に入力さ
れて復調され、ＤＬＣ部４４において当該通信パケット
の解析が行われ、内部バス１０４を介して当該受信デ
ータがＳＩＦ部４６に伝達される。その際ＤＬＣ部４４
からは、同時に、ＣＰＵ４５に対して通信が終了したこ
とを知らせる割り込み要求信号１０２が伝達される。Ｓ
ＩＦ部４６において受信された受信データは、同じく内
部バス１０４を介して入力され、アドレス・デコーダ５
１によりデコード出力されるアドレス１１２を介して、
図１４の受信データ・レジスタＡ６４に一時格納され
る。アドレス・カウンタＡ６６の値は上述のように“０
０ｈ”なので、受信データ・レジスタＡ６４に一時格納
されている受信データは、受信メモリ６８のアドレス値
“００ｈ”の領域に書き込まれ、その際、受信アドレス
・カウンタＡ６４は１インクリメントされて“０１ｈ”
となる。また、アドレス・カウンタＢ６７の値は“００
ｈ”なので、受信メモリ６８のアドレス値“００ｈ”に
格納されているデータは、受信データ・レジスタＢ６５
に出力されて格納される。一方、ＣＰＵ４５において
は、ＤＬＣ部４４より出力される割り込み要求信号１０
２が入力されているので、受信データ・レジスタＢ６５
に格納されている前記データは、ＣＰＵ４５より出力さ
れるアドレス１１３を介して読み出される。その際にア
ドレス・カウンタＢ６７は１インクリメントされて“０
１ｈ”となる。なお、データを含む通信パケットが受
信される場合においても、前記通信パケットに含まれ
るデータを受信した場合と同様に、アドレス・カウンタ
Ａ６６およびアドレス・カウンタＢ６７は、それぞれ１
インクリメントされて“０２ｈ”となる。
トおよびの受信時における、通信制御装置３８内の
受信バッファ６１の動作について説明する。通信制御装
置３８においては、通信パケットおよびに含まれる
データを受信する前の状態においては、図１４に示され
る受信バッファ６１に含まれるアドレス・カウンタＡ６
６およびアドレス・カウンタＢ６７におけるアドレス値
は、それぞれ“００ｈ”になっている。前記データを含
む通信パケットが受信されると、情報伝送路１０１よ
り、トランシーバ部４２を介して変復調部４３に入力さ
れて復調され、ＤＬＣ部４４において当該通信パケット
の解析が行われ、内部バス１０４を介して当該受信デ
ータがＳＩＦ部４６に伝達される。その際ＤＬＣ部４４
からは、同時に、ＣＰＵ４５に対して通信が終了したこ
とを知らせる割り込み要求信号１０２が伝達される。Ｓ
ＩＦ部４６において受信された受信データは、同じく内
部バス１０４を介して入力され、アドレス・デコーダ５
１によりデコード出力されるアドレス１１２を介して、
図１４の受信データ・レジスタＡ６４に一時格納され
る。アドレス・カウンタＡ６６の値は上述のように“０
０ｈ”なので、受信データ・レジスタＡ６４に一時格納
されている受信データは、受信メモリ６８のアドレス値
“００ｈ”の領域に書き込まれ、その際、受信アドレス
・カウンタＡ６４は１インクリメントされて“０１ｈ”
となる。また、アドレス・カウンタＢ６７の値は“００
ｈ”なので、受信メモリ６８のアドレス値“００ｈ”に
格納されているデータは、受信データ・レジスタＢ６５
に出力されて格納される。一方、ＣＰＵ４５において
は、ＤＬＣ部４４より出力される割り込み要求信号１０
２が入力されているので、受信データ・レジスタＢ６５
に格納されている前記データは、ＣＰＵ４５より出力さ
れるアドレス１１３を介して読み出される。その際にア
ドレス・カウンタＢ６７は１インクリメントされて“０
１ｈ”となる。なお、データを含む通信パケットが受
信される場合においても、前記通信パケットに含まれ
るデータを受信した場合と同様に、アドレス・カウンタ
Ａ６６およびアドレス・カウンタＢ６７は、それぞれ１
インクリメントされて“０２ｈ”となる。
【００１６】
【発明が解決しようとする課題】上述した従来の通信制
御装置およびその制御方法においては、ロックされてい
る通信制御装置に対して、ロックしている通信制御装置
以外の他の通信制御装置より通信パケットを送信する場
合には、ロックしている通信制御装置においてロックの
残り時間がカウントされている間においては、通信パケ
ットを送信してもロックされている通信制御装置におい
ては、その通信パケットのマスタ・アドレスとロック・
アドレスが一致していないものと判断され、否定応答
“１”がロックされている通信制御装置より送信出力さ
れて通信が終了してしまうという状態が生じる。このた
めに、ロックされている通信制御装置に対して緊急の通
信を行いたい場合においても、ロックしている通信制御
装置においてカウントされているロックの残り時間が０
となって、ロックされている通信制御装置がロック解除
されない限り通信を行うことができないという欠点があ
る。
御装置およびその制御方法においては、ロックされてい
る通信制御装置に対して、ロックしている通信制御装置
以外の他の通信制御装置より通信パケットを送信する場
合には、ロックしている通信制御装置においてロックの
残り時間がカウントされている間においては、通信パケ
ットを送信してもロックされている通信制御装置におい
ては、その通信パケットのマスタ・アドレスとロック・
アドレスが一致していないものと判断され、否定応答
“１”がロックされている通信制御装置より送信出力さ
れて通信が終了してしまうという状態が生じる。このた
めに、ロックされている通信制御装置に対して緊急の通
信を行いたい場合においても、ロックしている通信制御
装置においてカウントされているロックの残り時間が０
となって、ロックされている通信制御装置がロック解除
されない限り通信を行うことができないという欠点があ
る。
【００１７】また、たとえロックされている通信制御装
置に対して、ロックしている通信制御装置以外の他の通
信制御装置から通信パケットの送信を行うことができて
も、受信バッファ内には、受信デ−タを格納する受信メ
モリが１つしかないので、ロックしている通信制御装置
以外の他の通信制御装置との間の通信の終了後において
は、ロックしている通信制御装置は、ロックされている
通信制御装置に対して再度始めからデ−タを送信し直す
必要があるという欠点がある。
置に対して、ロックしている通信制御装置以外の他の通
信制御装置から通信パケットの送信を行うことができて
も、受信バッファ内には、受信デ−タを格納する受信メ
モリが１つしかないので、ロックしている通信制御装置
以外の他の通信制御装置との間の通信の終了後において
は、ロックしている通信制御装置は、ロックされている
通信制御装置に対して再度始めからデ−タを送信し直す
必要があるという欠点がある。
【００１８】
【課題を解決するための手段】第１の発明の通信制御装
置は、 通信パケットにより形成される通信情報を含む
変調信号を伝送する情報伝送路にそれぞれ連結され前記
通信情報の送信時に送信相手先をロック状態にしてから
送信を行う通信プロトコルを持つ通信システムを形成す
る複数の通信制御装置の各々の通信制御装置において、
他の通信制御装置より送信されてくる通信パケットを含
む変調信号を前記情報伝送路より受信入力するととも
に、他の通信制御装置に対する送信用の変調信号を前記
情報伝送路に送信出力するトランシーバ部と、前記トラ
ンシーバ部より受信出力される変調信号を受けて、当該
変調信号を所定の通信プロトコルに従い復調して通信パ
ケットを出力するとともに、送信用の通信パケットを入
力して所定の通信プロトコルに従い変調し、送信用の変
調信号として前記トランシーバ部に出力する変復調部
と、前記変調部より復調出力される通信パケットの情報
内容を解析して受信データ情報および通信状態情報を含
む受信複合情報を出力するとともに、送信データ情報お
よび通信状態情報を含む送信複合情報を受けて送信出力
用の通信パケットを構成して出力するデータリンク・コ
ントロール手段と、他の通信制御装置との間の通信動作
状態終了時に特定の割り込み要求信号を生成するととも
に、通信状態が通常通信状態か緊急通信状態であるかを
判定し通信状態判定情報を出力する通信状態判定機能手
段とを有するデータリンク・コントローラ部と、前記受
信データ情報を前記通常通信状態の第１のデータと前記
緊急通信状態の第２のデータとに区分して一時的に格納
保持し前記通信状態判定情報にしたがい前記第１および
第２のデータいずれか一方を前記受信複合情報として出
力するとともに前記送信複合情報を一時的に格納保持す
るインタフェース手段として機能するシステム・インタ
フェース部と、前記システム・インタフェース部より出
力される前記受信複合情報を入力して情報処理するとと
もに前記送信複合情報を生成して前記システム・インタ
フェース部に出力し、通常通信時の情報処理の実行過程
における前記緊急通信状態の発生時に、前記システム・
インタフェース部を介して得られる前記通信状態判定情
報を参照し、前記通常通信時の情報処理の実行を一時的
に中断保留して前記緊急通信に対応する情報処理を実行
し、当該緊急通信終了後に前記一時保留されていた通常
通信時の情報処理の実行を再開する機能手段を有するＣ
ＰＵ部とを備えることを特徴としている。
置は、 通信パケットにより形成される通信情報を含む
変調信号を伝送する情報伝送路にそれぞれ連結され前記
通信情報の送信時に送信相手先をロック状態にしてから
送信を行う通信プロトコルを持つ通信システムを形成す
る複数の通信制御装置の各々の通信制御装置において、
他の通信制御装置より送信されてくる通信パケットを含
む変調信号を前記情報伝送路より受信入力するととも
に、他の通信制御装置に対する送信用の変調信号を前記
情報伝送路に送信出力するトランシーバ部と、前記トラ
ンシーバ部より受信出力される変調信号を受けて、当該
変調信号を所定の通信プロトコルに従い復調して通信パ
ケットを出力するとともに、送信用の通信パケットを入
力して所定の通信プロトコルに従い変調し、送信用の変
調信号として前記トランシーバ部に出力する変復調部
と、前記変調部より復調出力される通信パケットの情報
内容を解析して受信データ情報および通信状態情報を含
む受信複合情報を出力するとともに、送信データ情報お
よび通信状態情報を含む送信複合情報を受けて送信出力
用の通信パケットを構成して出力するデータリンク・コ
ントロール手段と、他の通信制御装置との間の通信動作
状態終了時に特定の割り込み要求信号を生成するととも
に、通信状態が通常通信状態か緊急通信状態であるかを
判定し通信状態判定情報を出力する通信状態判定機能手
段とを有するデータリンク・コントローラ部と、前記受
信データ情報を前記通常通信状態の第１のデータと前記
緊急通信状態の第２のデータとに区分して一時的に格納
保持し前記通信状態判定情報にしたがい前記第１および
第２のデータいずれか一方を前記受信複合情報として出
力するとともに前記送信複合情報を一時的に格納保持す
るインタフェース手段として機能するシステム・インタ
フェース部と、前記システム・インタフェース部より出
力される前記受信複合情報を入力して情報処理するとと
もに前記送信複合情報を生成して前記システム・インタ
フェース部に出力し、通常通信時の情報処理の実行過程
における前記緊急通信状態の発生時に、前記システム・
インタフェース部を介して得られる前記通信状態判定情
報を参照し、前記通常通信時の情報処理の実行を一時的
に中断保留して前記緊急通信に対応する情報処理を実行
し、当該緊急通信終了後に前記一時保留されていた通常
通信時の情報処理の実行を再開する機能手段を有するＣ
ＰＵ部とを備えることを特徴としている。
【００１９】なお、前記データリンク・コントローラ部
は、前記データリンク・コントローラ部が、前記複合受
信情報が設定された通信パケットを解析するとともに、
前記複合送信情報が設定された通信パケットを構成する
ためのプログラムを格納するＲＯＭと、前記ＲＯＭより
出力される前記プログラムのマイクロコードのインスト
ラクション信号を入力してデコードし、送信時には、前
記システム・インタフェース部のレジスタに格納されて
いる複合送信情報を読み出して前記変復調部に出力し、
受信時には、前記変復調部より入力される複合受信情報
を前記システム・インタフェース部のレジスタに格納す
るとともに、第１および第２のデコード信号、および所
定の制御信号を出力するインストラクション・デコーダ
と、前記制御信号を入力してカウントし、当該カウント
値により前記ＲＯＭ内のプログラムのアドレス値を設定
するプログラム・カウンタと、前記第１のデコード信号
を入力して、通信状態終了を示す特定の割り込み要求信
号を前記ＣＰＵ部に出力する割り込みコントローラと、
前記第２のデコード信号を入力して、前記通信状態判定
情報として機能する特定アドレス検出信号を前記システ
ム・インタフェース部に出力するポート回路と、を備え
て構成され、前記プログラムが、前記インストラクショ
ン信号と前記システム・インタフェース部内の各レジス
タを指定するアドレスとを含むマイクロコードにより構
成され、前記ＲＯＭからは、前記プログラム・カウンタ
より入力されるアドレス値により指定されるマイクロコ
ードのインストラクション信号が前記インストラクショ
ン・デコーダに出力されるとともに、所定のアドレス情
報が内部バスに出力されるようにしてもよい。
は、前記データリンク・コントローラ部が、前記複合受
信情報が設定された通信パケットを解析するとともに、
前記複合送信情報が設定された通信パケットを構成する
ためのプログラムを格納するＲＯＭと、前記ＲＯＭより
出力される前記プログラムのマイクロコードのインスト
ラクション信号を入力してデコードし、送信時には、前
記システム・インタフェース部のレジスタに格納されて
いる複合送信情報を読み出して前記変復調部に出力し、
受信時には、前記変復調部より入力される複合受信情報
を前記システム・インタフェース部のレジスタに格納す
るとともに、第１および第２のデコード信号、および所
定の制御信号を出力するインストラクション・デコーダ
と、前記制御信号を入力してカウントし、当該カウント
値により前記ＲＯＭ内のプログラムのアドレス値を設定
するプログラム・カウンタと、前記第１のデコード信号
を入力して、通信状態終了を示す特定の割り込み要求信
号を前記ＣＰＵ部に出力する割り込みコントローラと、
前記第２のデコード信号を入力して、前記通信状態判定
情報として機能する特定アドレス検出信号を前記システ
ム・インタフェース部に出力するポート回路と、を備え
て構成され、前記プログラムが、前記インストラクショ
ン信号と前記システム・インタフェース部内の各レジス
タを指定するアドレスとを含むマイクロコードにより構
成され、前記ＲＯＭからは、前記プログラム・カウンタ
より入力されるアドレス値により指定されるマイクロコ
ードのインストラクション信号が前記インストラクショ
ン・デコーダに出力されるとともに、所定のアドレス情
報が内部バスに出力されるようにしてもよい。
【００２０】また、前記システム・インタフェース部
は、送信時に前記ＣＰＵ部からのアドレス情報および複
合送信情報の入力を受けて当該複合送信情報を一時的に
格納するとともに、前記データリンク・コントローラ部
からのアドレス情報の入力を受けて当該複合送信情報を
出力する第１のレジスタ群と、前記データリンク・コン
トローラ部からのアドレス情報を入力し、当該データリ
ンク・コントローラ部からの第１の通信状態情報の入力
を受けて一時的に格納するとともに、前記アドレス情報
を介して当該通信状態情報を前記データリンク・コント
ローラ部に出力するように機能する第２のレジスタ群
と、前記データリンク・コントローラ部からのアドレス
情報を入力し、当該データリンク・コントローラ部から
の通信内容情報および第２の通信状態情報、または受信
データ情報を一時的に格納するとともに、これらの情報
を前記ＣＰＵ部に対する情報として出力する第３のレジ
スタ群と、前記第３のレジスタ群より出力される情報を
入力して複合化情報として集約し、前記ＣＰＵ部に出力
するマルチプレクサと、を少くとも備えて構成してもよ
い。
は、送信時に前記ＣＰＵ部からのアドレス情報および複
合送信情報の入力を受けて当該複合送信情報を一時的に
格納するとともに、前記データリンク・コントローラ部
からのアドレス情報の入力を受けて当該複合送信情報を
出力する第１のレジスタ群と、前記データリンク・コン
トローラ部からのアドレス情報を入力し、当該データリ
ンク・コントローラ部からの第１の通信状態情報の入力
を受けて一時的に格納するとともに、前記アドレス情報
を介して当該通信状態情報を前記データリンク・コント
ローラ部に出力するように機能する第２のレジスタ群
と、前記データリンク・コントローラ部からのアドレス
情報を入力し、当該データリンク・コントローラ部から
の通信内容情報および第２の通信状態情報、または受信
データ情報を一時的に格納するとともに、これらの情報
を前記ＣＰＵ部に対する情報として出力する第３のレジ
スタ群と、前記第３のレジスタ群より出力される情報を
入力して複合化情報として集約し、前記ＣＰＵ部に出力
するマルチプレクサと、を少くとも備えて構成してもよ
い。
【００２１】更に、前記第１のレジスタ群は、前記ＣＰ
Ｕ部より入力される通信動作制御用のコマンド情報を格
納するコントロール・レジスタと、通信の実行上におい
て必要とされるパラメータをそれぞれに格納するマスタ
・アドレス・レジスタ、スレーブ・アドレス・レジスタ
およびコントロール・ビット・レジスタと、前記ＣＰＵ
部より入力される送信データ情報を一時的に格納する送
信バッファと、を備えて構成され、前記第２のレジスタ
群が、ロックされた状態にあるか否かを示す通信状態情
報を格納するスレーブ・ステータス・レジスタと、ロッ
クされた状態にある場合に、自装置をロックしている相
手側の通信制御装置を指定するアドレス情報を格納する
ロック・アドレス・レジスタと、を備えて構成され、前
記第３のレジスタ群が、前記データリンク・コントロー
ラ部から伝達される通信内容情報を一時的に格納すると
ともに、当該データリンク・コントローラ部より入力さ
れる特定アドレス検出情報により、現時点において実行
中の通信が通常時通信であるか緊急時通信であるかの識
別情報が設定される通信状態フラグを備えており、当該
通信状態フラグに設定される前記識別情報および前記通
信内容情報を、前記ＣＰＵ部に対する情報として出力す
るステータス・レジスタと、前記データリンク・コント
ローラ部から伝達される受信データ情報を、前記特定ア
ドレス検出情報により、通常時通信の受信データ情報と
緊急時通信の受信データ情報とに区分して一時的に格納
するとともに、当該受信データ情報を、前記ＣＰＵ部よ
り入力されるアドレス情報を介して前記ＣＰＵ部に対す
る情報として出力する受信バッファと、を少なくとも備
えて構成してもよい。
Ｕ部より入力される通信動作制御用のコマンド情報を格
納するコントロール・レジスタと、通信の実行上におい
て必要とされるパラメータをそれぞれに格納するマスタ
・アドレス・レジスタ、スレーブ・アドレス・レジスタ
およびコントロール・ビット・レジスタと、前記ＣＰＵ
部より入力される送信データ情報を一時的に格納する送
信バッファと、を備えて構成され、前記第２のレジスタ
群が、ロックされた状態にあるか否かを示す通信状態情
報を格納するスレーブ・ステータス・レジスタと、ロッ
クされた状態にある場合に、自装置をロックしている相
手側の通信制御装置を指定するアドレス情報を格納する
ロック・アドレス・レジスタと、を備えて構成され、前
記第３のレジスタ群が、前記データリンク・コントロー
ラ部から伝達される通信内容情報を一時的に格納すると
ともに、当該データリンク・コントローラ部より入力さ
れる特定アドレス検出情報により、現時点において実行
中の通信が通常時通信であるか緊急時通信であるかの識
別情報が設定される通信状態フラグを備えており、当該
通信状態フラグに設定される前記識別情報および前記通
信内容情報を、前記ＣＰＵ部に対する情報として出力す
るステータス・レジスタと、前記データリンク・コント
ローラ部から伝達される受信データ情報を、前記特定ア
ドレス検出情報により、通常時通信の受信データ情報と
緊急時通信の受信データ情報とに区分して一時的に格納
するとともに、当該受信データ情報を、前記ＣＰＵ部よ
り入力されるアドレス情報を介して前記ＣＰＵ部に対す
る情報として出力する受信バッファと、を少なくとも備
えて構成してもよい。
【００２２】また、前記受信バッファは、通常時通信の
受信データ情報を格納する第１の受信メモリと、緊急時
通信の受信データ情報を格納する第２の受信メモリと、
前記データリンク・コントローラ部から伝達される受信
データ情報を、一時的に格納する第１の受信データ・レ
ジスタと、前記第１の受信データ・レジスタより出力さ
れる受信データ情報の入力を受け前記特定アドレス検出
情報により制御されて、当該受信データ情報を、前記第
１および第２の受信メモリの何れか一方の受信メモリに
切替え出力するスイッチ回路と、前記第１および第２の
受信データ・メモリより読み出される受信データ情報の
入力を受けて、前記特定アドレス検出情報により制御さ
れて、前記第１および第２の受信メモリの何れか一方よ
り入力される受信データ情報を選択して出力するセレク
タと、前記セレクタより出力される受信データ情報を一
時的に格納する第２の受信データ・レジスタと、前記デ
ータリンク・コントローラ部から伝達される前記特定ア
ドレス検出情報およびアドレス情報を論理処理して生成
される第１の計数用信号を入力としてカウントし、当該
カウント値を、前記第１の受信メモリに対するデータ書
き込み時のアドレス値として出力する第１のアドレス・
カウンタと、前記データリンク・コントローラ部から伝
達される前記特定アドレス検出情報および前記ＣＰＵ部
から伝達されるアドレス情報を論理処理して生成される
第２の計数用信号を入力としてカウントし、当該カウン
ト値を、前記第１の受信メモリに対するデータ読み出し
時のアドレス値として出力する第２のアドレス・カウン
タと、前記第１の計数用信号の反転レベルの第３の計数
用信号を入力としてカウントし、当該カウント値を、前
記第２の受信メモリに対するデータ書き込み時のアドレ
ス値として出力する第３のアドレス・カウンタと、前記
第２の計数用信号の反転レベルの第４の計数用信号を入
力としてカウントし、当該カウント値を、前記第２の受
信メモリに対するデータ読み出し時のアドレス値として
出力する第４のアドレス・カウンタと、を少なくとも備
えて構成してもよい。
受信データ情報を格納する第１の受信メモリと、緊急時
通信の受信データ情報を格納する第２の受信メモリと、
前記データリンク・コントローラ部から伝達される受信
データ情報を、一時的に格納する第１の受信データ・レ
ジスタと、前記第１の受信データ・レジスタより出力さ
れる受信データ情報の入力を受け前記特定アドレス検出
情報により制御されて、当該受信データ情報を、前記第
１および第２の受信メモリの何れか一方の受信メモリに
切替え出力するスイッチ回路と、前記第１および第２の
受信データ・メモリより読み出される受信データ情報の
入力を受けて、前記特定アドレス検出情報により制御さ
れて、前記第１および第２の受信メモリの何れか一方よ
り入力される受信データ情報を選択して出力するセレク
タと、前記セレクタより出力される受信データ情報を一
時的に格納する第２の受信データ・レジスタと、前記デ
ータリンク・コントローラ部から伝達される前記特定ア
ドレス検出情報およびアドレス情報を論理処理して生成
される第１の計数用信号を入力としてカウントし、当該
カウント値を、前記第１の受信メモリに対するデータ書
き込み時のアドレス値として出力する第１のアドレス・
カウンタと、前記データリンク・コントローラ部から伝
達される前記特定アドレス検出情報および前記ＣＰＵ部
から伝達されるアドレス情報を論理処理して生成される
第２の計数用信号を入力としてカウントし、当該カウン
ト値を、前記第１の受信メモリに対するデータ読み出し
時のアドレス値として出力する第２のアドレス・カウン
タと、前記第１の計数用信号の反転レベルの第３の計数
用信号を入力としてカウントし、当該カウント値を、前
記第２の受信メモリに対するデータ書き込み時のアドレ
ス値として出力する第３のアドレス・カウンタと、前記
第２の計数用信号の反転レベルの第４の計数用信号を入
力としてカウントし、当該カウント値を、前記第２の受
信メモリに対するデータ読み出し時のアドレス値として
出力する第４のアドレス・カウンタと、を少なくとも備
えて構成してもよい。
【００２３】また、第２の発明の通信制御方法は、 通
信パケットにより形成される通信情報を含む変調信号を
伝送する情報伝送路にそれぞれ連結され前記通信情報の
送信時に送信相手先をロック状態にしてから送信を行う
通信プロトコルを持つ複数の通信制御装置を有する通信
システムの通信制御方法において、前記複数の通信制御
装置に含まれる任意の通信制御装置〔Ａ〕が、他の任意
の通信制御装置〔Ｂ〕によりロックされている状態にお
いて、他の任意の通信制御装置〔Ｃ〕から前記通信制御
装置〔Ａ〕に対して緊急時の通信パケットが送信された
場合に対応する通信制御方法として、前記通信制御装置
〔Ａ〕は、一連の通信処理の終了後に割り込み要求をを
出力する第１のステップと、 前記ロック状態にもかかわ
らず受信データを読み出す第２のステップと、 通信状態
が通常通信状態か緊急通信状態かを示す通信状態フラグ
を読み出し判定する第３のステップと、 前記第３のステ
ップにて前記通信状態フラグが通常通信状態を示す場合
は通常時の処理を行う第４のステップと、 前記第３のス
テップにて前記通信状態フラグが緊急通信状態を示す場
合は緊急時の処理を行う第５のステップとを含む処理を
行い、前記通信制御装置〔Ｂ〕によりロックされている
状態にあるにもかかわらず、前記通信制御装置〔Ｃ〕か
らの緊急時の通信パケットのデ−タを受信し、前記通信
制御装置〔Ｃ〕からの緊急時の通信終了後において、前
記通信制御装置〔Ａ〕をロックしている前記通信制御装
置〔Ｂ〕から当該通信制御装置〔Ａ〕に対して、前記緊
急時の通信が行われる前の状態から通信が再開されるよ
うに制御することを特徴としている。
信パケットにより形成される通信情報を含む変調信号を
伝送する情報伝送路にそれぞれ連結され前記通信情報の
送信時に送信相手先をロック状態にしてから送信を行う
通信プロトコルを持つ複数の通信制御装置を有する通信
システムの通信制御方法において、前記複数の通信制御
装置に含まれる任意の通信制御装置〔Ａ〕が、他の任意
の通信制御装置〔Ｂ〕によりロックされている状態にお
いて、他の任意の通信制御装置〔Ｃ〕から前記通信制御
装置〔Ａ〕に対して緊急時の通信パケットが送信された
場合に対応する通信制御方法として、前記通信制御装置
〔Ａ〕は、一連の通信処理の終了後に割り込み要求をを
出力する第１のステップと、 前記ロック状態にもかかわ
らず受信データを読み出す第２のステップと、 通信状態
が通常通信状態か緊急通信状態かを示す通信状態フラグ
を読み出し判定する第３のステップと、 前記第３のステ
ップにて前記通信状態フラグが通常通信状態を示す場合
は通常時の処理を行う第４のステップと、 前記第３のス
テップにて前記通信状態フラグが緊急通信状態を示す場
合は緊急時の処理を行う第５のステップとを含む処理を
行い、前記通信制御装置〔Ｂ〕によりロックされている
状態にあるにもかかわらず、前記通信制御装置〔Ｃ〕か
らの緊急時の通信パケットのデ−タを受信し、前記通信
制御装置〔Ｃ〕からの緊急時の通信終了後において、前
記通信制御装置〔Ａ〕をロックしている前記通信制御装
置〔Ｂ〕から当該通信制御装置〔Ａ〕に対して、前記緊
急時の通信が行われる前の状態から通信が再開されるよ
うに制御することを特徴としている。
【００２４】第３の発明の通信制御方法は、 通信パケ
ットにより形成される通信情報を含む変調信号を伝送す
る情報伝送路にそれぞれ連結され前記通信情報の送信時
に送信相手先をロック状態にしてから送信を行う通信プ
ロトコルを持つ複数の通信制御装置を有する通信システ
ムの通信制御方法において、前記複数の通信制御装置に
含まれる任意の通信制御装置〔Ａ〕から、他の任意の通
信制御装置〔Ｂ〕に対して緊急時の通信を行う場合に対
応する通信制御方法として、前記通信制御装置〔Ａ〕か
ら、前記通信システムに含まれる全ての各通信制御装置
に対して、前記の通信制御装置〔Ｂ〕に対して緊急通信
を行う旨を伝達する第１の通信パケットを同報通信によ
り送信出力して当該緊急通信を開始し、前記通信制御装
置〔Ｂ〕は、 前記第１の通信パケットが同報通信である
か否かを判定する第１のステップと、 第１のステップで
前記第１の通信パケットが同報通信であると判定した場
合、前記緊急通信が自装置宛であるか否かを判定する第
２のステップと、第２のステップで前記緊急通信が自装
置宛であると判断した場合、次に個別通信で送られてき
た第２の通信パケットが同報通信であるか否かを判定す
る第３のステップと、 第３のステップで同報通信でない
と判定した場合、前記緊急通信を受信する第４のステッ
プと、 前記第２のステップで前記緊急通信が自装置宛で
ないと判定した場合、前記第１の通信パケットを含む同
報通信の受信を判定するまで待機する第５のステップと
を含む処理を行い、前記通信制御装置〔Ｂ〕に対する緊
急時の通信終了後において、前記全ての各通信制御装置
に対して、前記通信制御装置〔Ｂ〕に対する緊急時の通
信を終了する旨を伝達する通信パケットを同報通信によ
り送信出力するとともに、通信制御装置〔Ａ〕から通信
制御装置〔Ｂ〕に対する緊急時の通信が行われている間
においては、前記通信制御装置〔Ａ〕および前記通信制
御装置〔Ｂ〕を除く他の全ての各通信制御装置として
は、通信動作を停止して待機状態に置かれるように制御
することを特徴としている。
ットにより形成される通信情報を含む変調信号を伝送す
る情報伝送路にそれぞれ連結され前記通信情報の送信時
に送信相手先をロック状態にしてから送信を行う通信プ
ロトコルを持つ複数の通信制御装置を有する通信システ
ムの通信制御方法において、前記複数の通信制御装置に
含まれる任意の通信制御装置〔Ａ〕から、他の任意の通
信制御装置〔Ｂ〕に対して緊急時の通信を行う場合に対
応する通信制御方法として、前記通信制御装置〔Ａ〕か
ら、前記通信システムに含まれる全ての各通信制御装置
に対して、前記の通信制御装置〔Ｂ〕に対して緊急通信
を行う旨を伝達する第１の通信パケットを同報通信によ
り送信出力して当該緊急通信を開始し、前記通信制御装
置〔Ｂ〕は、 前記第１の通信パケットが同報通信である
か否かを判定する第１のステップと、 第１のステップで
前記第１の通信パケットが同報通信であると判定した場
合、前記緊急通信が自装置宛であるか否かを判定する第
２のステップと、第２のステップで前記緊急通信が自装
置宛であると判断した場合、次に個別通信で送られてき
た第２の通信パケットが同報通信であるか否かを判定す
る第３のステップと、 第３のステップで同報通信でない
と判定した場合、前記緊急通信を受信する第４のステッ
プと、 前記第２のステップで前記緊急通信が自装置宛で
ないと判定した場合、前記第１の通信パケットを含む同
報通信の受信を判定するまで待機する第５のステップと
を含む処理を行い、前記通信制御装置〔Ｂ〕に対する緊
急時の通信終了後において、前記全ての各通信制御装置
に対して、前記通信制御装置〔Ｂ〕に対する緊急時の通
信を終了する旨を伝達する通信パケットを同報通信によ
り送信出力するとともに、通信制御装置〔Ａ〕から通信
制御装置〔Ｂ〕に対する緊急時の通信が行われている間
においては、前記通信制御装置〔Ａ〕および前記通信制
御装置〔Ｂ〕を除く他の全ての各通信制御装置として
は、通信動作を停止して待機状態に置かれるように制御
することを特徴としている。
【００２５】
【発明の実施の形態】次に本発明ついて図面を参照して
説明する。
説明する。
【００２６】図１は、第１の発明の通信制御装置の１実
施形態の構成を示すブロック図である。図１に示される
ように、本実施形態の通信制御装置１は、情報伝送路１
０１に対応して、内部バス１０４を含み、通信パケット
の送受信を行うトランシーバ部２と、通信パケットを通
信プロトコルにそって変復調する変復調部３と、通信パ
ケットの構成および解析を行うＤＬＣ部４と、送受信デ
ータを格納するＳＩＦ部６と、送信データの設定および
受信データの処理を行うＣＰＵ５とを備えて構成され
る。なお、本実施形態においては、図１１に示される従
来例の場合とは異なり、ＤＬＣ部４からは、新たに特定
アドレス検出信号１０３が出力されて、対応するＳＩＦ
部６に入力されている。この特定アドレス検出信号１０
３は、ＤＬＣ部４において特定アドレスが検出されたか
否かをＳＩＦ部６に知らせる信号である。また、ＤＬＣ
部４よりＣＰＵ５に入力される割り込み要求信号１０２
は、ＣＰＵ５に対して、通信動作の終了を知らせるため
の信号である。なお、変復調部３、ＤＬＣ部４およびＳ
ＩＦ部６の相互間におけるデータの転送授受は、内部バ
ス１０４を介して行われている。
施形態の構成を示すブロック図である。図１に示される
ように、本実施形態の通信制御装置１は、情報伝送路１
０１に対応して、内部バス１０４を含み、通信パケット
の送受信を行うトランシーバ部２と、通信パケットを通
信プロトコルにそって変復調する変復調部３と、通信パ
ケットの構成および解析を行うＤＬＣ部４と、送受信デ
ータを格納するＳＩＦ部６と、送信データの設定および
受信データの処理を行うＣＰＵ５とを備えて構成され
る。なお、本実施形態においては、図１１に示される従
来例の場合とは異なり、ＤＬＣ部４からは、新たに特定
アドレス検出信号１０３が出力されて、対応するＳＩＦ
部６に入力されている。この特定アドレス検出信号１０
３は、ＤＬＣ部４において特定アドレスが検出されたか
否かをＳＩＦ部６に知らせる信号である。また、ＤＬＣ
部４よりＣＰＵ５に入力される割り込み要求信号１０２
は、ＣＰＵ５に対して、通信動作の終了を知らせるため
の信号である。なお、変復調部３、ＤＬＣ部４およびＳ
ＩＦ部６の相互間におけるデータの転送授受は、内部バ
ス１０４を介して行われている。
【００２７】次に動作について説明する。通信パケット
の送信時においては、ＣＰＵ５より、マスタ・アドレ
ス、スレーブ・アドレスおよび送信データ等を含む各デ
ータと、当該各データを格納するレジスタのアドレスが
ＳＩＦ部６に伝達され、ＳＩＦ部４においては、ＣＰＵ
５より送られてくる各データが、同時に送られてくるア
ドレスを介して、対応する各レジスタ内に格納される。
ＳＩＦ部６の各レジスタ内に格納される前記各データ
は、内部バス１０４を介してＤＬＣ部４により読み出さ
れて通信パケットが形成され、内部バス１０４を介して
変復調部３に伝達される。変復調部３においては、所定
の通信プロトコルに従って当該通信パケットに対応する
変調処理が行われて、その変調出力信号はトランシーバ
部２に送られ、トランシーバ部２により情報伝送路１０
１に送信出力される。また他の通信制御装置からの通信
パケットの受信時においては、トランシーバ部２より情
報伝送路１０１から受信される通信パケットを含む変調
信号は、変復調部３に伝達されて通信プロトコルに従っ
て復調処理される。ＤＬＣ部４においては、変復調部３
から復調出力される通信パケットを内部バス１０４を介
して入力し、当該通信パケットの解析が行われて、マス
タ・アドレス、スレーブ・アドレスおよび受信データ等
を含む各データと、当該各データを格納するレジスタの
アドレスが、内部バス１０４を介してＳＩＦ部６に伝達
され、それぞれ各レジスタに対応するアドレスに逐次格
納されるとともに、前記マスタ・アドレス内に特定アド
レスの存在が検出される場合には、特定アドレス検出信
号１０３が生成されて、同様にＳＩＦ部６に伝達され
る。また、通信終了時においては、ＳＩＦ部６において
は、ＤＬＣ部４より送られてくる各データが、同時に送
られてくるアドレスのレジスタに格納され、また、ＤＬ
Ｃ部４より、ＣＰＵ５に対して割り込み要求信号１０２
が出力され、これを受けて、ＣＰＵ５により、ＳＩＦ部
６に格納されている受信データが読み出されて所定の処
理が実行される。
の送信時においては、ＣＰＵ５より、マスタ・アドレ
ス、スレーブ・アドレスおよび送信データ等を含む各デ
ータと、当該各データを格納するレジスタのアドレスが
ＳＩＦ部６に伝達され、ＳＩＦ部４においては、ＣＰＵ
５より送られてくる各データが、同時に送られてくるア
ドレスを介して、対応する各レジスタ内に格納される。
ＳＩＦ部６の各レジスタ内に格納される前記各データ
は、内部バス１０４を介してＤＬＣ部４により読み出さ
れて通信パケットが形成され、内部バス１０４を介して
変復調部３に伝達される。変復調部３においては、所定
の通信プロトコルに従って当該通信パケットに対応する
変調処理が行われて、その変調出力信号はトランシーバ
部２に送られ、トランシーバ部２により情報伝送路１０
１に送信出力される。また他の通信制御装置からの通信
パケットの受信時においては、トランシーバ部２より情
報伝送路１０１から受信される通信パケットを含む変調
信号は、変復調部３に伝達されて通信プロトコルに従っ
て復調処理される。ＤＬＣ部４においては、変復調部３
から復調出力される通信パケットを内部バス１０４を介
して入力し、当該通信パケットの解析が行われて、マス
タ・アドレス、スレーブ・アドレスおよび受信データ等
を含む各データと、当該各データを格納するレジスタの
アドレスが、内部バス１０４を介してＳＩＦ部６に伝達
され、それぞれ各レジスタに対応するアドレスに逐次格
納されるとともに、前記マスタ・アドレス内に特定アド
レスの存在が検出される場合には、特定アドレス検出信
号１０３が生成されて、同様にＳＩＦ部６に伝達され
る。また、通信終了時においては、ＳＩＦ部６において
は、ＤＬＣ部４より送られてくる各データが、同時に送
られてくるアドレスのレジスタに格納され、また、ＤＬ
Ｃ部４より、ＣＰＵ５に対して割り込み要求信号１０２
が出力され、これを受けて、ＣＰＵ５により、ＳＩＦ部
６に格納されている受信データが読み出されて所定の処
理が実行される。
【００２８】図２は、図１のＤＬＣ部４の１実施形態の
内部構成を示すブロック図である。図２に示されるよう
に、当該ＤＬＣ部４は、インストラクション信号とＳＩ
Ｆ部６の各レジスタを指定するアドレスを含むマイクロ
コードにより構成され、通信パケットの構成および解析
を行うためのプログラムを格納するＲＯＭ７と、ＲＯＭ
７に格納されているプログラムのマイクロコ−ドのイン
ストラクション信号をデコ−ドするインストラクション
・デコーダ（以下、ＩＤと云う）９と、ＲＯＭ７のアド
レス値をカウントするプログラム・カウンタ（以下、Ｐ
Ｃと云う）９と、ＣＰＵ５に対して割り込み要求信号１
０２を出力する割り込みコントローラ１０と、ＳＩＦ部
６に対して特定アドレス検出信号１０３を出力するポ−
ト回路１１とを備えて構成される。
内部構成を示すブロック図である。図２に示されるよう
に、当該ＤＬＣ部４は、インストラクション信号とＳＩ
Ｆ部６の各レジスタを指定するアドレスを含むマイクロ
コードにより構成され、通信パケットの構成および解析
を行うためのプログラムを格納するＲＯＭ７と、ＲＯＭ
７に格納されているプログラムのマイクロコ−ドのイン
ストラクション信号をデコ−ドするインストラクション
・デコーダ（以下、ＩＤと云う）９と、ＲＯＭ７のアド
レス値をカウントするプログラム・カウンタ（以下、Ｐ
Ｃと云う）９と、ＣＰＵ５に対して割り込み要求信号１
０２を出力する割り込みコントローラ１０と、ＳＩＦ部
６に対して特定アドレス検出信号１０３を出力するポ−
ト回路１１とを備えて構成される。
【００２９】次に、ＤＬＣ部４の動作について説明す
る。ＲＯＭ７においては、ＰＣ８において指定されるア
ドレス１０９の入力を受けて、マイクロコ−ドのインス
トラクション信号１０７およびアドレス１０５が読み出
され、インストラクション信号１０７はＩＤ９に入力さ
れてデコ−ドされ、またアドレス１０５は内部バス１０
４に出力される。送信時においては、ＳＩＦ部６に格納
されている各デ−タが読み出されて変復調部３に伝達さ
れ、また受信時においては、変復調部３からの受信デ−
タをＳＩＦ部６の各レジスタに格納するなどの処理が行
われる。また、その処理が終了すると、ＩＤ９よりＰＣ
５に対して制御信号１０８が出力され、ＰＣ５は、その
制御信号１０８の入力を受けて、次のマイクロプログラ
ムのアドレスとして設定される。以上のような処理にお
いては、ＲＯＭ７に設けられている特定アドレス検出手
段により、マスタ・アドレス２０２（図１６参照）内に
含まれている特定アドレスが検出されると、ＩＤ９より
ポ−ト回路１１に対してデコ−ド信号１１１が出力さ
れ、これを受けて、ポ−ト回路１１においては、当該デ
コ−ド信号１１１に対応する特定アドレス検出信号１０
３が生成されてＳＩＦ部６に対して出力される。この場
合に、ＲＯＭ７の特定アドレス検出手段により特定アド
レスが検出される場合には、当該特定アドレス検出信号
１０３は“１”レベルで出力され、また、特定アドレス
が検出されない場合には、当該特定アドレス検出信号１
０３は“０”レベルにて出力される。また通信終了時に
は、ＩＤ９より割り込みコントロ−ラ１０に対して対応
するデコ−ド信号１１０が出力され、これを受けて、割
り込みコントロ−ラ１０においては、当該デコ−ド信号
１１０により割り込み信号１０２が生成されて、ＣＰＵ
５に対して出力される。
る。ＲＯＭ７においては、ＰＣ８において指定されるア
ドレス１０９の入力を受けて、マイクロコ−ドのインス
トラクション信号１０７およびアドレス１０５が読み出
され、インストラクション信号１０７はＩＤ９に入力さ
れてデコ−ドされ、またアドレス１０５は内部バス１０
４に出力される。送信時においては、ＳＩＦ部６に格納
されている各デ−タが読み出されて変復調部３に伝達さ
れ、また受信時においては、変復調部３からの受信デ−
タをＳＩＦ部６の各レジスタに格納するなどの処理が行
われる。また、その処理が終了すると、ＩＤ９よりＰＣ
５に対して制御信号１０８が出力され、ＰＣ５は、その
制御信号１０８の入力を受けて、次のマイクロプログラ
ムのアドレスとして設定される。以上のような処理にお
いては、ＲＯＭ７に設けられている特定アドレス検出手
段により、マスタ・アドレス２０２（図１６参照）内に
含まれている特定アドレスが検出されると、ＩＤ９より
ポ−ト回路１１に対してデコ−ド信号１１１が出力さ
れ、これを受けて、ポ−ト回路１１においては、当該デ
コ−ド信号１１１に対応する特定アドレス検出信号１０
３が生成されてＳＩＦ部６に対して出力される。この場
合に、ＲＯＭ７の特定アドレス検出手段により特定アド
レスが検出される場合には、当該特定アドレス検出信号
１０３は“１”レベルで出力され、また、特定アドレス
が検出されない場合には、当該特定アドレス検出信号１
０３は“０”レベルにて出力される。また通信終了時に
は、ＩＤ９より割り込みコントロ−ラ１０に対して対応
するデコ−ド信号１１０が出力され、これを受けて、割
り込みコントロ−ラ１０においては、当該デコ−ド信号
１１０により割り込み信号１０２が生成されて、ＣＰＵ
５に対して出力される。
【００３０】図３は、図１のＳＩＦ部６の１実施形態の
内部構成を示すブロック図である。図３に示されるよう
に、当該ＳＩＦ部６は、ＣＰＵ５からの通信動作制御用
のコマンドを格納するコントロ−ル・レジスタ１４と、
それぞれ通信を行う上で必要なパラメ−タを格納するマ
スタ・アドレス・レジスタ１５、スレ−ブ・アドレス・
レジスタ１６およびコントロ−ル・ビット・レジスタ１
７と、通信内容を格納するステ−タス・レジスタ１８
と、ロックされているか否か等の通信状態を格納するス
レ−ブ・ステ−タス・レジスタ１９と、ロックされた場
合に、ロックしている通信制御装置のアドレスを格納す
るロック・アドレス・レジスタ２０と、それぞれ送信デ
−タおよび受信データを格納する送信バッファ２１およ
び受信バッファ２２と、ＤＬＣ部４より、内部バス１０
４を介して送られてくるアドレスをデコードしてアドレ
ス１１２を出力するアドレス・デコーダ１２と、ＣＰＵ
５より送られてくるアドレス１１５をデコードして、ア
ドレス１１３を出力するアドレス・デコーダ１３と、ア
ドレス１１２により指定されてステータス・レジスタ１
８より出力される通信内容、およびアドレス１１３によ
り指定されて受信バッファ２２より出力される受信デー
タ１１４を入力して、データ情報１１６をＣＰＵ５に対
して出力するマルチプレクサ２３とを備えて構成され
る。なお、上記のステータス・レジスタ１８には、現在
行われている通信が通常時の通信であるか、または緊急
時の通信であるかを明示する通信状態フラグが内蔵され
ており、当該通信状態フラグの内容は、ＤＬＣ部４より
送られてくる特定アドレス検出信号１０３のレベル値に
より設定される。即ち、特定アドレス検出信号１０３が
“１”レベルの時には、緊急時の通信であるものとして
通信状態フラグは“１”に設定され、特定アドレス検出
信号１０３が“０”レベルの時には、通常時の通信であ
るものとして通信状態フラグは“０”に設定される。
内部構成を示すブロック図である。図３に示されるよう
に、当該ＳＩＦ部６は、ＣＰＵ５からの通信動作制御用
のコマンドを格納するコントロ−ル・レジスタ１４と、
それぞれ通信を行う上で必要なパラメ−タを格納するマ
スタ・アドレス・レジスタ１５、スレ−ブ・アドレス・
レジスタ１６およびコントロ−ル・ビット・レジスタ１
７と、通信内容を格納するステ−タス・レジスタ１８
と、ロックされているか否か等の通信状態を格納するス
レ−ブ・ステ−タス・レジスタ１９と、ロックされた場
合に、ロックしている通信制御装置のアドレスを格納す
るロック・アドレス・レジスタ２０と、それぞれ送信デ
−タおよび受信データを格納する送信バッファ２１およ
び受信バッファ２２と、ＤＬＣ部４より、内部バス１０
４を介して送られてくるアドレスをデコードしてアドレ
ス１１２を出力するアドレス・デコーダ１２と、ＣＰＵ
５より送られてくるアドレス１１５をデコードして、ア
ドレス１１３を出力するアドレス・デコーダ１３と、ア
ドレス１１２により指定されてステータス・レジスタ１
８より出力される通信内容、およびアドレス１１３によ
り指定されて受信バッファ２２より出力される受信デー
タ１１４を入力して、データ情報１１６をＣＰＵ５に対
して出力するマルチプレクサ２３とを備えて構成され
る。なお、上記のステータス・レジスタ１８には、現在
行われている通信が通常時の通信であるか、または緊急
時の通信であるかを明示する通信状態フラグが内蔵され
ており、当該通信状態フラグの内容は、ＤＬＣ部４より
送られてくる特定アドレス検出信号１０３のレベル値に
より設定される。即ち、特定アドレス検出信号１０３が
“１”レベルの時には、緊急時の通信であるものとして
通信状態フラグは“１”に設定され、特定アドレス検出
信号１０３が“０”レベルの時には、通常時の通信であ
るものとして通信状態フラグは“０”に設定される。
【００３１】次に、ＳＩＦ部６の動作について説明す
る。送信時においては、通信開始前に、ＣＰＵ５より、
ＳＩＦ部６のコントロール・レジスタ１４、マスタ・ア
ドレス・レジスタ１５、スレーブ・アドレス・レジスタ
１６、コントロール・ビット・レジスタ１７および送信
バッファ２１に対して、それぞれデータが設定される。
このデータ設定時においては、ＣＰＵ５よりＳＩＦ部５
に対して、設定するレジスタのアドレスとデータが入力
され、当該アドレスは、アドレス・デコーダ１３におい
てデコードされて、アドレス１１３がイネーブルとなり
設定するレジスタに書き込まれる。次に、通信が開始さ
れると、ＤＬＣ部４により、通信パケットを構成するた
めに、内部バス１０４を介してＳＩＦ部６の各レジスタ
の内容が読み出される。この読み出しに際しては、ＤＬ
Ｃ部４により、所定のアドレスがＳＩＦ部６に送られ、
当該アドレスは、アドレス・デコーダ１２においてデコ
ードされてアドレス１１２がイネーブルとなり、対応す
る各レジスタのデータが読み出される。また、受信時に
おいては、受信された通信パケットはＤＬＣ部４におい
て解析されて、通信状態、ロック・アドレスおよび受信
データ等を含む受信情報が、内部バス１０４を介して、
ＳＩＦ部６の各レジスタに入力されて設定される。そし
て、通信が終了すると、ＣＰＵ５により、ステータス・
レジスタ１８に保持されている通信状態の情報および受
信バッファ２２に保持されている受信データ１１４がマ
ルチプレクサ２３に入力され、当該マルチプレクサ２３
を介してデータ情報１１６が出力されて、ＣＰＵ５に送
られる。
る。送信時においては、通信開始前に、ＣＰＵ５より、
ＳＩＦ部６のコントロール・レジスタ１４、マスタ・ア
ドレス・レジスタ１５、スレーブ・アドレス・レジスタ
１６、コントロール・ビット・レジスタ１７および送信
バッファ２１に対して、それぞれデータが設定される。
このデータ設定時においては、ＣＰＵ５よりＳＩＦ部５
に対して、設定するレジスタのアドレスとデータが入力
され、当該アドレスは、アドレス・デコーダ１３におい
てデコードされて、アドレス１１３がイネーブルとなり
設定するレジスタに書き込まれる。次に、通信が開始さ
れると、ＤＬＣ部４により、通信パケットを構成するた
めに、内部バス１０４を介してＳＩＦ部６の各レジスタ
の内容が読み出される。この読み出しに際しては、ＤＬ
Ｃ部４により、所定のアドレスがＳＩＦ部６に送られ、
当該アドレスは、アドレス・デコーダ１２においてデコ
ードされてアドレス１１２がイネーブルとなり、対応す
る各レジスタのデータが読み出される。また、受信時に
おいては、受信された通信パケットはＤＬＣ部４におい
て解析されて、通信状態、ロック・アドレスおよび受信
データ等を含む受信情報が、内部バス１０４を介して、
ＳＩＦ部６の各レジスタに入力されて設定される。そし
て、通信が終了すると、ＣＰＵ５により、ステータス・
レジスタ１８に保持されている通信状態の情報および受
信バッファ２２に保持されている受信データ１１４がマ
ルチプレクサ２３に入力され、当該マルチプレクサ２３
を介してデータ情報１１６が出力されて、ＣＰＵ５に送
られる。
【００３２】図４は、図３に示される受信バッファ２１
の１実施形態の内部構成を示すブロック図である。図４
に示されるように、当該受信バッファ２１は、通常通信
時の受信データを格納する受信メモリ３６と、緊急通信
時の受信データを格納する受信メモリ３７と、受信メモ
リ３６に受信データを書き込むためのアドレスを指定す
るアドレス・カウンタＡ３２と、受信メモリ３６から受
信データを読み出すためのアドレスを指定するアドレス
・カウンタＢ３３と、同様に、受信メモリ３７に受信デ
ータを書き込むためのアドレスを指定するアドレス・カ
ウンタＡ３４と、受信メモリ３７から受信データを読み
出すためのアドレスを指定するアドレス・カウンタＢ３
５と、ＤＬＣ部４より内部バス１０４を介して送られて
くる受信データを一時格納する受信データ・レジスタＡ
２６と、特定アドレス検出信号１０３により制御され
て、受信データ・レジスタＡ２６に格納されている受信
データを、受信メモリ３６および３７の何れかに対して
切替出力するスイッチ回路２８と、特定アドレス検出信
号１０３により制御されて、受信メモリ３６および３７
から出力される受信データを受信データ・レジスタＢ２
７に対して選択出力するセレクタ２９と、セレクタ２９
より出力される受信データを一時格納し、アドレス１１
３の入力を受けて、当該受信データをデータ１１４とし
て出力する受信データ・レジスタＢ２７と、ＡＮＤ回路
２４および２５と、インバータ３０および３１とを備え
て構成される。
の１実施形態の内部構成を示すブロック図である。図４
に示されるように、当該受信バッファ２１は、通常通信
時の受信データを格納する受信メモリ３６と、緊急通信
時の受信データを格納する受信メモリ３７と、受信メモ
リ３６に受信データを書き込むためのアドレスを指定す
るアドレス・カウンタＡ３２と、受信メモリ３６から受
信データを読み出すためのアドレスを指定するアドレス
・カウンタＢ３３と、同様に、受信メモリ３７に受信デ
ータを書き込むためのアドレスを指定するアドレス・カ
ウンタＡ３４と、受信メモリ３７から受信データを読み
出すためのアドレスを指定するアドレス・カウンタＢ３
５と、ＤＬＣ部４より内部バス１０４を介して送られて
くる受信データを一時格納する受信データ・レジスタＡ
２６と、特定アドレス検出信号１０３により制御され
て、受信データ・レジスタＡ２６に格納されている受信
データを、受信メモリ３６および３７の何れかに対して
切替出力するスイッチ回路２８と、特定アドレス検出信
号１０３により制御されて、受信メモリ３６および３７
から出力される受信データを受信データ・レジスタＢ２
７に対して選択出力するセレクタ２９と、セレクタ２９
より出力される受信データを一時格納し、アドレス１１
３の入力を受けて、当該受信データをデータ１１４とし
て出力する受信データ・レジスタＢ２７と、ＡＮＤ回路
２４および２５と、インバータ３０および３１とを備え
て構成される。
【００３３】次に動作について説明する。受信データの
書き込み時においては、ＤＬＣ部４より内部バス１０４
を介して入力される受信デ−タは、アドレス・デコーダ
１２（図３参照）によりデコード出力されるデコード信
号１１２を介して、受信デ−タ・レジスタＡ２６に一時
格納される。スイッチ回路２８は、特定アドレス検出信
号１０３が“０”レベルの場合には通常通信の状態にあ
るため、受信デ−タ・レジスタＡ２６より出力されるデ
ータは、受信メモリ３６に入力されるように切替制御さ
れる。また、特定アドレス検出信号１０３とアドレス１
１２は、ＡＮＤ回路２４において論理積がとられ、その
出力はインバータ３０により反転されてアドレス・カウ
ンタＡ３２に入力される。これを受けて、アドレス・カ
ウンタＡ３２の値はカウント・アップされ、この値によ
り指定される受信メモリ３６のアドレスには、上記の受
信デ−タ・レジスタＡ２６より出力され、スイッチ回路
２８において切替え出力されるデータが入力されて格納
される。そして、アドレス・カウンタＡ３２は１インク
リメントされる。また特定アドレス信号１０３が“１”
レベルの場合には緊急通信の状態にあるため、スイッチ
回路２８は、受信デ−タ・レジスタＡ２６より出力され
るデータが、受信メモリ３７に入力されるように切替制
御される。また、ＡＮＤ回路２４による論理積出力は、
直接アドレス・カウンタＡ３４に入力される。これを受
けて、アドレス・カウンタＡ３４の値はカウント・アッ
プされ、この値によりに指定される受信メモリ３７のア
ドレスには、受信デ−タ・レジスタＡ２６より出力さ
れ、スイッチ回路２８において切替え出力される緊急通
信時の受信データが入力されて格納される。そして、ア
ドレス・カウンタＡ３４は１インクリメントされる。
書き込み時においては、ＤＬＣ部４より内部バス１０４
を介して入力される受信デ−タは、アドレス・デコーダ
１２（図３参照）によりデコード出力されるデコード信
号１１２を介して、受信デ−タ・レジスタＡ２６に一時
格納される。スイッチ回路２８は、特定アドレス検出信
号１０３が“０”レベルの場合には通常通信の状態にあ
るため、受信デ−タ・レジスタＡ２６より出力されるデ
ータは、受信メモリ３６に入力されるように切替制御さ
れる。また、特定アドレス検出信号１０３とアドレス１
１２は、ＡＮＤ回路２４において論理積がとられ、その
出力はインバータ３０により反転されてアドレス・カウ
ンタＡ３２に入力される。これを受けて、アドレス・カ
ウンタＡ３２の値はカウント・アップされ、この値によ
り指定される受信メモリ３６のアドレスには、上記の受
信デ−タ・レジスタＡ２６より出力され、スイッチ回路
２８において切替え出力されるデータが入力されて格納
される。そして、アドレス・カウンタＡ３２は１インク
リメントされる。また特定アドレス信号１０３が“１”
レベルの場合には緊急通信の状態にあるため、スイッチ
回路２８は、受信デ−タ・レジスタＡ２６より出力され
るデータが、受信メモリ３７に入力されるように切替制
御される。また、ＡＮＤ回路２４による論理積出力は、
直接アドレス・カウンタＡ３４に入力される。これを受
けて、アドレス・カウンタＡ３４の値はカウント・アッ
プされ、この値によりに指定される受信メモリ３７のア
ドレスには、受信デ−タ・レジスタＡ２６より出力さ
れ、スイッチ回路２８において切替え出力される緊急通
信時の受信データが入力されて格納される。そして、ア
ドレス・カウンタＡ３４は１インクリメントされる。
【００３４】また、ＣＰＵ５による受信データの読み出
し時においては、ＣＰＵ５より入力され、アドレス・デ
コーダ１３（図３参照）によりデコード出力されるアド
レス１１３が受信バッファ２２に入力される。特定アド
レス検出信号１０３が“０”レベルの場合には通常通信
の状態にあるため、セレクタ２９は、受信メモリ３６よ
り読み出されるデータが選択されるように選択制御され
る。また、特定アドレス検出信号１０３とアドレス１１
３は、ＡＮＤ回路２５において論理積がとられ、その論
理積出力は直接アドレス・カウンタＢ３３に入力され
る。これを受けて、アドレス・カウンタＢ３３の値はカ
ウント・アップされ、この値により指定される受信メモ
リ３６のアドレスのデータが読み出されて、セレクタ２
９において選択出力されて受信データ・レジスタＢ２７
に格納され、アドレス１１３を介して受信データ１１４
として出力されて、マルチプレクサ２３（図３参照）を
経由してＣＰＵ５に送られる。そして、アドレス・カウ
ンタＢ３３は１インクリメントされる。また特定アドレ
ス信号１０３が“１”レベルの場合には緊急通信の状態
にあるため、セレクタ２９は、受信メモリ３７より読み
出されるデータが選択されるように選択制御される。ま
た、特定アドレス検出信号１０３とアドレス１１３は、
ＡＮＤ回路２５において論理積がとられ、その論理積出
力は、インバータ３１により反転されてアドレス・カウ
ンタＢ３５に入力される。これを受けて、アドレス・カ
ウンタＢ３５の値がカウンタ・アップされ、この値によ
り指定される受信メモリ３７のアドレスのデータが読み
出されて、セレクタ２９において選択出力されて受信デ
ータ・レジスタＢ２７に格納され、アドレス１１３を介
して受信データ１１４として出力され、マルチプレクサ
２３（図３参照）を経由してＣＰＵ５に送られる。そし
て、アドレス・カウンタＢ３５は１インクリメントされ
る。
し時においては、ＣＰＵ５より入力され、アドレス・デ
コーダ１３（図３参照）によりデコード出力されるアド
レス１１３が受信バッファ２２に入力される。特定アド
レス検出信号１０３が“０”レベルの場合には通常通信
の状態にあるため、セレクタ２９は、受信メモリ３６よ
り読み出されるデータが選択されるように選択制御され
る。また、特定アドレス検出信号１０３とアドレス１１
３は、ＡＮＤ回路２５において論理積がとられ、その論
理積出力は直接アドレス・カウンタＢ３３に入力され
る。これを受けて、アドレス・カウンタＢ３３の値はカ
ウント・アップされ、この値により指定される受信メモ
リ３６のアドレスのデータが読み出されて、セレクタ２
９において選択出力されて受信データ・レジスタＢ２７
に格納され、アドレス１１３を介して受信データ１１４
として出力されて、マルチプレクサ２３（図３参照）を
経由してＣＰＵ５に送られる。そして、アドレス・カウ
ンタＢ３３は１インクリメントされる。また特定アドレ
ス信号１０３が“１”レベルの場合には緊急通信の状態
にあるため、セレクタ２９は、受信メモリ３７より読み
出されるデータが選択されるように選択制御される。ま
た、特定アドレス検出信号１０３とアドレス１１３は、
ＡＮＤ回路２５において論理積がとられ、その論理積出
力は、インバータ３１により反転されてアドレス・カウ
ンタＢ３５に入力される。これを受けて、アドレス・カ
ウンタＢ３５の値がカウンタ・アップされ、この値によ
り指定される受信メモリ３７のアドレスのデータが読み
出されて、セレクタ２９において選択出力されて受信デ
ータ・レジスタＢ２７に格納され、アドレス１１３を介
して受信データ１１４として出力され、マルチプレクサ
２３（図３参照）を経由してＣＰＵ５に送られる。そし
て、アドレス・カウンタＢ３５は１インクリメントされ
る。
【００３５】次に、所定の情報伝送路に連結される上記
の第１の発明の通信制御装置により形成される通信シス
テムにおいて、通信制御装置相互間において行われる第
２の発明の通信制御方法の１実施形態について説明す
る。なお、複数の通信制御装置を含む通信システムのブ
ロック図としては、図１０に示される通信システムのブ
ロック図を引用し、図５に示される通信制御方法の１実
施形態における通信シーケンス図を参照して、本実施形
態について説明するものとする。図５において、まず、
通信制御装置３８より通信制御装置３９に対して、デ−
タの書き込みとロックが設定されるコントロ−ル・フィ
−ルド２０７と、デ−タＤ1 およびＤ2 が設定されてい
るデ−タ・フィ−ルド２１０を含む通信パケットが情
報伝送路１０１に送出される。当該通信パケットは通
信制御装置３９において受信され、通信制御装置３９の
ＤＬＣ部４内のＲＯＭ７に格納されているマイクロプロ
グラムにより、受信された通信パケットのコントロ−
ル・フィ−ルド２０７に対応して、図６にフローチャー
トが示される処理が行われる。
の第１の発明の通信制御装置により形成される通信シス
テムにおいて、通信制御装置相互間において行われる第
２の発明の通信制御方法の１実施形態について説明す
る。なお、複数の通信制御装置を含む通信システムのブ
ロック図としては、図１０に示される通信システムのブ
ロック図を引用し、図５に示される通信制御方法の１実
施形態における通信シーケンス図を参照して、本実施形
態について説明するものとする。図５において、まず、
通信制御装置３８より通信制御装置３９に対して、デ−
タの書き込みとロックが設定されるコントロ−ル・フィ
−ルド２０７と、デ−タＤ1 およびＤ2 が設定されてい
るデ−タ・フィ−ルド２１０を含む通信パケットが情
報伝送路１０１に送出される。当該通信パケットは通
信制御装置３９において受信され、通信制御装置３９の
ＤＬＣ部４内のＲＯＭ７に格納されているマイクロプロ
グラムにより、受信された通信パケットのコントロ−
ル・フィ−ルド２０７に対応して、図６にフローチャー
トが示される処理が行われる。
【００３６】まずステップＳ61においては、マスタ・ア
ドレス２０２において特定アドレスＡs （以下において
は、識別を明確にするために、特定アドレスの符号とし
て、Ａs を用いるものとする）が受信されたか否かが判
定される。ここでは特定アドレスＡs が受信されていな
いのでステップＳ62に進む。ステップＳ62においては、
受信されたコントロ−ル・フィ−ルド２０７がロックに
関係するコントロ−ル・フィ−ルド２０７であるか否か
が判定される。この場合においては、上述したように、
コントロ−ル・フィ−ルド２０７に設定されているの
は、デ−タ書き込みとロックなので関係するものと判定
されてステップＳ63に進む。ステップＳ63においては、
通信制御装置自体がロック状態であるか否かが判定され
る。ここでは通信制御装置自体はロックされていない状
態にあるためステップＳ66に進み、ステップＳ66におい
て、肯定応答“０”が送信出力されて、通信パケット
のデータ・フィールド２１０に設定されている前記デー
タＤ1 およびＤ2 が受信される。
ドレス２０２において特定アドレスＡs （以下において
は、識別を明確にするために、特定アドレスの符号とし
て、Ａs を用いるものとする）が受信されたか否かが判
定される。ここでは特定アドレスＡs が受信されていな
いのでステップＳ62に進む。ステップＳ62においては、
受信されたコントロ−ル・フィ−ルド２０７がロックに
関係するコントロ−ル・フィ−ルド２０７であるか否か
が判定される。この場合においては、上述したように、
コントロ−ル・フィ−ルド２０７に設定されているの
は、デ−タ書き込みとロックなので関係するものと判定
されてステップＳ63に進む。ステップＳ63においては、
通信制御装置自体がロック状態であるか否かが判定され
る。ここでは通信制御装置自体はロックされていない状
態にあるためステップＳ66に進み、ステップＳ66におい
て、肯定応答“０”が送信出力されて、通信パケット
のデータ・フィールド２１０に設定されている前記デー
タＤ1 およびＤ2 が受信される。
【００３７】一方、通信制御装置３８おいては、通信制
御装置３９からの肯定応答“０”を受信することによ
り、通信制御装置３９をロックしたことが認識され、通
信制御装置３８からは、引き続きデ−タ・フィ−ルド２
１０に対して、デ−タＤ3 およびＤ4 が設定された通信
パケットが情報伝送路１０１に送出される。この通信
パケットを受信した通信制御装置３９においては、図
２に示されるコントロ−ル・フィ−ルド２０７の処理フ
ロ−のステップＳ63において、通信制御装置３９自体が
ロック状態にあるものと判定され、ステップＳ64に進
む。ステップＳ64においては、マスタ・アドレス２０２
がロックしているアドレス（ロック・アドレス）と一致
するか否かが判定される。この場合には、マスタ・アド
レス２０２がロック・アドレスと一致しているので、ス
テップＳ66において、肯定応答“０”が送信出力され
て、通信パケットのデータ・フィールド２１０に設定
されている前記データＤ3 およびＤ4 が受信される。
御装置３９からの肯定応答“０”を受信することによ
り、通信制御装置３９をロックしたことが認識され、通
信制御装置３８からは、引き続きデ−タ・フィ−ルド２
１０に対して、デ−タＤ3 およびＤ4 が設定された通信
パケットが情報伝送路１０１に送出される。この通信
パケットを受信した通信制御装置３９においては、図
２に示されるコントロ−ル・フィ−ルド２０７の処理フ
ロ−のステップＳ63において、通信制御装置３９自体が
ロック状態にあるものと判定され、ステップＳ64に進
む。ステップＳ64においては、マスタ・アドレス２０２
がロックしているアドレス（ロック・アドレス）と一致
するか否かが判定される。この場合には、マスタ・アド
レス２０２がロック・アドレスと一致しているので、ス
テップＳ66において、肯定応答“０”が送信出力され
て、通信パケットのデータ・フィールド２１０に設定
されている前記データＤ3 およびＤ4 が受信される。
【００３８】次に通信制御装置４０より通信制御装置４
０に対して緊急な通信を行われる場合には、マスタ・ア
ドレス２０２に特定アドレスＡs が設定され、デ−タ・
フィ−ルド２１０にデ−タＤ5 およびＤ6 が設定された
通信パケットが、情報伝送路１０１に送出される。こ
の通信パケットを受信した通信制御装置３９において
は、図６に示されるコントロ−ル・フィ−ルド２０７の
処理フロ−のステップＳ61において、マスタ・アドレス
２０２が特定アドレスＡs と一致しているものと判定さ
れてステップＳ66に進み、ステップＳ66において、肯定
応答“０”が送信出力されて、通信パケットのデータ
・フィ−ルド２１０に設定されている前記データＤ5 お
よびＤ6 が受信される。また、通信制御装置４０におい
て、通信制御装置３９に対して緊急の通信を行う必要の
ある場合には、引続きマスタ・アドレス２０２に特定ア
ドレスＡs が設定され、データ・フィ−ルド２１０に残
りのデータＤ7 およびＤ8 が設定された通信パケット
が、情報伝送路１０１に送出される。この通信パケット
を受信した通信制御装置３９においては、通信パケッ
トを受信した場合と同様に、図６のコントロ−ル・フ
ィ−ルド２０７の処理フロ−のステップＳ61において、
マスタ・アドレス２０２が特定アドレスＡsと一致して
いるものと判定されて、ステップＳ66において、肯定応
答“０”が送信出力されて、通信パケットのデータ・
フィ−ルド２１０に設定されている前記データＤ7 およ
びＤ8 が受信される。次いで、通信制御装置３８から
は、通信制御装置３９に対して、コントロ−ル・フィ−
ルド２０７にデ−タ書き込みとロック解除が設定され、
デ−タ・フィ−ルド２１０に残りのデ−タＤ9 およびＤ
10が設定された通信パケットが送信される。この通信
パケットを受信した通信制御装置３９においては、図
２のコントロ−ル・フィ−ルド２０７の処理フロ−にお
けるステップＳ64において、マスタ・アドレス２０２
が、自局の通信制御装置３９をロックしているアドレス
（ロックアドレス）と一致するものと判定されて、ステ
ップＳ66において、肯定応答“０”が送信出力されて、
通信パケットのデータ・フィ−ルド２１０に設定され
ている前記デ−タＤ9 およびＤ10が受信される。その際
に、コントロ−ル・フィ−ルド２０７には、デ−タ書き
込みとロック解除が設定されているので、通信制御装置
３９のロックは解除される。
０に対して緊急な通信を行われる場合には、マスタ・ア
ドレス２０２に特定アドレスＡs が設定され、デ−タ・
フィ−ルド２１０にデ−タＤ5 およびＤ6 が設定された
通信パケットが、情報伝送路１０１に送出される。こ
の通信パケットを受信した通信制御装置３９において
は、図６に示されるコントロ−ル・フィ−ルド２０７の
処理フロ−のステップＳ61において、マスタ・アドレス
２０２が特定アドレスＡs と一致しているものと判定さ
れてステップＳ66に進み、ステップＳ66において、肯定
応答“０”が送信出力されて、通信パケットのデータ
・フィ−ルド２１０に設定されている前記データＤ5 お
よびＤ6 が受信される。また、通信制御装置４０におい
て、通信制御装置３９に対して緊急の通信を行う必要の
ある場合には、引続きマスタ・アドレス２０２に特定ア
ドレスＡs が設定され、データ・フィ−ルド２１０に残
りのデータＤ7 およびＤ8 が設定された通信パケット
が、情報伝送路１０１に送出される。この通信パケット
を受信した通信制御装置３９においては、通信パケッ
トを受信した場合と同様に、図６のコントロ−ル・フ
ィ−ルド２０７の処理フロ−のステップＳ61において、
マスタ・アドレス２０２が特定アドレスＡsと一致して
いるものと判定されて、ステップＳ66において、肯定応
答“０”が送信出力されて、通信パケットのデータ・
フィ−ルド２１０に設定されている前記データＤ7 およ
びＤ8 が受信される。次いで、通信制御装置３８から
は、通信制御装置３９に対して、コントロ−ル・フィ−
ルド２０７にデ−タ書き込みとロック解除が設定され、
デ−タ・フィ−ルド２１０に残りのデ−タＤ9 およびＤ
10が設定された通信パケットが送信される。この通信
パケットを受信した通信制御装置３９においては、図
２のコントロ−ル・フィ−ルド２０７の処理フロ−にお
けるステップＳ64において、マスタ・アドレス２０２
が、自局の通信制御装置３９をロックしているアドレス
（ロックアドレス）と一致するものと判定されて、ステ
ップＳ66において、肯定応答“０”が送信出力されて、
通信パケットのデータ・フィ−ルド２１０に設定され
ている前記デ−タＤ9 およびＤ10が受信される。その際
に、コントロ−ル・フィ−ルド２０７には、デ−タ書き
込みとロック解除が設定されているので、通信制御装置
３９のロックは解除される。
【００３９】次に図５に示されるような通信手順が行わ
れた時の、通信制御装置３９におけるＳＩＦ部６の動作
について説明する。まず、通信制御装置３９は、通信を
行う前の状態においてはリセット解除後の状態にあり、
図４において、アドレス・カウンタＡ３２および３４と
アドレス・カウンタＢ３３および３５は、全て“００
ｈ”に初期化され、受信メモリ３６および３７はクリア
−（空の状態）されている。前述のように、通信制御装
置３８より通信パケットが送信されてきた場合には、
図６に示されるコントロ−ル・フィ−ルド２０７の処理
フロ−のステップＳ61においては、マスタ・アドレス２
０２が特定アドレスＡs ではないものと判定されて、図
１において、ＤＬＣ部４より出力される特定アドレス検
出信号１０３は“０”レベルにて出力される。従って、
通信制御装置３９において受信され、図４のＳＩＦ部６
に含まれる受信データ・レジスタＡ２６より出力される
前記受信データＤ1 およびＤ2 は、スイッチ回路２８に
より切替制御されて受信メモリ３６に格納される。その
際に、受信メモリ３６にはデ−タが２バイト格納された
状態となるので、アドレス・カウンタＡ３２は２インク
リメントされて、その値は“０２ｈ”となる。引続き通
信制御装置３８より通信パケットが送信されてくる場
合には、通信パケットが送信されてきた場合と同様
に、ステップＳ61において、マスタ・アドレス２０２が
特定アドレスＡs ではないものと判定されて、特定アド
レス検出信号１０３としては“０”が出力されて、デ−
タＤ3 およびＤ4 は受信メモリ３６に格納される。その
際には、アドレス・カウンタＡ３２の値は、２インクリ
メントされて“０４ｈ”となる。
れた時の、通信制御装置３９におけるＳＩＦ部６の動作
について説明する。まず、通信制御装置３９は、通信を
行う前の状態においてはリセット解除後の状態にあり、
図４において、アドレス・カウンタＡ３２および３４と
アドレス・カウンタＢ３３および３５は、全て“００
ｈ”に初期化され、受信メモリ３６および３７はクリア
−（空の状態）されている。前述のように、通信制御装
置３８より通信パケットが送信されてきた場合には、
図６に示されるコントロ−ル・フィ−ルド２０７の処理
フロ−のステップＳ61においては、マスタ・アドレス２
０２が特定アドレスＡs ではないものと判定されて、図
１において、ＤＬＣ部４より出力される特定アドレス検
出信号１０３は“０”レベルにて出力される。従って、
通信制御装置３９において受信され、図４のＳＩＦ部６
に含まれる受信データ・レジスタＡ２６より出力される
前記受信データＤ1 およびＤ2 は、スイッチ回路２８に
より切替制御されて受信メモリ３６に格納される。その
際に、受信メモリ３６にはデ−タが２バイト格納された
状態となるので、アドレス・カウンタＡ３２は２インク
リメントされて、その値は“０２ｈ”となる。引続き通
信制御装置３８より通信パケットが送信されてくる場
合には、通信パケットが送信されてきた場合と同様
に、ステップＳ61において、マスタ・アドレス２０２が
特定アドレスＡs ではないものと判定されて、特定アド
レス検出信号１０３としては“０”が出力されて、デ−
タＤ3 およびＤ4 は受信メモリ３６に格納される。その
際には、アドレス・カウンタＡ３２の値は、２インクリ
メントされて“０４ｈ”となる。
【００４０】次に、通信制御装置４０より通信制御装置
３９に対して、緊急の通信を行うために、マスタ・アド
レス２０２に特定アドレスＡs が設定された通信パケッ
トが送信される。この通信パケットを受信した通信
制御装置３９においては、図６の処理フローのステップ
Ｓ61において、マスタ・アドレス２０２が特定アドレス
Ａs であるものと判定されて、特定アドレス検出信号１
０３としては“１”レベルが出力される。従って、通信
制御装置３９において受信され、図４のＳＩＦ部６に含
まれる受信データ・レジスタＡ２６より出力される前記
受信データＤ5およびＤ6 は、スイッチ回路２８により
切替制御されて受信メモリ３７に格納される。その際
に、受信メモリ３７にはデ−タが２バイト格納された状
態となるので、アドレス・カウンタＡ３４は２インクリ
メントされて、その値は“０２ｈ”となる。引続いて、
通信制御装置４０よりマスタ・アドレス２０２に特定ア
ドレスＡs が設定された通信パケットが送信されてき
た場合には、通信パケットが送信されてきた場合と同
様に、ステップＳ61において、マスタ・アドレス２０２
が特定アドレスＡs であるものと判定されて、特定アド
レス検出信号１０３は“１”レベルにて出力され、通信
パケットに設定されているＤ7 およびＤ8 は、スイッ
チ回路２８により切替制御されて受信メモリ３７に格納
される。その際に、受信メモリ３７にはデ−タが２バイ
ト格納された状態となるので、アドレス・カウンタＡ３
４は２インクリメントされて、その値は“０４ｈ”とな
る。次いで、通信制御装置３８より通信制御装置３９に
対して通信パケットが送信される。この通信パケット
を受信した通信制御装置３９においては、この場合に
は、図６の処理フローのステップＳ61において、マスタ
・アドレス２０２が特定アドレスではないと判定され、
特定アドレス検出信号１０３は“０”レベルにて出力さ
れる。従って、同様にスイッチ回路２８により切替制御
されて、通信パケットに設定されているデータＤ9 お
よびＤ10は受信メモリ３６に格納される。その際には、
アドレス・カウンタＡ３２は２インクリメントされて、
その値は“０６ｈ”となる。
３９に対して、緊急の通信を行うために、マスタ・アド
レス２０２に特定アドレスＡs が設定された通信パケッ
トが送信される。この通信パケットを受信した通信
制御装置３９においては、図６の処理フローのステップ
Ｓ61において、マスタ・アドレス２０２が特定アドレス
Ａs であるものと判定されて、特定アドレス検出信号１
０３としては“１”レベルが出力される。従って、通信
制御装置３９において受信され、図４のＳＩＦ部６に含
まれる受信データ・レジスタＡ２６より出力される前記
受信データＤ5およびＤ6 は、スイッチ回路２８により
切替制御されて受信メモリ３７に格納される。その際
に、受信メモリ３７にはデ−タが２バイト格納された状
態となるので、アドレス・カウンタＡ３４は２インクリ
メントされて、その値は“０２ｈ”となる。引続いて、
通信制御装置４０よりマスタ・アドレス２０２に特定ア
ドレスＡs が設定された通信パケットが送信されてき
た場合には、通信パケットが送信されてきた場合と同
様に、ステップＳ61において、マスタ・アドレス２０２
が特定アドレスＡs であるものと判定されて、特定アド
レス検出信号１０３は“１”レベルにて出力され、通信
パケットに設定されているＤ7 およびＤ8 は、スイッ
チ回路２８により切替制御されて受信メモリ３７に格納
される。その際に、受信メモリ３７にはデ−タが２バイ
ト格納された状態となるので、アドレス・カウンタＡ３
４は２インクリメントされて、その値は“０４ｈ”とな
る。次いで、通信制御装置３８より通信制御装置３９に
対して通信パケットが送信される。この通信パケット
を受信した通信制御装置３９においては、この場合に
は、図６の処理フローのステップＳ61において、マスタ
・アドレス２０２が特定アドレスではないと判定され、
特定アドレス検出信号１０３は“０”レベルにて出力さ
れる。従って、同様にスイッチ回路２８により切替制御
されて、通信パケットに設定されているデータＤ9 お
よびＤ10は受信メモリ３６に格納される。その際には、
アドレス・カウンタＡ３２は２インクリメントされて、
その値は“０６ｈ”となる。
【００４１】次に図５に示されるような通信手順が行わ
れた時の通信制御装置３９における受信データの処理動
作について説明する。通信制御装置３８から送られてく
る通信パケットおよび通信パケットに受信データと
して設定されているデータＤ1 、Ｄ2 、Ｄ3 およびＤ4
は、上記の通信手順において示されているように、受信
メモリ３６に格納されるが、それぞれのデータが格納さ
れるアドレス値は、それぞれアドレス・カウンタＡ３２
の値の“００ｈ”、“０１ｈ”、“０２ｈ”および“０
３ｈ”である。また、この時の特定アドレス検出信号１
０３は“０”レベルであり、アドレス・カウンタＢ３３
の値は“００ｈ”となっているので、ＣＰＵ５によるデ
ータ読み出し時においては、受信データ・レジスタＢ２
７に対しては、セレクタ２９により受信メモリ３６が選
択される。従って、ＣＰＵ５により、受信メモリ３６よ
り読み出されるデータは、当該受信メモリ３６のアドレ
ス値“００ｈ”に格納されているデータＤ1 である。こ
のデータＤ1 が読み出されると、アドレス・カウンタＢ
３３は１インクリメントされて“０１ｈ”となり、受信
データ・レジスタＢ２９には、受信メモリ３６のアドレ
ス値“０１ｈ”に格納されているデータＤ2 が設定され
て、ＣＰＵ５により、引き続いてデータＤ2が読み出さ
れる。同様にして、データＤ3 およびＤ4 も受信メモリ
３６より読み出される。
れた時の通信制御装置３９における受信データの処理動
作について説明する。通信制御装置３８から送られてく
る通信パケットおよび通信パケットに受信データと
して設定されているデータＤ1 、Ｄ2 、Ｄ3 およびＤ4
は、上記の通信手順において示されているように、受信
メモリ３６に格納されるが、それぞれのデータが格納さ
れるアドレス値は、それぞれアドレス・カウンタＡ３２
の値の“００ｈ”、“０１ｈ”、“０２ｈ”および“０
３ｈ”である。また、この時の特定アドレス検出信号１
０３は“０”レベルであり、アドレス・カウンタＢ３３
の値は“００ｈ”となっているので、ＣＰＵ５によるデ
ータ読み出し時においては、受信データ・レジスタＢ２
７に対しては、セレクタ２９により受信メモリ３６が選
択される。従って、ＣＰＵ５により、受信メモリ３６よ
り読み出されるデータは、当該受信メモリ３６のアドレ
ス値“００ｈ”に格納されているデータＤ1 である。こ
のデータＤ1 が読み出されると、アドレス・カウンタＢ
３３は１インクリメントされて“０１ｈ”となり、受信
データ・レジスタＢ２９には、受信メモリ３６のアドレ
ス値“０１ｈ”に格納されているデータＤ2 が設定され
て、ＣＰＵ５により、引き続いてデータＤ2が読み出さ
れる。同様にして、データＤ3 およびＤ4 も受信メモリ
３６より読み出される。
【００４２】次いで、通信制御装置４０から送られてく
る緊急時の通信パケットに含まれている受信デ−タの
デ−タＤ5 およびＤ6 と、通信パケットに含まれてい
る受信デ−タのデ−タＤ7 およびＤ8 は、前述のよう
に、それぞれ受信メモリ３７のアドレス値“００ｈ”、
“０１ｈ”、“０２ｈ”および“０３ｈ”のアドレスに
格納されている。この時の特定アドレス検出信号１０３
は“１”レベルとなっているので、ＣＰＵ５によるデー
タ読み出し時においては、受信デ−タ・レジスタＢ２７
に対しては、セレクタ２９により受信メモリ３７が選択
される。従って、ＣＰＵ５により、受信メモリ３７より
読み出されるデータは、当該受信メモリ３７のアドレス
値“００ｈ”、“０１ｈ”、“０２ｈ”および“０３
ｈ”にそれぞれ格納されているデータＤ5 、Ｄ6 、Ｄ7
およびＤ8 である。次に、通信制御装置３８から送られ
てくる通信パケットに受信デ−タとして設定されてい
るデ−タＤ9 およびＤ10は、前述のように、それぞれ受
信メモリ３６のアドレス値“０４ｈ”および“０５ｈ”
に格納されている。この時の特定アドレス検出信号１０
３は“０”レベルとなっているので、ＣＰＵ５によるデ
−タ読み出し時においては、受信デ−タレジスタＢ２７
に対しては、セレクタ２９により受信メモリ３６が選択
される。従って、ＣＰＵ５により、受信メモリ３６より
読み出されるデータは、当該受信メモリ３６のアドレス
値“０４ｈ”および“０５ｈ”に格納されているデータ
Ｄ9 およびＤ10である。
る緊急時の通信パケットに含まれている受信デ−タの
デ−タＤ5 およびＤ6 と、通信パケットに含まれてい
る受信デ−タのデ−タＤ7 およびＤ8 は、前述のよう
に、それぞれ受信メモリ３７のアドレス値“００ｈ”、
“０１ｈ”、“０２ｈ”および“０３ｈ”のアドレスに
格納されている。この時の特定アドレス検出信号１０３
は“１”レベルとなっているので、ＣＰＵ５によるデー
タ読み出し時においては、受信デ−タ・レジスタＢ２７
に対しては、セレクタ２９により受信メモリ３７が選択
される。従って、ＣＰＵ５により、受信メモリ３７より
読み出されるデータは、当該受信メモリ３７のアドレス
値“００ｈ”、“０１ｈ”、“０２ｈ”および“０３
ｈ”にそれぞれ格納されているデータＤ5 、Ｄ6 、Ｄ7
およびＤ8 である。次に、通信制御装置３８から送られ
てくる通信パケットに受信デ−タとして設定されてい
るデ−タＤ9 およびＤ10は、前述のように、それぞれ受
信メモリ３６のアドレス値“０４ｈ”および“０５ｈ”
に格納されている。この時の特定アドレス検出信号１０
３は“０”レベルとなっているので、ＣＰＵ５によるデ
−タ読み出し時においては、受信デ−タレジスタＢ２７
に対しては、セレクタ２９により受信メモリ３６が選択
される。従って、ＣＰＵ５により、受信メモリ３６より
読み出されるデータは、当該受信メモリ３６のアドレス
値“０４ｈ”および“０５ｈ”に格納されているデータ
Ｄ9 およびＤ10である。
【００４３】次に、図７に示されるのは、ＣＰＵ５によ
り読み出されたデ−タの処理手順を示すフロ−チャート
である。他の通信制御装置との間の通信動作の終了後に
おいては、ＤＬＣ部４よりＣＰＵ５に対して割り込み要
求信号６６が出力されると（ステップＳ71）、ＣＰＵ５
による受信デ−タの読み出しが行われる（ステップ
Ｓ72）。次いで、ステ−タス・レジスタ１８（図３参
照）の読み出しが行われて（ステップＳ73）、ステップ
Ｓ73において読み出されたステ−タ・スレジスタ１８に
格納されていた通信状態フラグが、通常通信“０”であ
るか緊急通信“１”であるかの判定が行われる（ステッ
プＳ74）。通常通信“０”の場合には、通常時の処理フ
ロ−に進み対応するデ−タ処理が実行される（ステップ
Ｓ75）。また、緊急通信“１”の場合には、緊急時の処
理フローに進み対応するデ−タ処理が実行される（ステ
ップＳ76）。
り読み出されたデ−タの処理手順を示すフロ−チャート
である。他の通信制御装置との間の通信動作の終了後に
おいては、ＤＬＣ部４よりＣＰＵ５に対して割り込み要
求信号６６が出力されると（ステップＳ71）、ＣＰＵ５
による受信デ−タの読み出しが行われる（ステップ
Ｓ72）。次いで、ステ−タス・レジスタ１８（図３参
照）の読み出しが行われて（ステップＳ73）、ステップ
Ｓ73において読み出されたステ−タ・スレジスタ１８に
格納されていた通信状態フラグが、通常通信“０”であ
るか緊急通信“１”であるかの判定が行われる（ステッ
プＳ74）。通常通信“０”の場合には、通常時の処理フ
ロ−に進み対応するデ−タ処理が実行される（ステップ
Ｓ75）。また、緊急通信“１”の場合には、緊急時の処
理フローに進み対応するデ−タ処理が実行される（ステ
ップＳ76）。
【００４４】図５に示される通信手順においては、ＣＰ
Ｕ５による通信パケットおよび通信パケットの受信
終了時における割り込み要求の場合には、デ−タＤ1 、
Ｄ2、Ｄ3 およびＤ4 が受信された状態において、ステ
−タス・レジスタ１８の通信状態フラグが読み出され
る。そして、ステップＳ74において、当該通信状態フラ
グが、通常時の通信“０”であるものと判定されてステ
ップＳ75に進み、通常時のデ−タ処理が行われている。
次に通信パケット及び通信パケットの受信終了時の
割り込み要求の場合には、デ−タＤ5 、Ｄ6 、Ｄ7 およ
びＤ8 が受信されてステ−タス・レジスタ１８の通信状
態フラグが読み出される。そして、ステップＳ74におい
て、当該通信状態フラグが、緊急時の通信“１”である
ものと判定されてステップＳ76に進み、緊急時のデ−タ
処理が行われている。次に通信パケットの受信終了時
の割り込み要求の場合には、通信パケットおよび通信
パケットの通信終了時の割り込み要求の場合と同様
に、デ−タＤ9 およびＤ10が受信された状態において、
ステ−タス・レジスタ１８の通信状態フラグが読み出さ
れ、ステップＳ74において、当該通信状態フラグが、通
常時の通信“０”であるものと判定されてステップＳ75
に進み、通常時のデ−タ処理が行われる。
Ｕ５による通信パケットおよび通信パケットの受信
終了時における割り込み要求の場合には、デ−タＤ1 、
Ｄ2、Ｄ3 およびＤ4 が受信された状態において、ステ
−タス・レジスタ１８の通信状態フラグが読み出され
る。そして、ステップＳ74において、当該通信状態フラ
グが、通常時の通信“０”であるものと判定されてステ
ップＳ75に進み、通常時のデ−タ処理が行われている。
次に通信パケット及び通信パケットの受信終了時の
割り込み要求の場合には、デ−タＤ5 、Ｄ6 、Ｄ7 およ
びＤ8 が受信されてステ−タス・レジスタ１８の通信状
態フラグが読み出される。そして、ステップＳ74におい
て、当該通信状態フラグが、緊急時の通信“１”である
ものと判定されてステップＳ76に進み、緊急時のデ−タ
処理が行われている。次に通信パケットの受信終了時
の割り込み要求の場合には、通信パケットおよび通信
パケットの通信終了時の割り込み要求の場合と同様
に、デ−タＤ9 およびＤ10が受信された状態において、
ステ−タス・レジスタ１８の通信状態フラグが読み出さ
れ、ステップＳ74において、当該通信状態フラグが、通
常時の通信“０”であるものと判定されてステップＳ75
に進み、通常時のデ−タ処理が行われる。
【００４５】次に、第３の発明の通信制御方法の１実施
形態について、図８のシーケンス図を参照して説明す
る。まず、図５に示される実施形態の場合と同様に、通
信制御装置３８より通信制御装置３９に対して通信パケ
ットを送信し、通信制御装置３９をロック状態とし
て、続けて通信パケットが送信される。次に、通信制
御装置４０より通信制御装置３９に対して緊急の通信を
行う場合には、通信システムに含まれる各通信制御装置
に対して緊急の通信を開始することを知らせるために、
マスタ・アドレス２０２に特定アドレスＡs が設定さ
れ、デ−タ・フィ−ルド２１０に緊急通信を行う相手通
信制御装置が設定された通信パケットが同報通信にて
送信される。なお、この説明においては、図１０を参照
することにより明らかなように、当該通信パケット
は、通信制御装置３８および３９に対して同報通信にて
送信される。
形態について、図８のシーケンス図を参照して説明す
る。まず、図５に示される実施形態の場合と同様に、通
信制御装置３８より通信制御装置３９に対して通信パケ
ットを送信し、通信制御装置３９をロック状態とし
て、続けて通信パケットが送信される。次に、通信制
御装置４０より通信制御装置３９に対して緊急の通信を
行う場合には、通信システムに含まれる各通信制御装置
に対して緊急の通信を開始することを知らせるために、
マスタ・アドレス２０２に特定アドレスＡs が設定さ
れ、デ−タ・フィ−ルド２１０に緊急通信を行う相手通
信制御装置が設定された通信パケットが同報通信にて
送信される。なお、この説明においては、図１０を参照
することにより明らかなように、当該通信パケット
は、通信制御装置３８および３９に対して同報通信にて
送信される。
【００４６】この通信パケットを受信した通信制御装
置３８および３９においては、図９に示されるような処
理が行われる。まず、ステップＳ91においては、通信パ
ケットが同報通信であるか否かが判定される。ここで
は同報通信なのでステップＳ92に進む。ステップＳ92に
おいては、緊急通信を行う相手側装置が自己の通信制御
装置であるか否かが判定されているが、この場合には、
相手側装置が通信制御装置３９であるので、通信制御装
置３９以外の通信制御装置、即ち、この例においては、
通信制御装置３８においては、当該緊急通信が自分宛で
はないものと判定されてステップＳ96に進み、また、通
信制御装置３９においては、当該緊急通信が自装置宛の
緊急通信であるものと判定されてステップＳ93に進む。
図８において、次に、通信制御装置４０より通信制御装
置３９に対して、緊急のデ−タが設定された通信パケッ
トが個別通信にて送信される。この通信パケットを
受信した通信制御装置３９においては、図９のステップ
Ｓ93において、通信パケットが同報通信であるか否か
が判定される。この場合においては、通信パケットが
個別通信として受信されているのでステップＳ94に進み
緊急通信が行われる。そして、図８のシーケンス図にお
いて、次に通信制御装置４０より、緊急通信の残りのデ
−タが設定された通信パケットが個別通信にて送信さ
れる。この通信パケットを受信した通信制御装置３９
においては、通信パケットを受信した時と同様の処理
が行われる。また、通信制御装置３９および通信制御装
置４０以外の通信制御装置、この例の通信制御装置３８
においては、図９のステップＳ95において、通信パケッ
トおよびが同報通信であるか否かが判定されるが、
この例においては、通信パケットおよびは個別通信
であるので、ステップＳ96に進み次の通信パケットが送
信されてくるまで待機状態となる。次に、図８におい
て、通信制御装置４０より各通信制御装置に対して、通
信制御装置３９に対する緊急通信が終了したこと知らせ
るための通信パケットが同報通信にて送信される。こ
の通信パケットを受信した通信制御装置３９以外の各
通信制御装置、この例の通信制御装置３８においては、
図９のステップＳ95において、通信パケットが同報通
信であるか否かが判定されるが、この例においては、通
信パケットは同報通信であるので、ステップＳ95に進
み通常通信が行われる。また、通信制御装置３９におい
ては、図９のステップＳ93において通信パケットが同
報通信と判定されるので、ステップＳ95に進み通常通信
が行われる。次に、図８において、通信制御装置４０か
ら通信制御装置３９に対する緊急通信が終了すると、通
信システムは通常の通信状態に戻り、通信制御装置３８
からは、通信制御装置３９に対して、コントロ−ル・フ
ィ−ルド２０７にロック解除が設定され、データ・フィ
ールド２１０に残りのデ−タが設定された通信パケット
が送信される。この通信パケットを受信した通信制
御装置３９においては、当該通信パケットを受信して
ロックが解除される。
置３８および３９においては、図９に示されるような処
理が行われる。まず、ステップＳ91においては、通信パ
ケットが同報通信であるか否かが判定される。ここで
は同報通信なのでステップＳ92に進む。ステップＳ92に
おいては、緊急通信を行う相手側装置が自己の通信制御
装置であるか否かが判定されているが、この場合には、
相手側装置が通信制御装置３９であるので、通信制御装
置３９以外の通信制御装置、即ち、この例においては、
通信制御装置３８においては、当該緊急通信が自分宛で
はないものと判定されてステップＳ96に進み、また、通
信制御装置３９においては、当該緊急通信が自装置宛の
緊急通信であるものと判定されてステップＳ93に進む。
図８において、次に、通信制御装置４０より通信制御装
置３９に対して、緊急のデ−タが設定された通信パケッ
トが個別通信にて送信される。この通信パケットを
受信した通信制御装置３９においては、図９のステップ
Ｓ93において、通信パケットが同報通信であるか否か
が判定される。この場合においては、通信パケットが
個別通信として受信されているのでステップＳ94に進み
緊急通信が行われる。そして、図８のシーケンス図にお
いて、次に通信制御装置４０より、緊急通信の残りのデ
−タが設定された通信パケットが個別通信にて送信さ
れる。この通信パケットを受信した通信制御装置３９
においては、通信パケットを受信した時と同様の処理
が行われる。また、通信制御装置３９および通信制御装
置４０以外の通信制御装置、この例の通信制御装置３８
においては、図９のステップＳ95において、通信パケッ
トおよびが同報通信であるか否かが判定されるが、
この例においては、通信パケットおよびは個別通信
であるので、ステップＳ96に進み次の通信パケットが送
信されてくるまで待機状態となる。次に、図８におい
て、通信制御装置４０より各通信制御装置に対して、通
信制御装置３９に対する緊急通信が終了したこと知らせ
るための通信パケットが同報通信にて送信される。こ
の通信パケットを受信した通信制御装置３９以外の各
通信制御装置、この例の通信制御装置３８においては、
図９のステップＳ95において、通信パケットが同報通
信であるか否かが判定されるが、この例においては、通
信パケットは同報通信であるので、ステップＳ95に進
み通常通信が行われる。また、通信制御装置３９におい
ては、図９のステップＳ93において通信パケットが同
報通信と判定されるので、ステップＳ95に進み通常通信
が行われる。次に、図８において、通信制御装置４０か
ら通信制御装置３９に対する緊急通信が終了すると、通
信システムは通常の通信状態に戻り、通信制御装置３８
からは、通信制御装置３９に対して、コントロ−ル・フ
ィ−ルド２０７にロック解除が設定され、データ・フィ
ールド２１０に残りのデ−タが設定された通信パケット
が送信される。この通信パケットを受信した通信制
御装置３９においては、当該通信パケットを受信して
ロックが解除される。
【００４７】なお、図８のシーケンス図に示される通信
手順において、通信パケット、、、およびに
設定されている各デ−タは、図５のシーケンス図に示さ
れる通信手順における各通信パケット、、、お
よびに設定されている各デ−タにそれぞれ対応してい
る。また、図８のシーケンスに示されるような通信手順
が行われる際に、通信制御装置３９に含まれるＳＩＦ部
６およびＣＰＵ部５において行われる動作および受信デ
−タの処理内容等については、前述の図５のシーケンス
図に示される通信手順における、通信制御方法の１実施
形態の場合と同様である。
手順において、通信パケット、、、およびに
設定されている各デ−タは、図５のシーケンス図に示さ
れる通信手順における各通信パケット、、、お
よびに設定されている各デ−タにそれぞれ対応してい
る。また、図８のシーケンスに示されるような通信手順
が行われる際に、通信制御装置３９に含まれるＳＩＦ部
６およびＣＰＵ部５において行われる動作および受信デ
−タの処理内容等については、前述の図５のシーケンス
図に示される通信手順における、通信制御方法の１実施
形態の場合と同様である。
【００４８】
【発明の効果】以上説明したように、本発明の通信制御
装置およびその制御方法は、通常時の通信と緊急時の通
信とを識別判断する手段を備え、緊急時における通信パ
ケットが受信された際には、各通信制御装置において、
ロック状態にある場合においても、当該緊急通信パケッ
トのデ−タを優先的に受信するように通信制御すること
により、ロックされている通信制御装置に対して、ロッ
クしている通信制御装置以外の他の通信制御装置よりの
緊急通信を必要とする事態において、当該通信制御装置
より緊急時の通信パケットを送信出力することにより、
ロックされている通信制御装置に対して、緊急通信パケ
ットのデ−タを遅滞なく伝達することができるという効
果がある。
装置およびその制御方法は、通常時の通信と緊急時の通
信とを識別判断する手段を備え、緊急時における通信パ
ケットが受信された際には、各通信制御装置において、
ロック状態にある場合においても、当該緊急通信パケッ
トのデ−タを優先的に受信するように通信制御すること
により、ロックされている通信制御装置に対して、ロッ
クしている通信制御装置以外の他の通信制御装置よりの
緊急通信を必要とする事態において、当該通信制御装置
より緊急時の通信パケットを送信出力することにより、
ロックされている通信制御装置に対して、緊急通信パケ
ットのデ−タを遅滞なく伝達することができるという効
果がある。
【００４９】また、通信制御装置のＳＩＦ部において、
受信データを格納する受信メモリを、通常通信時におけ
る受信データ格納用の受信メモリと、緊急通信時におけ
る受信データ格納用の受信メモリとに分離し、通常通信
時および緊急通信時を識別する特定アドレスによる制御
作用により、通常時の受信デ−タと緊急時の受信デ−タ
とを、それぞれ別々に前記受信メモリに格納することに
より、緊急の通信の終了後においても、当該緊急通信の
前の状態から再度通信を再開することができるという効
果がある。
受信データを格納する受信メモリを、通常通信時におけ
る受信データ格納用の受信メモリと、緊急通信時におけ
る受信データ格納用の受信メモリとに分離し、通常通信
時および緊急通信時を識別する特定アドレスによる制御
作用により、通常時の受信デ−タと緊急時の受信デ−タ
とを、それぞれ別々に前記受信メモリに格納することに
より、緊急の通信の終了後においても、当該緊急通信の
前の状態から再度通信を再開することができるという効
果がある。
【００５０】さらに、緊急の通信を行う場合に、当該緊
急通信の実施を、その開始時と終了時に同報通信によっ
て各通信制御装置に知らせることにより、緊急の通信を
行っている通信制御装置以外の各通信制御装置において
は、開始時から終了時までは自らの通信を行うことなく
待機状態に置かれるために、緊急通信を行っている通信
制御装置に対して無駄な通信を行うことがなくなり、通
信効率が改善されるという効果がある。
急通信の実施を、その開始時と終了時に同報通信によっ
て各通信制御装置に知らせることにより、緊急の通信を
行っている通信制御装置以外の各通信制御装置において
は、開始時から終了時までは自らの通信を行うことなく
待機状態に置かれるために、緊急通信を行っている通信
制御装置に対して無駄な通信を行うことがなくなり、通
信効率が改善されるという効果がある。
【図１】第１の発明の通信制御装置の１実施形態を示す
ブロック図である。
ブロック図である。
【図２】前記実施形態におけるＤＬＣ部のブロック図で
ある。
ある。
【図３】前記実施形態におけるＳＩＦ部のブロック図で
ある。
ある。
【図４】前記実施形態における受信バッファのブロック
図である。
図である。
【図５】第２の発明の通信制御方法の１実施形態を示す
通信シ−ケンス図である。
通信シ−ケンス図である。
【図６】前記第２の発明の１実施形態のコントロ−ル・
フィ−ルドにおける処理手順のフローチャートを示す図
である。
フィ−ルドにおける処理手順のフローチャートを示す図
である。
【図７】前記第２の発明の１実施形態のＣＰＵの読み出
しデ−タの処理手順のフローチャートを示す図である。
しデ−タの処理手順のフローチャートを示す図である。
【図８】第３の発明の通信制御方法の１実施形態を示す
通信シ−ケンス図である。
通信シ−ケンス図である。
【図９】第３の発明の１実施形態の通信パケット受信後
における処理手順のフローチャートを示す図である。
における処理手順のフローチャートを示す図である。
【図１０】通信システムのブロック図である。
【図１１】従来の通信制御装置を示すブロック図であ
る。
る。
【図１２】従来の通信制御装置のＤＬＣ部のブロック図
である。
である。
【図１３】従来の通信制御装置のＳＩＦ部のブロック図
である。
である。
【図１４】従来の通信制御装置の受信バッファのブロッ
ク図である。
ク図である。
【図１５】従来の通信シ−ケンス図である。
【図１６】従来の通信制御方法におけるパケット構成図
である。
である。
【図１７】コントロ−ルフィ−ルドコ−ドを示す図であ
る。
る。
１、３８〜４０、４１ 通信制御装置 ２、４２ トランシーバ部 ３、４３ 変復調部 ４、４４ ＤＬＣ部 ５、４５ ＣＰＵ ６、４６ ＳＩＦ部 ７、４７ ＭＰ ８、４８ ＰＣ ９、４９ ＩＤ １０、５０ 割り込みコントローラ １１ ポート回路 １２、１３、５１、５２ アドレス・デコーダ １４、５３ コントロール・レジスタ １５、５４ マスタアドレス・レジスタ １６、５５ スレーブアドレス・レジスタ １７、５６ コントロールビット・レジスタ １８、５７ ステータス・レジスタ １９、５８ スレーブステータス・レジスタ ２０、５９ ロックアドレス・レジスタ ２１、６０ 送信バッファ ２２、６１ 受信バッファ ２３、６３ マルチプレクサ ２４、２５ ＡＮＤ回路 ２６、６４ 受信データ・レジスタＡ ２７、６５ 受信データ・レジスタＢ ２８ スイッチ回路 ２９ セレクタ ３０、３１ インバータ ３２、３４、６６ アドレス・カウンタＡ ３３、３５、６７ アドレス・カウンタＢ ３６、３７、６８ 受信メモリ ６２ メモリ １０１ 情報伝送路 １０２ 割り込み要求信号 １０３ 特定アドレス検出信号 １０４ 内部バス １０５、１０９、１１２、１１３、１１５ アドレス １０６、１１６ データ情報 １０７ インストラクション信号 １０８ 制御信号 １１０、１１１ デコード信号 １１４ 受信データ ２０１ スタート・ビット ２０２ マスタ・アドレス ２０３、２０５、２０８ パリティ ２０４ スレーブ・アドレス ２０６、２０９ アクノリッジ・ビット ２０７ コントロール・フィ−ルド ２１０ データ・フィ−ルド Ｓ61〜Ｓ66、Ｓ71〜Ｓ76、Ｓ91〜Ｓ97 ステップ
Claims (7)
- 【請求項１】 通信パケットにより形成される通信情報
を含む変調信号を伝送する情報伝送路にそれぞれ連結さ
れ前記通信情報の送信時に送信相手先をロック状態にし
てから送信を行う通信プロトコルを持つ通信システムを
形成する複数の通信制御装置の各々の通信制御装置にお
いて、 他の通信制御装置より送信されてくる通信パケットを含
む変調信号を前記情報伝送路より受信入力するととも
に、他の通信制御装置に対する送信用の変調信号を前記
情報伝送路に送信出力するトランシーバ部と、 前記トランシーバ部より受信出力される変調信号を受け
て、当該変調信号を所定の通信プロトコルに従い復調し
て通信パケットを出力するとともに、送信用の通信パケ
ットを入力して所定の通信プロトコルに従い変調し、送
信用の変調信号として前記トランシーバ部に出力する変
復調部と、 前記変調部より復調出力される通信パケットの情報内容
を解析して受信データ情報および通信状態情報を含む受
信複合情報を出力するとともに、送信データ情報および
通信状態情報を含む送信複合情報を受けて送信出力用の
通信パケットを構成して出力するデータリンク・コント
ロール手段と、他の通信制御装置との間の通信動作状態
終了時に特定の割り込み要求信号を生成するとともに、
通信状態が通常通信状態か緊急通信状態であるかを判定
し通信状態判定情報を出力する通信状態判定機能手段と
を有するデータリンク・コントローラ部と、前記受信データ情報を前記通常通信状態の第１のデータ
と前記緊急通信状態の第２のデータとに区分して一時的
に格納保持し前記通信状態判定情報にしたがい前記第１
および第２のデータいずれか一方を 前記受信複合情報と
して出力するとともに前記送信複合情報を一時的に格納
保持するインタフェース手段として機能するシステム・
インタフェース部と、 前記システム・インタフェース部より出力される前記受
信複合情報を入力して情報処理するとともに前記送信複
合情報を生成して前記システム・インタフェース部に出
力し、通常通信時の情報処理の実行過程における前記緊
急通信状態の発生時に、前記システム・インタフェース
部を介して得られる前記通信状態判定情報を参照し、前
記通常通信時の情報処理の実行を一時的に中断保留して
前記緊急 通信に対応する情報処理を実行し、当該緊急通
信終了後に前記一時保留されていた通常通信時の情報処
理の実行を再開する機能手段を有するＣＰＵ部とを備え
ることを特徴とする通信制御装置。 - 【請求項２】 前記データリンク・コントローラ部が、
前記複合受信情報が設定された通信パケットを解析する
とともに、前記複合送信情報が設定された通信パケット
を構成するためのプログラムを格納するＲＯＭと、 前記ＲＯＭより出力される前記プログラムのマイクロコ
ードのインストラクション信号を入力してデコードし、
送信時には、前記システム・インタフェース部のレジス
タに格納されている複合送信情報を読み出して前記変復
調部に出力し、受信時には、前記変復調部より入力され
る複合受信情報を前記システム・インタフェース部のレ
ジスタに格納するとともに、第１および第２のデコード
信号、および所定の制御信号を出力するインストラクシ
ョン・デコーダと、 前記制御信号を入力してカウントし、当該カウント値に
より前記ＲＯＭ内のプログラムのアドレス値を設定する
プログラム・カウンタと、 前記第１のデコード信号を入力して、通信状態終了を示
す特定の割り込み要求信号を前記ＣＰＵ部に出力する割
り込みコントローラと、 前記第２のデコード信号を入力して、前記通信状態判定
情報として機能する特定アドレス検出信号を前記システ
ム・インタフェース部に出力するポート回路と、を備 えて構成され、前記プログラムが、前記インストラ
クション信号と前記システム・インタフェース部内の各
レジスタを指定するアドレスとを含むマイクロコードに
より構成され、前記ＲＯＭからは、前記プログラム・カ
ウンタより入力されるアドレス値により指定されるマイ
クロコードのインストラクション信号が前記インストラ
クション・デコーダに出力されるとともに、所定のアド
レス情報が内部バスに出力されることを特徴とする請求
項１記載の通信制御装置。 - 【請求項３】 前記システム・インタフェース部が、送
信時に前記ＣＰＵ部からのアドレス情報および複合送信
情報の入力を受けて当該複合送信情報を一時的に格納す
るとともに、前記データリンク・コントローラ部からの
アドレス情報の入力を受けて当該複合送信情報を出力す
る第１のレジスタ群と、 前記データリンク・コントローラ部からのアドレス情報
を入力し、当該データリンク・コントローラ部からの第
１の通信状態情報の入力を受けて一時的に格納するとと
もに、前記アドレス情報を介して当該通信状態情報を前
記データリンク・コントローラ部に出力するように機能
する第２のレジスタ群と、 前記データリンク・コントローラ部からのアドレス情報
を入力し、当該データリンク・コントローラ部からの通
信内容情報および第２の通信状態情報、または受信デー
タ情報を一時的に格納するとともに、これらの情報を前
記ＣＰＵ部に対する情報として出力する第３のレジスタ
群と、 前記第３のレジスタ群より出力される情報を入力して複
合化情報として集約し、前記ＣＰＵ部に出力するマルチ
プレクサと、 を少なくとも備えて構成されることを特徴とする請求項
１記載の通信制御装置。 - 【請求項４】 前記第１のレジスタ群が、前記ＣＰＵ部
より入力される通信動作制御用のコマンド情報を格納す
るコントロール・レジスタと、 通信の実行上において必要とされるパラメータをそれぞ
れに格納するマスタ・アドレス・レジスタ、スレーブ・
アドレス・レジスタおよびコントロール・ビット・レジ
スタと、 前記ＣＰＵ部より入力される送信データ情報を一時的に
格納する送信バッファと、を備えて構成され、 前記第２のレジスタ群が、ロックされた状態にあるか否
かを示す通信状態情報を格納するスレーブ・ステータス
・レジスタと、 ロックされた状態にある場合に、自装置をロックしてい
る相手側の通信制御装置を指定するアドレス情報を格納
するロック・アドレス・レジスタと、を備えて構成さ
れ、 前記第３のレジスタ群が、前記データリンク・コントロ
ーラ部から伝達される通信内容情報を一時的に格納する
とともに、当該データリンク・コントローラ部より入力
される特定アドレス検出情報により、現時点において実
行中の通信が通常時通信であるか緊急時通信であるかの
識別情報が設定される通信状態フラグを備えており、当
該通信状態フラグに設定される前記識別情報および前記
通信内容情報を、前記ＣＰＵ部に対する情報として出力
するステータス・レジスタと、 前記データリンク・コントローラ部から伝達される受信
データ情報を、前記特定アドレス検出情報により、通常
時通信の受信データ情報と緊急時通信の受信データ情報
とに区分して一時的に格納するとともに、当該受信デー
タ情報を、前記ＣＰＵ部より入力されるアドレス情報を
介して前記ＣＰＵ部に対する情報として出力する受信バ
ッファと、を少なくとも備えて構成される請求項３記載
の通信制御装置。 - 【請求項５】 前記受信バッファが、通常時通信の受信
データ情報を格納する第１の受信メモリと、 緊急時通信の受信データ情報を格納する第２の受信メモ
リと、 前記データリンク・コントローラ部から伝達される受信
データ情報を、一時的に格納する第１の受信データ・レ
ジスタと、 前記第１の受信データ・レジスタより出力される受信デ
ータ情報の入力を受け前記特定アドレス検出情報により
制御されて、当該受信データ情報を、前記第１および第
２の受信メモリの何れか一方の受信メモリに切替え出力
するスイッチ回路と、 前記第１および第２の受信データ・メモリより読み出さ
れる受信データ情報の入力を受けて、前記特定アドレス
検出情報により制御されて、前記第１および第２の受信
メモリの何れか一方より入力される受信データ情報を選
択して出力するセレクタと、 前記セレクタより出力される受信データ情報を一時的に
格納する第２の受信データ・レジスタと、 前記データリンク・コントローラ部から伝達される前記
特定アドレス検出情報およびアドレス情報を論理処理し
て生成される第１の計数用信号を入力としてカウント
し、当該カウント値を、前記第１の受信メモリに対する
データ書き込み時のアドレス値として出力する第１のア
ドレス・カウンタと、 前記データリンク・コントローラ部から伝達される前記
特定アドレス検出情報および前記ＣＰＵ部から伝達され
るアドレス情報を論理処理して生成される第２の計数用
信号を入力としてカウントし、当該カウント値を、前記
第１の受信メモリに対するデータ読み出し時のアドレス
値として出力する第２のアドレス・カウンタと、 前記第１の計数用信号の反転レベルの第３の計数用信号
を入力としてカウントし、当該カウント値を、前記第２
の受信メモリに対するデータ書き込み時のアドレス値と
して出力する第３のアドレス・カウンタと、 前記第２の計数用信号の反転レベルの第４の計数用信号
を入力としてカウントし、当該カウント値を、前記第２
の受信メモリに対するデータ読み出し時のアドレス値と
して出力する第４のアドレス・カウンタと、 を少なくとも備えて構成されることを特徴とする請求項
４記載の通信制御装置。 - 【請求項６】 通信パケットにより形成される通信情報
を含む変調信号を伝送する情報伝送路にそれぞれ連結さ
れ前記通信情報の送信時に送信相手先をロック状態にし
てから送信を行う通信プロトコルを持つ複数の通信制御
装置を有する通信システムの通信制御方法において、 前記複数の通信制御装置に含まれる任意の通信制御装置
〔Ａ〕が、他の任意の通信制御装置〔Ｂ〕によりロック
されている状態において、他の任意の通信制御装置
〔Ｃ〕から前記通信制御装置〔Ａ〕に対して緊急時の通
信パケットが送信された場合に対応する通信制御方法と
して、前記通信制御装置〔Ａ〕は、一連の通信処理の終了後に割り込み要求をを出力する第
１のステップと、 前記ロック状態にもかかわらず受信データを読み出す第
２のステップと、 通信状態が通常通信状態か緊急通信状態かを示す通信状
態フラグを読み出し判定する第３のステップと、 前記第３のステップにて前記通信状態フラグが通常通信
状態を示す場合は通常時の処理を行う第４のステップ
と、 前記第３のステップにて前記通信状態フラグが緊急通信
状態を示す場合は緊急時の処理を行う第５のステップと
を含む処理を行い、 前記通信制御装置〔Ｂ〕によりロックされている状態に
あるにもかかわらず、前記通信制御装置〔Ｃ〕からの緊
急時の通信パケットのデ−タを受信し、前記通信制御装
置〔Ｃ〕からの緊急時の通信終了後において、前記通信
制御装置〔Ａ〕をロックしている前記通信制御装置
〔Ｂ〕から当該通信制御装置〔Ａ〕に対して、前記緊急
時の通信が行われる前の状態から通信が再開されるよう
に制御することを特徴とする通信制御方法。 - 【請求項７】 通信パケットにより形成される通信情報
を含む変調信号を伝送する情報伝送路にそれぞれ連結さ
れ前記通信情報の送信時に送信相手先をロック状態にし
てから送信を行う通信プロトコルを持つ複数の通信制御
装置を有する通信システムの通信制御方法において、 前記複数の通信制御装置に含まれる任意の通信制御装置
〔Ａ〕から、他の任意の通信制御装置〔Ｂ〕に対して緊
急時の通信を行う場合に対応する通信制御方法として、
前記通信制御装置〔Ａ〕から、前記通信システムに含ま
れる全ての各通信制御装置に対して、前記の通信制御装
置〔Ｂ〕に対して緊急通信を行う旨を伝達する第１の通
信パケットを同報通信により送信出力して当該緊急通信
を開始し、前記通信制御装置〔Ｂ〕は、 前記第１の通信パケットが同報通信であるか否かを判定
する第１のステップと、 第１のステップで前記第１の通信パケットが同報通信で
あると判定した場合、前記緊急通信が自装置宛であるか
否かを判定する第２のステップと、 第２のステップで前記緊急通信が自装置宛であると判断
した場合、次に個別通信で送られてきた第２の通信パケ
ットが同報通信であるか否かを判定する第３のステップ
と、 第３のステップで同報通信でないと判定した場合、前記
緊急通信を受信する第４のステップと、 前記第２のステップで前記緊急通信が自装置宛でないと
判定した場合、前記第１の通信パケットを含む同報通信
の受信を判定するまで待機する第５のステップとを含む
処理を行い、 前記通信制御装置〔Ｂ〕に対する緊急時の通信終了後に
おいて、前記全ての各通信制御装置に対して、前記通信
制御装置〔Ｂ〕に対する緊急時の通信を終了する旨を伝
達する通信パケットを同報通信により送信出力するとと
もに、通信制御装置〔Ａ〕から通信制御装置〔Ｂ〕に対
する緊急時の通信が行われている間においては、前記通
信制御装置〔Ａ〕および前記通信制御装置〔Ｂ〕を除く
他の全ての各通信制御装置としては、通信動作を停止し
て待機状態に置かれるように制御することを特徴とする
通信制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8105259A JP2917905B2 (ja) | 1996-04-25 | 1996-04-25 | 通信制御装置およびその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8105259A JP2917905B2 (ja) | 1996-04-25 | 1996-04-25 | 通信制御装置およびその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09294130A JPH09294130A (ja) | 1997-11-11 |
| JP2917905B2 true JP2917905B2 (ja) | 1999-07-12 |
Family
ID=14402666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8105259A Expired - Fee Related JP2917905B2 (ja) | 1996-04-25 | 1996-04-25 | 通信制御装置およびその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917905B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101590272B1 (ko) * | 2014-12-31 | 2016-01-29 | 엘에스산전 주식회사 | Plc 시스템의 메시지 처리장치 |
-
1996
- 1996-04-25 JP JP8105259A patent/JP2917905B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101590272B1 (ko) * | 2014-12-31 | 2016-01-29 | 엘에스산전 주식회사 | Plc 시스템의 메시지 처리장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09294130A (ja) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343469A (en) | Communication system and communication devices having lock function | |
| JPS63296540A (ja) | 単一集積回路マイクロ制御器におけるマルチプロトコル通信制御器 | |
| EP0574950B1 (en) | Image communication apparatus having a communication error check function | |
| JPH07177160A (ja) | データ転送装置 | |
| JPS5947906B2 (ja) | ル−プ伝送システム | |
| US5107456A (en) | Interface device for interfacing a network station to a physical network medium | |
| JPH0695676B2 (ja) | バス競合の解決のための方法と装置 | |
| JP2917905B2 (ja) | 通信制御装置およびその制御方法 | |
| CA2112312A1 (en) | Method and apparatus of communication | |
| EP1128273A2 (en) | Communication method and communication apparatus | |
| US7539206B2 (en) | Communication apparatus and method for supporting carrier sense multiple access/collision detection | |
| JPS63124650A (ja) | デジタルトランクインタフェース | |
| US4623885A (en) | Method and arrangement for distribution of send permission to terminals in a telecommunication network | |
| JPH089475A (ja) | リモートコントロール装置 | |
| JPS63160445A (ja) | 伝送制御方法 | |
| US7145915B1 (en) | Circuit and method for exchanging signals between network nodes | |
| JP2993008B2 (ja) | 物品識別システム | |
| EP1073236A2 (en) | Connection managing method of a digital interface | |
| EP0593195A2 (en) | Method and apparatus for communication between equipment units | |
| JP2615305B2 (ja) | 環状ネットワークステーション | |
| JPH0561988A (ja) | 識別システム | |
| JPH09205469A (ja) | データ通信システム及びデータ通信方法 | |
| JPH0561783A (ja) | マイクロコンピユータ | |
| EP1926024B1 (en) | Serial communication control system | |
| JPS5917751A (ja) | デ−タ通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |
|
| LAPS | Cancellation because of no payment of annual fees |