JP2917398B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2917398B2 JP2917398B2 JP2103761A JP10376190A JP2917398B2 JP 2917398 B2 JP2917398 B2 JP 2917398B2 JP 2103761 A JP2103761 A JP 2103761A JP 10376190 A JP10376190 A JP 10376190A JP 2917398 B2 JP2917398 B2 JP 2917398B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- horizontal
- phase
- horizontal output
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CCDを用いてなる固体撮像素子に関する。
本発明は、各受光部からの信号電荷を垂直方向に転送
し、水平ライン毎の信号電荷を出力部で読み出す固体撮
像素子において、水平転送部（21）を並列する４本以上
の水平出力レジスタで構成すると共に、各隣接する前段
の水平出力レジスタの１の位相の蓄積部と後段の水平出
力レジスタの他の位相の蓄積部との間に転送チャンネル
を形成し、２水平ライン以上の信号電荷を水平出力レジ
スタにより同時に読み出すようにすることによって、見
掛上の水平転送周波数を低減し、消費電力の低減化を図
るようにしたものである。
し、水平ライン毎の信号電荷を出力部で読み出す固体撮
像素子において、水平転送部（21）を並列する４本以上
の水平出力レジスタで構成すると共に、各隣接する前段
の水平出力レジスタの１の位相の蓄積部と後段の水平出
力レジスタの他の位相の蓄積部との間に転送チャンネル
を形成し、２水平ライン以上の信号電荷を水平出力レジ
スタにより同時に読み出すようにすることによって、見
掛上の水平転送周波数を低減し、消費電力の低減化を図
るようにしたものである。
CCD固体撮像素子としては、大別してフレームトラン
スファ型、インターライントランスファ型及びフレーム
インターライン型の３種類のものが知られている。
スファ型、インターライントランスファ型及びフレーム
インターライン型の３種類のものが知られている。
フレームトランスファ型CCD撮像素子は第４図の原理
図に示すように、複数の受光素子（１）をマトリクス状
に配列して成る受光領域（２）と、この受光領域（２）
にて得られた信号電荷を一時記憶する複数の蓄積素子
（３）をマトリクス状に配列してなる蓄積領域（４）
と、この蓄積領域（４）からの信号電荷を１水平ライン
毎に読み出す水平出力レジスタ（５）とを備えて成る。
図に示すように、複数の受光素子（１）をマトリクス状
に配列して成る受光領域（２）と、この受光領域（２）
にて得られた信号電荷を一時記憶する複数の蓄積素子
（３）をマトリクス状に配列してなる蓄積領域（４）
と、この蓄積領域（４）からの信号電荷を１水平ライン
毎に読み出す水平出力レジスタ（５）とを備えて成る。
インターライントランスファ型CCD撮像素子は第５図
の原理図に示すように、マトリクス状に配列された複数
の受光部（６）と、この受光部（６）の各列の１側に設
けられ、各受光部（６）からの信号電荷を垂直方向に転
送する複数の垂直転送レジスタ（７）と、垂直転送レジ
スタ（７）の終端側に設けられ、垂直転送レジスタ
（７）からの１水平ライン毎の信号電荷を読み出す水平
出力レジスタ（８）とを備えて成る。
の原理図に示すように、マトリクス状に配列された複数
の受光部（６）と、この受光部（６）の各列の１側に設
けられ、各受光部（６）からの信号電荷を垂直方向に転
送する複数の垂直転送レジスタ（７）と、垂直転送レジ
スタ（７）の終端側に設けられ、垂直転送レジスタ
（７）からの１水平ライン毎の信号電荷を読み出す水平
出力レジスタ（８）とを備えて成る。
フレームインターライン型CCD撮像素子は、第６図の
原理図に示すように、複数の受光部（11）をマトリクス
状に配列し、受光部（11）の各列の１側に受光部（11）
からの信号電荷を垂直方向に転送する垂直転送レジスタ
（12）を形成した感光領域（13）と、垂直転送レジスタ
の終端側に設けられた信号電荷を一時記憶する複数の垂
直転送レジスタからなる蓄積領域（14）と、この蓄積領
域（14）からの信号電荷を１水平ライン毎に読み出す水
平出力レジスタ（15）とを備えて成る。
原理図に示すように、複数の受光部（11）をマトリクス
状に配列し、受光部（11）の各列の１側に受光部（11）
からの信号電荷を垂直方向に転送する垂直転送レジスタ
（12）を形成した感光領域（13）と、垂直転送レジスタ
の終端側に設けられた信号電荷を一時記憶する複数の垂
直転送レジスタからなる蓄積領域（14）と、この蓄積領
域（14）からの信号電荷を１水平ライン毎に読み出す水
平出力レジスタ（15）とを備えて成る。
一方、固体撮像素子の高解像度化や小型化に対応させ
るために１水平ライン毎の信号電荷を読み出す出力部と
して２本の水平出力レジスタを設け、１水平ラインの信
号電荷のうち一方の１つ置きの信号電荷と他方の１つ置
きの信号電荷を夫々２本の水平出力レジスタに振り分け
て出力するようにした構成、さらには１水平ラインの信
号電荷を複数の水平出力レジスタに振り分けて出力する
ようにした構成も提案されている（特願昭57−121678
号、特願昭56−65657号参照）。
るために１水平ライン毎の信号電荷を読み出す出力部と
して２本の水平出力レジスタを設け、１水平ラインの信
号電荷のうち一方の１つ置きの信号電荷と他方の１つ置
きの信号電荷を夫々２本の水平出力レジスタに振り分け
て出力するようにした構成、さらには１水平ラインの信
号電荷を複数の水平出力レジスタに振り分けて出力する
ようにした構成も提案されている（特願昭57−121678
号、特願昭56−65657号参照）。
ところで、近時、固体撮像素子のさらなる高解像度化
に伴い水平転送周波数を低減して消費電力の省力化が望
まれている。
に伴い水平転送周波数を低減して消費電力の省力化が望
まれている。
本発明は、上述の点に鑑み、構成簡単にして水平転送
周波数の低減を図り、消費電力の省力化を可能にした固
体撮像素子を提供するものである。
周波数の低減を図り、消費電力の省力化を可能にした固
体撮像素子を提供するものである。
本発明は、各受光部から信号電荷を垂直転送レジスタ
（VR）［（VR1）〜（VR2）］により垂直方向に転送し、
水平ライン毎の信号電荷を２相駆動の水平転送部（21）
で読み出す固体撮像素子において、水平転送部（21）を
順次隣接して並列する４本以上の水平出力レジスタ（2
5）［（251）〜（254）］で構成し、垂直転送レジスタ
（VR）から転送されて各水平出力レジスタ（251）〜（2
54）から同時に出力する複数水平ラインの所定の列にあ
る各信号電荷e11,e12,e21,e22を各水平出力レジスタ（2
51）〜（254）の夫々対応する他の位相の転送領域（2
62）の蓄積部（ST2）に転送するための転送チャンネル
（27）を、各隣接する前段の水平出力レジスタの１の位
相の転送領域（261）の蓄積部（ST1）と後段の水平出力
レジスタの他の位相の転送領域（262）の蓄積部（ST2）
との間に形成し、各信号電荷e11,e12,e21,e22を各水平
出力レジスタ（251）〜（254）の同相ビットの同位相の
転送領域の蓄積部に振り分けた後、水平転送を開始して
２水平ライン以上の信号電荷（e11,e12），（e21,e22）
を水平出力レジスタ（25）により同時に読み出すように
構成する。
（VR）［（VR1）〜（VR2）］により垂直方向に転送し、
水平ライン毎の信号電荷を２相駆動の水平転送部（21）
で読み出す固体撮像素子において、水平転送部（21）を
順次隣接して並列する４本以上の水平出力レジスタ（2
5）［（251）〜（254）］で構成し、垂直転送レジスタ
（VR）から転送されて各水平出力レジスタ（251）〜（2
54）から同時に出力する複数水平ラインの所定の列にあ
る各信号電荷e11,e12,e21,e22を各水平出力レジスタ（2
51）〜（254）の夫々対応する他の位相の転送領域（2
62）の蓄積部（ST2）に転送するための転送チャンネル
（27）を、各隣接する前段の水平出力レジスタの１の位
相の転送領域（261）の蓄積部（ST1）と後段の水平出力
レジスタの他の位相の転送領域（262）の蓄積部（ST2）
との間に形成し、各信号電荷e11,e12,e21,e22を各水平
出力レジスタ（251）〜（254）の同相ビットの同位相の
転送領域の蓄積部に振り分けた後、水平転送を開始して
２水平ライン以上の信号電荷（e11,e12），（e21,e22）
を水平出力レジスタ（25）により同時に読み出すように
構成する。
本発明では、水平転送部（21）を４本以上の水平出力
レジスタ（25）で形成し、１水平ラインの信号電荷を各
２本の水平出力レジスタに振り分けて２水平ライン以上
の信号電荷（e11,e12），（e21,e22）を出力することに
より、全画素読み出しにおいて、見かけ上水平転送周波
数が低減し、消費電力の省力化が図れる。
レジスタ（25）で形成し、１水平ラインの信号電荷を各
２本の水平出力レジスタに振り分けて２水平ライン以上
の信号電荷（e11,e12），（e21,e22）を出力することに
より、全画素読み出しにおいて、見かけ上水平転送周波
数が低減し、消費電力の省力化が図れる。
以下、図面を参照して本発明によるCCD固体撮像素子
の一例を説明する。
の一例を説明する。
第１図は本例に係る固体撮像素子の一部を示し、同図
において、（VR）〔（VR1），（VR2）〕は受光部からの
信号電荷を垂直方向に転送するCCD構造の複数の垂直転
送レジスタ、（21）は垂直転送レジスタ（VR）の転送終
端に結合された水平出力レジスタからなる水平転送部を
示す。垂直転送レジスタ（VR）は水平方向の受光部（図
示せず）の数に対応して設けられ、各垂直転送レジスタ
（VR）は斜線で示すチャンネルストップ領域（22）にて
分離される。垂直転送レジスタ（VR）と水平転送部（2
1）の結合位置には読み出しゲート（23）が設けられ、
この読み出しゲート（23）のゲート電極（24）に与えら
れる電位によって垂直転送レジスタ（VR）から水平転送
部（21）への信号電荷の転送が制御されるようになされ
る。
において、（VR）〔（VR1），（VR2）〕は受光部からの
信号電荷を垂直方向に転送するCCD構造の複数の垂直転
送レジスタ、（21）は垂直転送レジスタ（VR）の転送終
端に結合された水平出力レジスタからなる水平転送部を
示す。垂直転送レジスタ（VR）は水平方向の受光部（図
示せず）の数に対応して設けられ、各垂直転送レジスタ
（VR）は斜線で示すチャンネルストップ領域（22）にて
分離される。垂直転送レジスタ（VR）と水平転送部（2
1）の結合位置には読み出しゲート（23）が設けられ、
この読み出しゲート（23）のゲート電極（24）に与えら
れる電位によって垂直転送レジスタ（VR）から水平転送
部（21）への信号電荷の転送が制御されるようになされ
る。
水平転送部（21）は例えば４本の水平出力レジスタ
（25）即ち互に水平するCCD構造の第１、第２、第３及
び第４の水平出力レジスタ（251）、（252）、（253）
及び（254）にて構成される。各水平出力レジスタ（2
51）、（252）、（253）及び（254）は夫々ストレージ
部（蓄積部）（ST1），（ST2）及びトランスファ部（転
送部）（TR1），（TR2）からなる複数の転送領域（26）
〔（261）、（262）〕を有し、各水平出力レジスタ（2
5）における夫々１つ置きの転送電極（261）に１の位相
のクロックパルスΦ１が、他の１つ置きの転送電極（26
2）に他の位相のクロックパルスΦ２が印加されて所謂
２相駆動によって水平方向に信号電荷を転送するように
なされる。そして、各隣接する水平出力レジスタ（25）
間には前段の水平出力レジスタから後段の水平出力レジ
スタに信号電荷を転送するためのCCD構造による転送チ
ャンネル（27）が形成される。この場合、転送チャンネ
ル（27）は後述で明らかなように全垂直転送レジスタ
（VR）に対して１つ置きに形成される。即ち、例えば第
１の水平出力レジスタ（251）の１の位相のストレージ
部（ST1）と第２の水平出力レジスタ（252）の他の位相
のストレージ部（ST2）間に転送チャンネル（27）が形
成され、第２の水平出力レジスタ（252）の１の位相の
ストレージ部（ST1）と第３の水平出力レジスタ（253）
の他の位相のストレージ部（ST2）間に転送チャンネル
（27）が形成され、第３の水平出力レジスタ（253）の
１の位相のストレージ部（ST1）と第４の水平出力レジ
スタ（254）の他の位相のストレージ部（ST2）内に転送
チャンネル（27）が形成される。各水平出力レジスタ
（25）及び各転送チャンネル（27）は斜線で示すチャン
ネルストップ領域（22）にて分離されている。ここで、
水平転送部（21）では各水平出力レジスタ（25）の１の
位相の転送領域（261）の転送電極（図示せず）同士に
は同一電圧が与えられ、他の位相の転送領域（262）の
転送電極（図示せず）同士には同一電圧が与えられ、各
転送チャンネル（27）のゲート電極（図示せず）同士に
は同一電位が与えられるようになされる。従って、水平
転送部（21）における電極としては、水平出力レジスタ
（25）の１の位相の転送領域（261）の転送電極、他の
位相の転送領域（262）の転送電極及び転送チャンネル
（27）のゲート電極の３種類の電極で構成される。各垂
直転送レジスタ（VR1）及び（VR2）は、夫々第１の水平
出力レジスタ（251）の各転送領域（261）及び（262）
のストレージ部（ST1）及び（ST2）に（即ち水平出力レ
ジスタ（25）の1/2ビット毎のストレージ部に）結合さ
れるようになされる。
（25）即ち互に水平するCCD構造の第１、第２、第３及
び第４の水平出力レジスタ（251）、（252）、（253）
及び（254）にて構成される。各水平出力レジスタ（2
51）、（252）、（253）及び（254）は夫々ストレージ
部（蓄積部）（ST1），（ST2）及びトランスファ部（転
送部）（TR1），（TR2）からなる複数の転送領域（26）
〔（261）、（262）〕を有し、各水平出力レジスタ（2
5）における夫々１つ置きの転送電極（261）に１の位相
のクロックパルスΦ１が、他の１つ置きの転送電極（26
2）に他の位相のクロックパルスΦ２が印加されて所謂
２相駆動によって水平方向に信号電荷を転送するように
なされる。そして、各隣接する水平出力レジスタ（25）
間には前段の水平出力レジスタから後段の水平出力レジ
スタに信号電荷を転送するためのCCD構造による転送チ
ャンネル（27）が形成される。この場合、転送チャンネ
ル（27）は後述で明らかなように全垂直転送レジスタ
（VR）に対して１つ置きに形成される。即ち、例えば第
１の水平出力レジスタ（251）の１の位相のストレージ
部（ST1）と第２の水平出力レジスタ（252）の他の位相
のストレージ部（ST2）間に転送チャンネル（27）が形
成され、第２の水平出力レジスタ（252）の１の位相の
ストレージ部（ST1）と第３の水平出力レジスタ（253）
の他の位相のストレージ部（ST2）間に転送チャンネル
（27）が形成され、第３の水平出力レジスタ（253）の
１の位相のストレージ部（ST1）と第４の水平出力レジ
スタ（254）の他の位相のストレージ部（ST2）内に転送
チャンネル（27）が形成される。各水平出力レジスタ
（25）及び各転送チャンネル（27）は斜線で示すチャン
ネルストップ領域（22）にて分離されている。ここで、
水平転送部（21）では各水平出力レジスタ（25）の１の
位相の転送領域（261）の転送電極（図示せず）同士に
は同一電圧が与えられ、他の位相の転送領域（262）の
転送電極（図示せず）同士には同一電圧が与えられ、各
転送チャンネル（27）のゲート電極（図示せず）同士に
は同一電位が与えられるようになされる。従って、水平
転送部（21）における電極としては、水平出力レジスタ
（25）の１の位相の転送領域（261）の転送電極、他の
位相の転送領域（262）の転送電極及び転送チャンネル
（27）のゲート電極の３種類の電極で構成される。各垂
直転送レジスタ（VR1）及び（VR2）は、夫々第１の水平
出力レジスタ（251）の各転送領域（261）及び（262）
のストレージ部（ST1）及び（ST2）に（即ち水平出力レ
ジスタ（25）の1/2ビット毎のストレージ部に）結合さ
れるようになされる。
次に、この実施例の動作について、第２図（水平出力
レジスタ間の転送時のポテンシャル変化図）及び第３図
（タイミングチャート図）を参照して説明する。尚第２
図のポテンシャル変化は、第１図における〜の転送
径路について示したものである。
レジスタ間の転送時のポテンシャル変化図）及び第３図
（タイミングチャート図）を参照して説明する。尚第２
図のポテンシャル変化は、第１図における〜の転送
径路について示したものである。
先ず、垂直転送レジスタ（VR）〔（VR1），（VR2）〕
の第１の水平ラインの信号電荷（e11），（e12）を読み
出すには、時刻t0（第３図）で読み出しゲート（23）を
オンし、同時に水平出力レジスタ（25）の１の位相の転
送領域（261）、他の位相の転送領域（262）及び転送チ
ャンネル（27）をオン（高レベル）とする。これによ
り、第２図Ａに示すように垂直転送レジスタ（VR1）か
らの信号電荷（e11）が第１の水平出力レジスタ（251）
の１の位相の転送領域（261）のストレージ部（ST1）、
転送チャンネル（27）及び第２の水平出力レジスタ（25
2）の他の位相の転送領域（262）のストレージ部（S
T2）に転送され、垂直転送レジスタ（VR2）からの信号
電荷（e12）が第１の水平出力レジスタ（251）の他の位
相の転送領域（262）のストレージ部（ST2）に転送され
る。
の第１の水平ラインの信号電荷（e11），（e12）を読み
出すには、時刻t0（第３図）で読み出しゲート（23）を
オンし、同時に水平出力レジスタ（25）の１の位相の転
送領域（261）、他の位相の転送領域（262）及び転送チ
ャンネル（27）をオン（高レベル）とする。これによ
り、第２図Ａに示すように垂直転送レジスタ（VR1）か
らの信号電荷（e11）が第１の水平出力レジスタ（251）
の１の位相の転送領域（261）のストレージ部（ST1）、
転送チャンネル（27）及び第２の水平出力レジスタ（25
2）の他の位相の転送領域（262）のストレージ部（S
T2）に転送され、垂直転送レジスタ（VR2）からの信号
電荷（e12）が第１の水平出力レジスタ（251）の他の位
相の転送領域（262）のストレージ部（ST2）に転送され
る。
次に、時刻t1（第３図及び第２図Ｂ）及び時刻t2（第
３図及び第２図Ｃ）で水平出力レジスタ（25）の１の位
相の転送領域（26）をオフ（低レベル）にした状態で転
送チャンネル（27）をオンし、続いて転送チャンネル
（27）及び他の位相の転送領域（262）をオンした後、
時刻t3（第３図）で、水平出力レジスタ（25）の１の位
相の転送領域（261）及び転送チャンネル（27）を共に
オフとして他の位相の転送領域（262）をオンとする。
これにより第２図Ｄに示すように、一方の垂直転送レジ
スタ（VR1）からの信号電荷（e11）は第２の水平出力レ
ジスタ（252）の他の位相のストレージ部（ST2）に完全
に転送される。他方の垂直転送レジスタ（VR2）からの
信号電荷（e12）は第１の水平出力レジスタ（251）の他
の位相のストレージ部（ST2）に留まる。
３図及び第２図Ｃ）で水平出力レジスタ（25）の１の位
相の転送領域（26）をオフ（低レベル）にした状態で転
送チャンネル（27）をオンし、続いて転送チャンネル
（27）及び他の位相の転送領域（262）をオンした後、
時刻t3（第３図）で、水平出力レジスタ（25）の１の位
相の転送領域（261）及び転送チャンネル（27）を共に
オフとして他の位相の転送領域（262）をオンとする。
これにより第２図Ｄに示すように、一方の垂直転送レジ
スタ（VR1）からの信号電荷（e11）は第２の水平出力レ
ジスタ（252）の他の位相のストレージ部（ST2）に完全
に転送される。他方の垂直転送レジスタ（VR2）からの
信号電荷（e12）は第１の水平出力レジスタ（251）の他
の位相のストレージ部（ST2）に留まる。
次に、時刻t4（第３図）で転送チャンネル（27）をオ
フとしたまま、１の位相の転送領域（261）をオンと
し、他の位相の転送領域（262）をオフとする。これに
より、第２図Ｅに示すように、各信号電荷（e11）及び
（e12）は夫々第１及び第２の水平出力レジスタ（251）
及び（252）の夫々の１の位相のストレージ部（ST1）へ
の1/2ビット転送される。
フとしたまま、１の位相の転送領域（261）をオンと
し、他の位相の転送領域（262）をオフとする。これに
より、第２図Ｅに示すように、各信号電荷（e11）及び
（e12）は夫々第１及び第２の水平出力レジスタ（251）
及び（252）の夫々の１の位相のストレージ部（ST1）へ
の1/2ビット転送される。
次に、時刻t5,t6及びt7（第３図）で順次に転送チャ
ンネル（27）をオン（第２図Ｆ参照）、１の位相の転送
領域（261）をオフ（第２図Ｇ参照）、そして転送チャ
ンネル（27）と共に他の位相の転送領域（262）をオン
した後（第２図Ｈ参照）、時刻t8（第３図）で１の位相
の転送領域（261）と共に転送チャンネル（27）をオフ
とする。これにより、第２図Ｉに示すように信号電荷
（e11）は第３の水平出力レジスタ（253）の他の位相の
ストレージ部（ST2）に、信号電荷（e12）は第２の水平
出力レジスタ（252）の他の位相のストレージ部（ST2）
に転送される。
ンネル（27）をオン（第２図Ｆ参照）、１の位相の転送
領域（261）をオフ（第２図Ｇ参照）、そして転送チャ
ンネル（27）と共に他の位相の転送領域（262）をオン
した後（第２図Ｈ参照）、時刻t8（第３図）で１の位相
の転送領域（261）と共に転送チャンネル（27）をオフ
とする。これにより、第２図Ｉに示すように信号電荷
（e11）は第３の水平出力レジスタ（253）の他の位相の
ストレージ部（ST2）に、信号電荷（e12）は第２の水平
出力レジスタ（252）の他の位相のストレージ部（ST2）
に転送される。
次に、時刻t9（第３図）で転送チャンネル（27）をオ
フとしたまま、１の位相の転送領域（261）をオンと
し、他の位相の転送領域（262）をオフとすることによ
り、第２図Ｊに示すように信号電荷（e11）は第３の水
平出力レジスタ（253）の１の位相のストレージ部（S
T1）に、信号電荷（e12）は第２の水平出力レジスタ（2
52）の１の位相のストレージ部（ST1）に夫々1/2ビット
転送される。
フとしたまま、１の位相の転送領域（261）をオンと
し、他の位相の転送領域（262）をオフとすることによ
り、第２図Ｊに示すように信号電荷（e11）は第３の水
平出力レジスタ（253）の１の位相のストレージ部（S
T1）に、信号電荷（e12）は第２の水平出力レジスタ（2
52）の１の位相のストレージ部（ST1）に夫々1/2ビット
転送される。
次に、時刻t10（第３図）で再び読み出しゲート（2
3）をオンし、同時に水平出力レジスタ（25）の１の位
相及び他の位相の転送領域（261）及び（262）をオンす
ることにより、第２図Ｒに示すように垂直転送レジスタ
（VR1），（VR2）からの第２の水平ラインの信号電荷
（e21），（e22）が夫々第１の水平出力レジスタ（2
51）側に転送される。
3）をオンし、同時に水平出力レジスタ（25）の１の位
相及び他の位相の転送領域（261）及び（262）をオンす
ることにより、第２図Ｒに示すように垂直転送レジスタ
（VR1），（VR2）からの第２の水平ラインの信号電荷
（e21），（e22）が夫々第１の水平出力レジスタ（2
51）側に転送される。
次いで、時刻t11,t12及びt13（第３図）で、上記の時
刻t1,t2及びt3と同様の電位を順次に水平出力レジスタ
（25）及び転送チャンネル（27）に与える。これによ
り、最終的に第２図Ｎに示すように、第１の水平ライン
の信号電荷（e11），（e12）が、第４及び第３の水平出
力レジスタ（254）及び（253）とに振り分けられ、即ち
その１つ置きの信号電荷（e11）が第４の水平出力レジ
スタ（254）の他の位相の転送領域のストレージ部（S
T2）に、他の１つ置きの信号電荷（e12）が第３の水平
出力レジスタ（253）の他の位相の転送領域のストレー
ジ部（ST2）に転送され、また、第２の水平ラインの信
号電荷（e21），（e22）が第２及び第１の水平出力レジ
スタ（252）及び（251）に振り分けられ、即ちその１つ
置きの信号電荷（e21）が第２の水平出力レジスタ（2
52）の他の位相の転送領域のストレージ部（ST2）に、
他の１つ置きの信号電荷（e22）が第１の水平出力レジ
スタ（251）の他の位相の転送領域のストレージ部（S
T2）に夫々転送される。
刻t1,t2及びt3と同様の電位を順次に水平出力レジスタ
（25）及び転送チャンネル（27）に与える。これによ
り、最終的に第２図Ｎに示すように、第１の水平ライン
の信号電荷（e11），（e12）が、第４及び第３の水平出
力レジスタ（254）及び（253）とに振り分けられ、即ち
その１つ置きの信号電荷（e11）が第４の水平出力レジ
スタ（254）の他の位相の転送領域のストレージ部（S
T2）に、他の１つ置きの信号電荷（e12）が第３の水平
出力レジスタ（253）の他の位相の転送領域のストレー
ジ部（ST2）に転送され、また、第２の水平ラインの信
号電荷（e21），（e22）が第２及び第１の水平出力レジ
スタ（252）及び（251）に振り分けられ、即ちその１つ
置きの信号電荷（e21）が第２の水平出力レジスタ（2
52）の他の位相の転送領域のストレージ部（ST2）に、
他の１つ置きの信号電荷（e22）が第１の水平出力レジ
スタ（251）の他の位相の転送領域のストレージ部（S
T2）に夫々転送される。
即ち、これにより各水平出力レジスタ（251）〜（2
54）から同時に出力する２列２水平ラインの信号電荷
（e11），（e12），（e21），（e22）は、第１図の，
，，に示すように、各水平出力レジスタ（2
51），（252），（253），（254）の互に同相ビットの
同位相の転送領域のストレージ部、ここではストレージ
部（ST2）に転送されることになる。
54）から同時に出力する２列２水平ラインの信号電荷
（e11），（e12），（e21），（e22）は、第１図の，
，，に示すように、各水平出力レジスタ（2
51），（252），（253），（254）の互に同相ビットの
同位相の転送領域のストレージ部、ここではストレージ
部（ST2）に転送されることになる。
これ以後は、１の位相及び他の位相の転送領域（2
61）及び（262）に夫々２相の転送クロックφ１及びφ
２を供給して４本の水平出力レジスタ（25）を駆動して
各信号電荷（e11），（e12），（e21），（e22）を水平
方向に転送されていく。これら２水平ラインの出力は例
えばマルチプレクサにてシリアル変換（順序を補正）し
たのち、後段の信号処理系に供給するようになされてい
る。
61）及び（262）に夫々２相の転送クロックφ１及びφ
２を供給して４本の水平出力レジスタ（25）を駆動して
各信号電荷（e11），（e12），（e21），（e22）を水平
方向に転送されていく。これら２水平ラインの出力は例
えばマルチプレクサにてシリアル変換（順序を補正）し
たのち、後段の信号処理系に供給するようになされてい
る。
かかる構成によれば、４本の水平出力レジスタ（2
51）〜（254）を用いて２水平ラインの信号電荷（e11,e
12）と（e21,e22）を同時に読み出すために、例えば全
画素読み出しのイメージセンサにおいて、従来の２本の
水平出力レジスタで１水平ラインを読み出す場合に比し
て、見掛上の水平転送周波数が1/2となり、その結果消
費電力を半分に低減することができる。また、４本の水
平出力レジスタ（25）を有するも、電極は３種類で済
み、簡単な構造で水平転送部（21）を構成することがで
きる。また水平転送の転送効率に影響を与えることな
く、水平出力レジスタ（25）間の転送を行うことができ
る。そして、水平出力レジスタ間の電荷転送に際しては
信号電荷（e11），（e12），（e21），（e22）等を混合
することなく容易、且つ確実に転送することができ、２
水平ラインの信号を位相ずれが生ずることなく同時に出
力することができる。尚、上例では、４本の水平出力レ
ジスタを用いて２水平ラインの信号電荷を同時に出力す
るようにしたが、これに限らず、水平転送部（21）を４
本以上の水平出力レジスタ（25）で構成して２水平ライ
ン以上の信号電荷を同時に出力するようになすことも可
能である。
51）〜（254）を用いて２水平ラインの信号電荷（e11,e
12）と（e21,e22）を同時に読み出すために、例えば全
画素読み出しのイメージセンサにおいて、従来の２本の
水平出力レジスタで１水平ラインを読み出す場合に比し
て、見掛上の水平転送周波数が1/2となり、その結果消
費電力を半分に低減することができる。また、４本の水
平出力レジスタ（25）を有するも、電極は３種類で済
み、簡単な構造で水平転送部（21）を構成することがで
きる。また水平転送の転送効率に影響を与えることな
く、水平出力レジスタ（25）間の転送を行うことができ
る。そして、水平出力レジスタ間の電荷転送に際しては
信号電荷（e11），（e12），（e21），（e22）等を混合
することなく容易、且つ確実に転送することができ、２
水平ラインの信号を位相ずれが生ずることなく同時に出
力することができる。尚、上例では、４本の水平出力レ
ジスタを用いて２水平ラインの信号電荷を同時に出力す
るようにしたが、これに限らず、水平転送部（21）を４
本以上の水平出力レジスタ（25）で構成して２水平ライ
ン以上の信号電荷を同時に出力するようになすことも可
能である。
又、本発明に係る水平転送部（21）は前述したフレー
ムトランスファ型、インターライントランスファ型、フ
レームインターライン型等の固体撮像素子の水平転送部
に適用できるものである。
ムトランスファ型、インターライントランスファ型、フ
レームインターライン型等の固体撮像素子の水平転送部
に適用できるものである。
本発明によれば、固体撮像素子において、その出力部
を４本以上の水平出力レジスタで構成して２水平ライン
以上の信号電荷を同時に出力することにより、見掛上の
水平転送周波数を低減し、消費電力の低減を図ることが
できる。
を４本以上の水平出力レジスタで構成して２水平ライン
以上の信号電荷を同時に出力することにより、見掛上の
水平転送周波数を低減し、消費電力の低減を図ることが
できる。
また各隣接する前段の水平出力レジスタの１の位相の
転送領域の蓄積部と後段の水平出力レジスタの他の位相
の転送領域の蓄積部間に転送チャンネルを形成し、各水
平出力レジスタから同時に出力される複数水平ラインの
所定の列にある各信号電荷を転送チャンネルを通じて各
水平出力レジスタに転送して各水平出力レジスタにおけ
る同相ビットの同位相の転送領域の蓄積部に振り分けた
後、水平転送を開始するので、水平出力レジスタ間の電
荷転送を容易に行うことができると共に、信号電荷を位
相ずれすることなく、しかも水平ラインを順番通りに各
水平出力レジスタを通して出力することができる。
転送領域の蓄積部と後段の水平出力レジスタの他の位相
の転送領域の蓄積部間に転送チャンネルを形成し、各水
平出力レジスタから同時に出力される複数水平ラインの
所定の列にある各信号電荷を転送チャンネルを通じて各
水平出力レジスタに転送して各水平出力レジスタにおけ
る同相ビットの同位相の転送領域の蓄積部に振り分けた
後、水平転送を開始するので、水平出力レジスタ間の電
荷転送を容易に行うことができると共に、信号電荷を位
相ずれすることなく、しかも水平ラインを順番通りに各
水平出力レジスタを通して出力することができる。
そして、各水平出力レジスタを通じて順次隣接する２
水平ライン以上の信号電荷が出力されるので、この出力
をシリアル変換して出力信号の順序を補正することによ
り、容易に各水平ラインの画素配列順の信号配列とする
ことができる。
水平ライン以上の信号電荷が出力されるので、この出力
をシリアル変換して出力信号の順序を補正することによ
り、容易に各水平ラインの画素配列順の信号配列とする
ことができる。
従って、特に小型化或は高解像度化された固体撮像素
子に適用して好適ならしめるものである。
子に適用して好適ならしめるものである。
第１図は本発明による固体撮像素子の要部を示す構成
図、第２図は水平出力レジスタ間の転送時のポテンシャ
ル変化図、第３図はタイミングチャート図、第４図〜第
６図は夫々固体撮像素子の原理的構成図である。 （VR1）（VR2）は垂直転送レジスタ、（21）は水平転送
部、（251）〜（254）は水平出力レジスタ、（261）（2
62）は転送領域、（27）は転送チャンネルである。
図、第２図は水平出力レジスタ間の転送時のポテンシャ
ル変化図、第３図はタイミングチャート図、第４図〜第
６図は夫々固体撮像素子の原理的構成図である。 （VR1）（VR2）は垂直転送レジスタ、（21）は水平転送
部、（251）〜（254）は水平出力レジスタ、（261）（2
62）は転送領域、（27）は転送チャンネルである。
Claims (1)
- 【請求項１】各受光部からの信号電荷を垂直転送レジス
タにより垂直方向に転送し、水平ライン毎の信号電荷を
２相駆動の水平転送部で読み出す固体撮像素子におい
て、 上記水平転送部は順次隣接して並列する４本以上の水平
出力レジスタで構成され、 上記垂直転送レジスタから転送されて上記各水平出力レ
ジスタから同時に出力される複数水平ラインの所定の列
にある各信号電荷を上記各水平出力レジスタの夫々対応
する他の位相の転送領域の蓄積部に転送するための転送
チャンネルが、各隣接する前段の水平出力レジスタの１
の位相の転送領域の蓄積部と後段の水平出力レジスタの
他の位相の転送領域の蓄積部との間に形成され、 上記各信号電荷を上記各水平出力レジスタにおける同相
ビットの同位相の転送領域の蓄積部に振り分けた後、水
平転送を開始して、 ２水平ライン以上の信号電荷を上記水平出力レジスタよ
り同時に読み出すことを特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2103761A JP2917398B2 (ja) | 1990-04-19 | 1990-04-19 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2103761A JP2917398B2 (ja) | 1990-04-19 | 1990-04-19 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH042284A JPH042284A (ja) | 1992-01-07 |
| JP2917398B2 true JP2917398B2 (ja) | 1999-07-12 |
Family
ID=14362499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2103761A Expired - Lifetime JP2917398B2 (ja) | 1990-04-19 | 1990-04-19 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917398B2 (ja) |
-
1990
- 1990-04-19 JP JP2103761A patent/JP2917398B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH042284A (ja) | 1992-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4665276B2 (ja) | 固体撮像装置及びその駆動方法 | |
| US5400071A (en) | Solid-state image sensing device having a multi-row direction transfer circuit | |
| JP3102348B2 (ja) | カラーリニアイメージセンサおよびその駆動方法 | |
| JP2917398B2 (ja) | 固体撮像素子 | |
| JP3581554B2 (ja) | イメージセンサ及び画像読取装置 | |
| EP0522436B1 (en) | CCD linear sensor | |
| JP3277974B2 (ja) | 固体撮像素子 | |
| JP4269431B2 (ja) | 固体撮像装置およびその駆動方法並びに画像入力装置 | |
| JPH09233394A (ja) | 撮像装置 | |
| JP3208791B2 (ja) | Ｃｃｄ撮像素子及びその駆動方法 | |
| US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
| JP2002231928A (ja) | Ｃｃｄ撮像素子及びその駆動方法 | |
| JPH11164205A (ja) | 固体撮像装置およびその駆動方法 | |
| JP2931531B2 (ja) | 固体撮像装置 | |
| JPH11164087A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH01114286A (ja) | 映像信号のディジタル記憶装置 | |
| JP2000209599A (ja) | 固体撮像装置およびその駆動方法並びにカメラシステム | |
| JP3057898B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP3944073B2 (ja) | 光電変換装置及びイメージセンサ | |
| JPH0522514A (ja) | カラーリニアセンサ | |
| JPH11308409A (ja) | 画像読取装置及びその画像縮小読取方法 | |
| JP2983864B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP3248265B2 (ja) | 固体撮像装置 | |
| JP2001054018A (ja) | 固体撮像素子の駆動方法 | |
| JP2940802B2 (ja) | 固体撮像素子及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |