JP2917285B2 - Image memory device - Google Patents

Image memory device

Info

Publication number
JP2917285B2
JP2917285B2 JP1063461A JP6346189A JP2917285B2 JP 2917285 B2 JP2917285 B2 JP 2917285B2 JP 1063461 A JP1063461 A JP 1063461A JP 6346189 A JP6346189 A JP 6346189A JP 2917285 B2 JP2917285 B2 JP 2917285B2
Authority
JP
Japan
Prior art keywords
address
image
data
image data
image memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1063461A
Other languages
Japanese (ja)
Other versions
JPH02289008A (en
Inventor
良次 勝部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1063461A priority Critical patent/JP2917285B2/en
Publication of JPH02289008A publication Critical patent/JPH02289008A/en
Application granted granted Critical
Publication of JP2917285B2 publication Critical patent/JP2917285B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像メモリ装置に係わり、特に画像メモリ装
置を構成する画像メモリにおける画像データの書込アド
レスまたは読出アドレスを、CPU(Centra Processing U
nit)から変換データが書き込まれるダブルバッファ構
成のメモリに変換し、画像メモリに与える画像メモリ装
置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image memory device, and more particularly to a CPU (Centra Processing Unit) for writing or reading an address of image data in an image memory constituting an image memory device.
The present invention relates to an image memory device for converting a nit) into a double-buffered memory into which conversion data is written and supplying the converted data to an image memory.

〔従来の技術〕[Conventional technology]

従来の画像メモリ装置では、画像メモリにおける画像
データの書込アドレスまたは読出アドレスは、カウンタ
および演算回路により半固定的に与えられるように構成
されていた。
In a conventional image memory device, a write address or a read address of image data in an image memory is configured to be semi-fixedly given by a counter and an arithmetic circuit.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述した従来の画像メモリ装置では、画像メモリにお
ける画像データの書込アドレスまたは読出アドレスがカ
ウンタおよび演算回路により半固定となっていたため
に、自由にアドレス構成を変更することができないとい
う問題があった。
In the above-described conventional image memory device, the write address or read address of the image data in the image memory is semi-fixed by the counter and the arithmetic circuit, so that the address configuration cannot be freely changed. .

本発明はこのような事情に鑑みなされたものであり、
画像メモリにおける画像データの書込アドレスまたは読
出アドレスのアドレス構成を自由に変更することができ
る画像メモリ装置を提供することを目的とするものであ
る。
The present invention has been made in view of such circumstances,
It is an object of the present invention to provide an image memory device capable of freely changing the address configuration of a write address or a read address of image data in an image memory.

〔課題を解決するための手段〕[Means for solving the problem]

本発明では、(イ)それぞれ独立したアドレスを発生
させる第1および第2のアドレス発生手段と、(ロ)第
1のアドレス発生手段によって発生された第1のアドレ
スを書込アドレスとして使用することにより画像データ
の書き込みを行う第1の画像メモリと、(ハ)第1のア
ドレス発生手段によって発生された第1のアドレスを画
像データの読み出しのための第1の読出アドレスに変換
するための第1の変換データが供給されたときこれを格
納する第1の変換データ格納メモリと、(ニ)この第1
の変換データ格納メモリに格納された第1の変換データ
を用いて得られた第1の読出アドレスを用いて第1の画
像メモリから画像データを読み出す第1の画像データ読
出手段と、(ホ)第1の画像メモリから読み出された画
像データの書き込みを行うための第2の画像メモリと、
(ヘ)この第2の画像メモリに画像データを書き込む際
に使用する書込アドレスを第2のアドレス発生手段の発
生した第2のアドレスから作成するための第2の変換デ
ータが供給されたときこれを格納する第2の変換データ
格納メモリと、(ト)画像データ読出手段によって読み
出された画像データを第2の変換データ格納メモリに格
納された第2の変換データによって変換された第2のア
ドレスを用いて第2の変換データ格納メモリに書き込む
画像データ書込手段と、(チ)第2の変換データ格納メ
モリに書き込まれた画像データを第2のアドレス発生手
段によって発生された第2のアドレスを用いて読み出す
第2の画像データ読出手段と、(リ)第1および第2の
変換データを出力するCPUとを画像メモリ装置に具備さ
せる。
In the present invention, (a) first and second address generating means for generating independent addresses, and (b) using the first address generated by the first address generating means as a write address And (c) a first image memory for converting the first address generated by the first address generating means into a first read address for reading the image data. A first conversion data storage memory for storing the first conversion data when it is supplied; (d) the first conversion data storage memory;
(E) first image data reading means for reading image data from the first image memory using the first read address obtained by using the first conversion data stored in the conversion data storage memory of (e); A second image memory for writing image data read from the first image memory;
(F) When the second converted data for creating the write address used for writing the image data in the second image memory from the second address generated by the second address generating means is supplied. A second conversion data storage memory for storing the data, and (g) a second conversion data obtained by converting the image data read by the image data reading means by the second conversion data stored in the second conversion data storage memory. Image data writing means for writing to the second conversion data storage memory using the address of (h), and (h) image data written to the second conversion data storage memory for the second conversion data generated by the second address generation means. The image memory device is provided with second image data reading means for reading using the above address, and (c) a CPU for outputting the first and second converted data.

本発明によれば、第1または第2の画像メモリにおけ
る画像データの書込アドレスまたは読出アドレスを変換
するための第1および第2の変換データを、CPUより書
き込み可能な一対の変換データ格納手段を付設し、この
一対の変換データ格納手段にCPUより変換データを書き
込むと共に、第1および第2の画像メモリに画像データ
を書き込みまたは画像データを読み出す際に、一対の変
換データ格納手段のいずれか一方の変換データ格納手段
により第1または第2のアドレス発生手段から出力され
る画像データの書込アドレスまたは読出アドレスを変換
するように構成したので、少ないアドレス発生手段を用
いて書込アドレスまたは読出アドレスのアドレス構成を
自由に変更することができる。
According to the present invention, a pair of conversion data storage means capable of writing, from a CPU, first and second conversion data for converting a write address or a read address of image data in a first or second image memory. When writing conversion data from the CPU to the pair of conversion data storage means and writing image data to or reading image data from the first and second image memories, one of the pair of conversion data storage means is provided. Since the write address or read address of the image data output from the first or second address generation means is converted by one of the conversion data storage means, the write address or the read address can be reduced using a small number of address generation means. The address structure of the address can be freely changed.

しかも第1および第2のアドレス発生手段という2つ
のアドレス発生手段を用意したので、画像データの読み
出しまたは書き込みの順番を変更することにより、画像
メモリ装置の外部に接続される表示装置の画面上で、画
像の左右反転、上下反転、回転、位置移動等の効果を出
すことができる。
In addition, since two address generating means, ie, first and second address generating means, are prepared, the order of reading or writing of image data is changed so that the display on the screen of a display device connected to the outside of the image memory device can be performed. In addition, effects such as horizontal reversal, vertical reversal, rotation, and position movement of an image can be obtained.

〔実施例〕〔Example〕

以下、本発明の実施例を図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図には本発明に係わる画像メモリ装置の一実施例
の構成が示されている。同図において、本発明に係わる
画像メモリ装置には2つの画像メモリ10、20が設けられ
ている。画像メモリ10はアドレス発生器11から出力され
る書込アドレスまたは読出アドレスに基づいて画像デー
タの書き込みまたは読み出しが行われる。また、12、13
はRAM(ランダム・アクセス・メモリ)であり、CPU30よ
りアドレスを変換するための変換データが書き込まれる
ようになっている。14はアドレス発生器から出力される
読出・書込選択信号(以下、選択信号という)により切
り換えられるアナログスイッチであり、アナログスイッ
チ15、16、17はレジスタ28から出力される切換信号によ
り切換制御される。
FIG. 1 shows the configuration of an embodiment of an image memory device according to the present invention. In the figure, the image memory device according to the present invention is provided with two image memories 10 and 20. The image memory 10 writes or reads image data based on a write address or a read address output from the address generator 11. Also, 12, 13
Is a RAM (random access memory) in which conversion data for address conversion is written by the CPU 30. Reference numeral 14 denotes an analog switch that is switched by a read / write selection signal (hereinafter, referred to as a selection signal) output from the address generator. The analog switches 15, 16, and 17 are switched and controlled by a switching signal output from a register 28. You.

同様に、画像メモリ20はアドレス発生器21から出力さ
れる書込アドレスまたは読出アドレスに基づいて画像メ
モリ10から読み出された画像データの書き込みまたは読
み出しが行われる。
Similarly, the image memory 20 writes or reads the image data read from the image memory 10 based on the write address or the read address output from the address generator 21.

また、RAM22、23は、RAM12、13と同様に、CPU30より
アドレスを変換するための変換データが書き込まれるよ
うになっている。アナログスイッチ24はアナログスイッ
チ14と同様に、アドレス発生器21から出力される選択信
号により切り換えられる。アナログスイッチ25、26、27
はアナログスイッチ15、16、17と同様に、レジスタ28か
ら出力される切換信号により切換制御される。
In the RAMs 22 and 23, similarly to the RAMs 12 and 13, conversion data for address conversion is written by the CPU 30. The analog switch 24 is switched by a selection signal output from the address generator 21 similarly to the analog switch 14. Analog switch 25, 26, 27
Are controlled by a switching signal output from the register 28 in the same manner as the analog switches 15, 16, and 17.

レジスタ28には、RAM12またはRAM13のいずれか一方を
アドレス発生器11の読出アドレス出力端RADRと画像メモ
リ10のアドレス入力端ADRとの間に接続すると共に、RAM
22またはRAM23のいずれか一方をアドレス発生器21の書
込アドレス出力端WADRと画像メモリ20のアドレス入力端
ADRとの間に接続するように、アナログスイッチ15、1
6、17、25、26、27を切り換えるためのデータがCPU30か
ら書き込まれるようになっている。
In the register 28, one of the RAM 12 and the RAM 13 is connected between the read address output terminal RADR of the address generator 11 and the address input terminal ADR of the image memory 10, and the RAM 12
Either 22 or RAM 23 is used as the write address output terminal WADR of the address generator 21 and the address input terminal of the image memory 20.
Analog switch 15, 1 to connect between ADR
Data for switching among 6, 17, 25, 26, and 27 is written from the CPU 30.

また、アナログスイッチ14、24は、書き込み時には接
点a側に、読み出し時には接点b側に切り換えられるも
のとする。
The analog switches 14 and 24 are switched to the contact a side during writing and to the contact b side during reading.

上述した構成において、画像メモリ装置の入力端子10
0から画像データが入力される際に、アドレス発生器11
の端子R/W SELよりアナログスイッチ14に選択信号が出
力され、アナログスイッチ14は接点a側に切り換えられ
る。このときに、アドレス発生器11の書込アドレス出力
端WADRよりアナログスイッチ14を介して画像メモリ10の
アドレス入力端ADRに書込アドレスが出力され、この結
果、画像メモリ10の所定のアドレスに画像データが書き
込まれる。
In the configuration described above, the input terminal 10 of the image memory device
When image data is input from 0, the address generator 11
A selection signal is output from the terminal R / W SEL to the analog switch 14, and the analog switch 14 is switched to the contact a side. At this time, the write address is output from the write address output terminal WADR of the address generator 11 to the address input terminal ADR of the image memory 10 via the analog switch 14, and as a result, the image is output to a predetermined address of the image memory 10. Data is written.

一方、画像メモリ10から画像データを読み出す際に
は、アナログスイッチ14は第1図に示した状態に切り換
わる。このときにアナログスイッチ15、16、17は、例え
ば第1図に図示した状態にあるものとする。ここで、RA
M12には予めCPU30よりアドレスを変換するための変換ア
ドレスが書き込まれている。
On the other hand, when reading image data from the image memory 10, the analog switch 14 switches to the state shown in FIG. At this time, the analog switches 15, 16, and 17 are assumed to be in the state shown in FIG. 1, for example. Where RA
A conversion address for converting the address is written in M12 in advance by the CPU 30.

さて、画像メモリ10より画像データを読み出す際に
は、アドレス発生器11の読出アドレス出力端RADRから出
力された読出アドレスがアナログスイッチ16を介してRA
M12に入力される。RAM12では、入力された読出アドレス
が予め書き込まれている変換データに基づいて変換さ
れ、その変換された読出アドレスがアナログスイッチ1
5、14を介して画像メモリ10のアドレス入力端ADRに入力
され、その読出アドレスにより指定されたメモリエリア
の画像データが画像メモリ10より読み出され、画像メモ
リ20に対して出力される。
When the image data is read from the image memory 10, the read address output from the read address output terminal RADR of the address generator 11 is read by the analog switch 16 via the analog switch 16.
Input to M12. In the RAM 12, the input read address is converted based on the conversion data written in advance, and the converted read address is
The image data is input to the address input terminal ADR of the image memory 10 via 5 and 14, and the image data in the memory area specified by the read address is read from the image memory 10 and output to the image memory 20.

一方、アドレス発生器21の書込アドレス出力端WADRよ
り出力された書込アドレスがアナログスイッチ26を介し
てRAM22に入力される。
On the other hand, the write address output from the write address output terminal WADR of the address generator 21 is input to the RAM 22 via the analog switch 26.

なお、RAM22には予めCPU30よりアドレスを変換するた
めの変換アドレスが書き込まれている。RAM22では、入
力された書込アドレスが予め書き込まれている変換デー
タに基づいて変換され、その変換された書込アドレスが
アナログスイッチ25、24を介して画像メモリ20のアドレ
ス入力端ADRに入力され、その書込アドレスにより指定
された画像メモリ20のメモリエリアに画像メモリ10より
読み出された画像データが書き込まれる。
Note that a conversion address for converting the address is previously written in the RAM 22 by the CPU 30. In the RAM 22, the input write address is converted based on the previously written conversion data, and the converted write address is input to the address input terminal ADR of the image memory 20 via the analog switches 25 and 24. Then, the image data read from the image memory 10 is written into the memory area of the image memory 20 specified by the write address.

また、画像メモリ20から画像データを読み出す際に
は、アドレス発生器21の端子R/W SELよりアナログスイ
ッチ24に選択信号が出力され、アナログスイッチ24は接
点b側に切り換えられる。このときに、アドレス発生器
21の読出アドレス出力端RADRよりアナログスイッチ24を
介して画像メモリ20のアドレス入力端ADRに読出アドレ
スが出力され、この結果、画像メモリ20の所定のアドレ
スから画像データが読み出され、出力端子101より外部
に画像データが出力される。
When reading image data from the image memory 20, a selection signal is output from the terminal R / W SEL of the address generator 21 to the analog switch 24, and the analog switch 24 is switched to the contact b side. At this time, the address generator
The read address is output from the read address output terminal RADR of the image memory 20 to the address input terminal ADR of the image memory 20 via the analog switch 24. As a result, image data is read from a predetermined address of the image memory 20, and the output terminal 101 Image data is output to the outside.

画像メモリ10の読出アドレスおよび画像メモリ20の書
込アドレスを変更する場合には、RAM13およびRAM23に書
き込むべき変換データをCPU30より書き換えると共に、C
PU30がレジスタ28にアナログスイッチ群の切換データを
書き込むことにより、アナログスイッチ15、16、17、2
5、26、27が第1図に示された側と逆方向に切り換えら
れる。この結果、画像メモリ10の読出アドレスおよび画
像メモリ20の書込アドレスを変換する変換データの変更
が行われる。
When the read address of the image memory 10 and the write address of the image memory 20 are to be changed, the conversion data to be written to the RAM 13 and the RAM
The PU 30 writes the switching data of the analog switch group to the register 28, so that the analog switches 15, 16, 17, 2
5, 26 and 27 are switched in the opposite direction to the side shown in FIG. As a result, conversion data for converting the read address of the image memory 10 and the write address of the image memory 20 is changed.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明では、第1または第2の画
像メモリにおける画像データの書込アドレスまたは読出
アドレスを変換するための第1および第2の変換データ
を、CPUより書き込み可能な一対の変換データ格納手段
を付設し、この一対の変換データ格納手段にCPUより変
換データを書き込むと共に、第1および第2の画像メモ
リに画像データを書き込みまたは画像データを読み出す
際に、一対の変換データ格納手段のいずれか一方の変換
データ格納手段により第1または第2のアドレス発生手
段から出力される画像データの書込アドレスまたは読出
アドレスを変換するように構成したので、少ないアドレ
ス発生手段を用いて書込アドレスまたは読出アドレスの
アドレス構成を自由に変更することができる。
As described above, in the present invention, the first and second conversion data for converting the write address or the read address of the image data in the first or second image memory are converted into a pair of conversion data that can be written by the CPU. A data storage means is provided, and the conversion data is written from the CPU to the pair of conversion data storage means. When the image data is written to or read from the first and second image memories, a pair of conversion data storage means is provided. Is configured to convert the write address or the read address of the image data output from the first or second address generating means by either one of the converted data storing means. The address configuration of the address or the read address can be freely changed.

しかも第1および第2のアドレス発生手段という2つ
のアドレス発生手段を用意したので、画像データの読み
出しまたは書き込みの順番を変更することにより、画像
メモリ装置の外部に接続される表示装置の画面上で、画
像の左右反転、上下反転、回転、位置移動等の効果を出
すことができる。
In addition, since two address generating means, ie, first and second address generating means, are prepared, the order of reading or writing of image data is changed so that the display on the screen of a display device connected to the outside of the image memory device can be performed. In addition, effects such as horizontal reversal, vertical reversal, rotation, and position movement of an image can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明に係わる画像メモリ装置の一実施例の構
成を示すブロック図である。 10、20……画像メモリ、 11、21……アドレス発生器、 12、13、22、23……RAM、 28……レジスタ、30……CPU。
FIG. 1 is a block diagram showing a configuration of an embodiment of an image memory device according to the present invention. 10, 20, image memory, 11, 21, address generator, 12, 13, 22, 23, RAM, 28, register, 30 CPU.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】それぞれ独立したアドレスを発生させる第
1および第2のアドレス発生手段と、 第1のアドレス発生手段によって発生された第1のアド
レスを書込アドレスとして使用することにより画像デー
タの書き込みを行う第1の画像メモリと、 前記第1のアドレス発生手段によって発生された第1の
アドレスを前記画像データの読み出しのための第1の読
出アドレスに変換するための第1の変換データが供給さ
れたときこれを格納する第1の変換データ格納メモリ
と、 この第1の変換データ格納メモリに格納された第1の変
換データを用いて得られた第1の読出アドレスを用いて
前記第1の画像メモリから画像データを読み出す第1の
画像データ読出手段と、 前記第1の画像メモリから読み出された画像データの書
き込みを行うための第2の画像メモリと、 この第2の画像メモリに画像データを書き込む際に使用
する書込アドレスを前記第2のアドレス発生手段の発生
した第2のアドレスから作成するための第2の変換デー
タが供給されたときこれを格納する第2の変換データ格
納メモリと、 前記画像データ読出手段によって読み出された画像デー
タを第2の変換データ格納メモリに格納された第2の変
換データによって変換された第2のアドレスを用いて第
2の変換データ格納メモリに書き込む画像データ書込手
段と、 前記第2の変換データ格納メモリに書き込まれた画像デ
ータを前記第2のアドレス発生手段によって発生された
第2のアドレスを用いて読み出す第2の画像データ読出
手段と、 前記第1および第2の変換データを出力するCPU とを具備することを特徴とする画像メモリ装置。
A first and a second address generating means for generating an independent address; and a first address generated by the first address generating means being used as a write address to write image data. And a first conversion data for converting a first address generated by the first address generation means into a first read address for reading the image data. A first conversion data storage memory for storing the first conversion data when the first conversion data is stored in the first conversion data storage memory, and a first read address obtained by using the first conversion data stored in the first conversion data storage memory. First image data reading means for reading image data from the image memory, and writing the image data read from the first image memory. A second image memory, and second conversion data for creating a write address used when writing image data into the second image memory from the second address generated by the second address generation means. And a second conversion data storage memory for storing the image data when supplied. The image data read by the image data reading means is converted by the second conversion data stored in the second conversion data storage memory. Image data writing means for writing to the second converted data storage memory using the second address, and image data written to the second converted data storage memory generated by the second address generating means. A second image data reading means for reading using a second address; and a CPU for outputting the first and second converted data. Image memory apparatus that.
JP1063461A 1989-03-17 1989-03-17 Image memory device Expired - Lifetime JP2917285B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1063461A JP2917285B2 (en) 1989-03-17 1989-03-17 Image memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1063461A JP2917285B2 (en) 1989-03-17 1989-03-17 Image memory device

Publications (2)

Publication Number Publication Date
JPH02289008A JPH02289008A (en) 1990-11-29
JP2917285B2 true JP2917285B2 (en) 1999-07-12

Family

ID=13229901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1063461A Expired - Lifetime JP2917285B2 (en) 1989-03-17 1989-03-17 Image memory device

Country Status (1)

Country Link
JP (1) JP2917285B2 (en)

Also Published As

Publication number Publication date
JPH02289008A (en) 1990-11-29

Similar Documents

Publication Publication Date Title
KR920013462A (en) Semiconductor memory
JPH0474387A (en) Semiconductor storage device
KR940008488A (en) Memory with parallel structure
JP2917285B2 (en) Image memory device
JPH0443593B2 (en)
JPH07121430A (en) Memory system for digital video signal processing
KR970008168A (en) Dual-port RAM
JPH0120430B2 (en)
JPH0528760A (en) Semiconductor memory
JPH0713860B2 (en) Semiconductor memory device
KR970057687A (en) Memory device of PDP TV
JP3427586B2 (en) Data processing device and storage device
JP2822985B2 (en) Predictive image generation circuit
JP2845038B2 (en) Timing control device
JPS62135257U (en)
KR940023196A (en) Image memory circuit for digital processing of interlaced video signals
JPH02121186A (en) Semiconductor memory
JPH0462646A (en) Image conversion processor
JPH03201297A (en) Semiconductor storage device
JPH0831269B2 (en) Data selection circuit
JPH03288194A (en) Cursor storage control circuit
JPH01172893A (en) Image processor
JPH04195355A (en) Direct memory access device
JPS61170843A (en) Memory control circuit
JPS62121994A (en) Semiconductor memory