JPH01172893A - Image processor - Google Patents
Image processorInfo
- Publication number
- JPH01172893A JPH01172893A JP62329908A JP32990887A JPH01172893A JP H01172893 A JPH01172893 A JP H01172893A JP 62329908 A JP62329908 A JP 62329908A JP 32990887 A JP32990887 A JP 32990887A JP H01172893 A JPH01172893 A JP H01172893A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- image
- selector
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、データの書き込み及び読み出しが可能なメ
モリを使用して画像表示などを行う画像処理装置に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image processing device that displays images using a memory in which data can be written and read.
カメラ等から人力された画像を例えばテレビジョンによ
りモニタ表示する場合、その画像データを一旦メモリに
記憶させておくことがあり、また画像をグラフィックデ
ータとキャラクタデータとで区分し、別々に表示させる
場合がある。このような場合、各々の用途に応じたメモ
リを設けるか、あるいは信号の切換えスイッチを設けて
一つのメモリを制御する必要がある。When displaying an image manually generated from a camera or the like on a monitor, for example, on a television, the image data may be temporarily stored in memory, or when the image is divided into graphic data and character data and displayed separately. There is. In such a case, it is necessary to provide a memory suitable for each purpose, or to control a single memory by providing a signal changeover switch.
従来の画像処理装置にあっては、上記のように一つのメ
モリを多目的に使用する場合1回路構成が複雑になると
いう問題点があった。Conventional image processing devices have a problem in that when one memory is used for multiple purposes as described above, one circuit configuration becomes complicated.
この発明は、このような問題点に着目し、簡単な回路構
成で一つのメモリを多目的に使用できる画像処理装置を
提供しようとするものである。The present invention has focused on these problems and aims to provide an image processing device that can use one memory for multiple purposes with a simple circuit configuration.
この発明の画像処理装置は、画像データの書き換えが可
能なメモリと、このメモリに書き込まれた画像入力部等
からの画像データを表示する画像表示部と、この表示部
に表示する画像データをグラフィックデータとキャラク
タデータとで切り換えるセレクタとを備え、システムデ
ータバスから前記メモリに対して画像データの書き込み
及び読み出しを行う時に前記画像入力部と信号を切り換
えるセレクタを設けたものである。The image processing device of the present invention includes a memory in which image data can be rewritten, an image display section that displays the image data written in the memory from an image input section, etc., and a graphic display section that displays the image data displayed on the display section. A selector is provided for switching between data and character data, and a selector is provided for switching between the image input section and the signal when writing and reading image data from the system data bus to and from the memory.
この発明の画像処理装置においては、信号切換用の各セ
レクタを設けた簡単な回路で、プログラム等により一つ
のメモリに対するデータの書き込み、読み出し等の制御
が行われる。In the image processing apparatus of the present invention, a simple circuit provided with each selector for signal switching controls the writing and reading of data in one memory by a program or the like.
(実施例〕
第1図はこの発明の一実施例を示すブロック図であり、
この装置は画像入力部1と、画像データを処理するデー
タ処理部2と、処理された画像データを表示する画像表
示部3とから構成されている。(Embodiment) FIG. 1 is a block diagram showing an embodiment of the present invention.
This device is composed of an image input section 1, a data processing section 2 that processes image data, and an image display section 3 that displays the processed image data.
上記第1図において、4はカメラ、5はこのカメラ4を
制御するコントローラ、6はカメラ4からの画像信号を
アナログ−ディジタル変換して二値化した信号を出力す
る二値化回路、7は上記コントローラ5の信号に同期し
たアドレス信号を発生するアドレス発生回路、8はその
アドレス信号をグラフィックデータとキャラクタデータ
とで切り換えるアドレス切換回路、9は二値化回路6か
らの信号をパラレル−シリアル変換する変換回路、10
は画像データの書き換えが可能なメモリ(RAM)、1
1はこのメモリ10と上記アドレス切換回路8からの出
力によりキャラクタデータを生成するキャラクタジェネ
レータ、12はそのキャラクタジェネレータ11からの
信号及びメモリ10からの信号をパラレル−シリアル変
換する変換回路、13は表示部3に表示する画像データ
をグラフィックデータとキャラクタデータとで切り換え
るセレクタ、14.15はシステムデータバス16から
上記メモリ10に対して画像データの書き込み及び読み
出しを行う時に画像入力部1と信号を切り換えるセレク
タ、17は上記変換回路12の出力信号からビデオ信号
を合成するビデオ信号合成回路、18はそのビデオ信号
に従って画像表示を行うモニタである。In FIG. 1 above, 4 is a camera, 5 is a controller that controls this camera 4, 6 is a binarization circuit that performs analog-to-digital conversion of the image signal from the camera 4 and outputs a binarized signal, and 7 is a An address generation circuit that generates an address signal synchronized with the signal from the controller 5, an address switching circuit 8 that switches the address signal between graphic data and character data, and 9 converts the signal from the binarization circuit 6 from parallel to serial. conversion circuit, 10
is a memory (RAM) in which image data can be rewritten, 1
1 is a character generator that generates character data from the outputs from this memory 10 and the address switching circuit 8; 12 is a conversion circuit that converts the signals from the character generator 11 and the memory 10 from parallel to serial; 13 is a display A selector 14.15 switches the image data displayed on the section 3 between graphic data and character data, and 14.15 switches the signal with the image input section 1 when writing and reading image data from the system data bus 16 to the memory 10. A selector 17 is a video signal synthesis circuit that synthesizes a video signal from the output signal of the conversion circuit 12, and 18 is a monitor that displays an image in accordance with the video signal.
次に動作について説明する。Next, the operation will be explained.
(イ)画像データの書き込みの時は、カメラ4から二値
化回路6を通して出力されたデータを変換回路9でシリ
アル−パラレル変換し、メモリ10のビット長に合わせ
たパラレルデータとしてメモリ10内に発生されたアド
レスに従って書き込む。この時、セレクタ14゜15は
画像入力側、切換回路8とセレクタ13はグラフィック
側に切り換えられる。(b) When writing image data, the data output from the camera 4 through the binarization circuit 6 is converted from serial to parallel by the conversion circuit 9, and stored in the memory 10 as parallel data matching the bit length of the memory 10. Write according to the generated address. At this time, the selectors 14 and 15 are switched to the image input side, and the switching circuit 8 and selector 13 are switched to the graphic side.
(ロ)画像データの表示の時は、コントローラ5に同期
して発生されたアドレスでメモリ10から読み出された
データを変換回路12でパラレル−シリアル変換し、ビ
デオ信号合成回路17に出力する。この時、セレクタ1
4゜15は画像入出力側、切換回路8とセレクタ13は
グラフティック側に切り換えられる。(b) When displaying image data, the data read out from the memory 10 at an address generated in synchronization with the controller 5 is subjected to parallel-to-serial conversion by the conversion circuit 12 and output to the video signal synthesis circuit 17. At this time, selector 1
4.degree. 15 is the image input/output side, and the switching circuit 8 and selector 13 are switched to the graphic side.
(ハ)キャラクタデータの表示の時は、コントローラ5
に同期して発生されたアドレスでメモリlOから読み出
されたデータ(キャラクタコード)をキャラクタジェネ
レータ11に人力し、このキャラクタジェネレータ11
からのデータを変換回路12でパラレル−シリアル変換
してビデオ信号合成回路17へ出力する。(c) When displaying character data, controller 5
The data (character code) read out from the memory lO at the address generated in synchronization with is input to the character generator 11, and the character generator 11
A conversion circuit 12 converts the data from parallel to serial and outputs it to a video signal synthesis circuit 17.
この時、セレクタ14.15は画像入出力側、切換回路
8とセレクタ13はキャラクタ側に切り換えられる。At this time, the selectors 14 and 15 are switched to the image input/output side, and the switching circuit 8 and selector 13 are switched to the character side.
(ニ)システムデータバスアクセスの時は、システムデ
ータバス16からのアドレスに従って画像データの読み
書き及びキャラクタコードの書き込みが行われる。この
時、各セレクタ14.15はシステムバス側に切り換え
られる。(iv) When accessing the system data bus, reading and writing of image data and writing of character codes are performed according to addresses from the system data bus 16. At this time, each selector 14, 15 is switched to the system bus side.
このようにして、画像入力部側とシステムデータバス側
からのデータの書き込み及び読み出しが一つのメモリ1
0に対して行われる。In this way, data can be written and read from the image input unit side and the system data bus side in one memory 1.
Performed for 0.
その際、この一つのメモリ10を多目的に使用すること
は、プログラム等によって簡単に行うことができる。ま
た、回路構成も簡単であり、キャラクタ表示、グラフィ
ック表示の切り換えが容易に実現できる。In this case, using this one memory 10 for multiple purposes can be easily done by a program or the like. Further, the circuit configuration is simple, and switching between character display and graphic display can be easily realized.
以上説明したように、この発明によれば、簡単な回路構
成で一つのメモリを多目的に使用することができ、また
グラフィック表示とキャラクタ表示の切り換えも容易に
なるという効果が得られる。As described above, according to the present invention, one memory can be used for multiple purposes with a simple circuit configuration, and switching between graphic display and character display is also facilitated.
第1図はこの発明の一実施例を示すブロック図である。
1−−−−−−画像入力部
2−−−−−データ処理部
3−−−−−−−−−−−−画像表示部8−−−−−ア
ドレス切換回路
10−−−−メモリ
11−−−−−−キャラクタジェネレータ13、 14
. 15−−−−セレクタ16−−−−−システムデー
タバス
出願人 スタンレー電機株式会社FIG. 1 is a block diagram showing one embodiment of the present invention. 1------Image input unit 2------Data processing unit 3---------Image display unit 8------Address switching circuit 10---Memory 11---Character generator 13, 14
.. 15 ---- Selector 16 ---- System data bus Applicant Stanley Electric Co., Ltd.
Claims (1)
書き込まれた画像入力部等からの画像データを表示する
画像表示部と、この表示部に表示する画像データをグラ
フィックデータとキャラクタデータとで切り換えるセレ
クタとを備え、システムデータバスから前記メモリに対
して画像データの書き込み及び読み出しを行う時に前記
画像入力部と信号を切り換えるセレクタを設けて成る画
像処理装置。A memory in which image data can be rewritten, an image display section that displays the image data written in this memory from an image input section, etc., and a selector that switches the image data displayed on this display section between graphic data and character data. An image processing device comprising: a selector for switching signals with the image input section when writing and reading image data from a system data bus to and from the memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62329908A JPH01172893A (en) | 1987-12-28 | 1987-12-28 | Image processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62329908A JPH01172893A (en) | 1987-12-28 | 1987-12-28 | Image processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01172893A true JPH01172893A (en) | 1989-07-07 |
Family
ID=18226605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62329908A Pending JPH01172893A (en) | 1987-12-28 | 1987-12-28 | Image processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01172893A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5706033A (en) * | 1993-11-09 | 1998-01-06 | Kabushiki Kaisha Toshiba | Display data readout circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5790689A (en) * | 1980-11-28 | 1982-06-05 | Nippon Electric Co | Graphic display controller |
JPS5995589A (en) * | 1982-11-25 | 1984-06-01 | シャープ株式会社 | Crt display |
JPS59187393A (en) * | 1983-04-07 | 1984-10-24 | 三洋電機株式会社 | Display data output unit |
JPS619687A (en) * | 1984-06-25 | 1986-01-17 | 三菱電機株式会社 | Memory control system |
-
1987
- 1987-12-28 JP JP62329908A patent/JPH01172893A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5790689A (en) * | 1980-11-28 | 1982-06-05 | Nippon Electric Co | Graphic display controller |
JPS5995589A (en) * | 1982-11-25 | 1984-06-01 | シャープ株式会社 | Crt display |
JPS59187393A (en) * | 1983-04-07 | 1984-10-24 | 三洋電機株式会社 | Display data output unit |
JPS619687A (en) * | 1984-06-25 | 1986-01-17 | 三菱電機株式会社 | Memory control system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5706033A (en) * | 1993-11-09 | 1998-01-06 | Kabushiki Kaisha Toshiba | Display data readout circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890015114A (en) | Graphic display device in graphic display system | |
JPH01172893A (en) | Image processor | |
JP2746724B2 (en) | Display image signal processing device | |
JP2805621B2 (en) | Image data processing device | |
JPH0352066B2 (en) | ||
JPS61130996A (en) | Video input/output unit | |
JP2917285B2 (en) | Image memory device | |
KR960004732B1 (en) | Devices for processing continuous picture signal data | |
JP2626294B2 (en) | Color image processing equipment | |
KR970006748Y1 (en) | Printer | |
JPS61251288A (en) | Image processing device | |
KR0130259Y1 (en) | Multi-processing system | |
KR920008274B1 (en) | 16/256 color switching apparatus | |
JPH0462646A (en) | Image conversion processor | |
KR970049401A (en) | Dual video display | |
JPH02305084A (en) | Video telephone system | |
JPS63189057A (en) | Device for compounding video signal | |
JPH02310585A (en) | Picture processor | |
KR890007589A (en) | Color converter for black and white video | |
JPH1132326A (en) | Video picture displaying device | |
JPH0283674A (en) | Memory device | |
JPH04179377A (en) | Method and device for selecting video signal | |
JPS63228246A (en) | Color information memory access system | |
JPS59114587A (en) | Arbitrary angle display for image | |
KR960032546A (en) | Color purity measuring device |