JP2911130B2 - Phase difference detector - Google Patents
Phase difference detectorInfo
- Publication number
- JP2911130B2 JP2911130B2 JP1108237A JP10823789A JP2911130B2 JP 2911130 B2 JP2911130 B2 JP 2911130B2 JP 1108237 A JP1108237 A JP 1108237A JP 10823789 A JP10823789 A JP 10823789A JP 2911130 B2 JP2911130 B2 JP 2911130B2
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- signal
- timer
- input
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路に内蔵される位相差検出
回路に関するものであり、特に、外部装置の発生したパ
ルスの周波数を一定に保ったり、また基準信号と発生し
たパルスとの位相差を参照して外部装置を制御する等の
用途に適するものに関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase difference detection circuit built in a semiconductor integrated circuit, and more particularly, to maintaining a constant frequency of a pulse generated by an external device, Further, the present invention relates to a device suitable for applications such as controlling an external device with reference to a phase difference between a reference signal and a generated pulse.
第４図は従来のこの種の位相差検出方法の例である。
図において、５はマイクロコンピュータに内蔵されたカ
ウンタで、Ｂから外部信号が入力される。カウンタ５は
Ｂから入力された外部信号の周期を測定するものであ
る。基準となる信号は外部にあり、その基準信号に対し
てあらかじめ位相差を設定した被測定パルスをＢから入
力する。FIG. 4 shows an example of this type of conventional phase difference detection method.
In the figure, reference numeral 5 denotes a counter built in the microcomputer, to which an external signal is input from B. The counter 5 measures the period of the external signal input from B. A signal serving as a reference is external, and a pulse to be measured in which a phase difference is set in advance with respect to the reference signal is input from B.
次に動作について説明する。Ｂからマイクロコンピュ
ータに入力するパルスの周期を保つために、Ｂからの入
力パルス信号（第５図参照）のパルス周期Ｔをカウンタ
５でカウントする。そしてそのカウント値が一定となる
ように、つまり、パルス周期Ｔが一定となるように、カ
ウント値に従って外部の装置を制御する。Next, the operation will be described. In order to maintain the period of the pulse input from B to the microcomputer, the counter 5 counts the pulse period T of the input pulse signal from B (see FIG. 5). An external device is controlled according to the count value so that the count value is constant, that is, the pulse period T is constant.
従来の位相差検出方法は以上のように、あらかじめ基
準信号に対して位相差を一度設定した後、設定したパル
スをマイクロコンピュータ内蔵のカウンタに入力してそ
の入力したパルスの周期をカウントし、そのカウント値
に従って外部の装置を制御し、パルスの周期を制御する
という方法をとっていた。As described above, in the conventional phase difference detection method, after previously setting the phase difference once with respect to the reference signal, the set pulse is input to a counter built in the microcomputer, and the cycle of the input pulse is counted. In this method, an external device is controlled according to the count value to control the pulse period.
そのため、マイクロコンピュータに入力するパルスは
基準信号に対する位相差をあらかじめ外部で設定して入
力する必要があり、また常に基準信号との位相のずれを
検出するということはできないという問題があった。For this reason, it is necessary to set a phase difference with respect to the reference signal externally before inputting the pulse to be input to the microcomputer, and there is a problem that a phase shift from the reference signal cannot always be detected.
この発明は上記のような従来のものの問題点を解消す
るためになされたもので、基準信号に対する位相差を特
別に設定することなく、マイクロコンピュータに外部か
ら入力信号を任意に入力でき、その位相差を自由に制御
できるように、入力したパルスの基準信号に対する位相
関係を検出できる位相差検出装置を得ることを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems of the related art, and it is possible to arbitrarily input an external input signal to a microcomputer without specially setting a phase difference with respect to a reference signal. An object of the present invention is to provide a phase difference detection device capable of detecting a phase relationship between an input pulse and a reference signal so that the phase difference can be freely controlled.
この発明に係る位相差検出装置は、位相差検出装置に
おいて、設定値のカウントを行う第１のタイマと、この
第１のタイマが上記設定値のカウントを完了する毎にレ
ベルが反転する基準信号を発生するトグルスイッチとを
有する基準信号発生手段と、上記基準信号が立ち下がる
時に外部装置から集積回路に入力する入力信号を取り込
むことにより上記基準信号に対する上記入力信号の位相
の進み、遅れを検出する位相差検出フラグレジスタと、
上記基準信号と上記入力信号とを入力とし、これらの位
相のずれの大きさを表すパルスを出力する論理積回路
と、該論理積回路が出力するパルスの幅を測定すること
により上記基準信号に対する上記入力信号の位相のずれ
の大きさを検出する第２のタイマとを備え、マイクロコ
ンピュータ等の集積回路に内蔵されるように構成したも
のである。A phase difference detecting device according to the present invention is the phase difference detecting device, wherein a first timer for counting a set value and a reference signal whose level is inverted each time the first timer completes counting the set value. A reference signal generating means having a toggle switch for generating a signal, and detecting an advance or delay of the phase of the input signal with respect to the reference signal by capturing an input signal input to an integrated circuit from an external device when the reference signal falls A phase difference detection flag register,
An AND circuit that receives the reference signal and the input signal as input and outputs a pulse representing the magnitude of the phase shift, and measures the width of the pulse output by the AND circuit to measure the width of the pulse. A second timer for detecting the magnitude of the phase shift of the input signal, which is incorporated in an integrated circuit such as a microcomputer.
この発明においては、位相差検出フラグは、マイクロ
コンピュータに任意に入力したパルスが基準信号に対し
て進んでいるか遅れているかを検出でき、また、基準信
号に対して入力パルスがどんな位相関係にあるかを測定
できるようにしたので、上記位相差検出フラグおよび第
２のタイマを参照することにより、外部からの入力パル
スを基準信号に対し、進めるようにも遅らせるようにも
制御でき、さらに基準信号に対し所定量ずらせた位相差
の中で細かく進めたり、遅らせたりすることもできるた
め、外部からの入力パルスの周期を精度よく制御でき
る。In the present invention, the phase difference detection flag can detect whether a pulse arbitrarily input to the microcomputer is advanced or delayed with respect to the reference signal, and what phase relationship the input pulse has with the reference signal. Can be measured, the external input pulse can be controlled to be advanced or delayed with respect to the reference signal by referring to the phase difference detection flag and the second timer. Can be finely advanced or delayed within the phase difference shifted by a predetermined amount, so that the period of the external input pulse can be accurately controlled.
以下、この発明の実施例を図について説明する。第１
図は本発明の一実施例による位相差検出装置を示し、図
において、51はマイクロコンピュータに内蔵した第１の
タイマ、２はタイマ51が設定値のカウントを完了する毎
に“H",“L"レベルを端子Ａに交互に出力するトグルス
イッチである。また、３はマイクロコンピュータの端子
Ｂから入力するパルスのレベルを上記端子Ａが“H"レベ
ルから“L"レベルへ立下る時にとり込むラッチで、Ｃは
そのラッチの出力である。４は上記端子Ａと端子Ｂから
の入力パルスとを入力とするAND回路、ＤはAND回路４の
出力である。52はマイクロコンピュータに内蔵された第
２のタイマで、そのカウント入力にはAND回路４の出力
Ｄが入力される。Hereinafter, an embodiment of the present invention will be described with reference to the drawings. First
The figure shows a phase difference detecting device according to an embodiment of the present invention. In the figure, reference numeral 51 denotes a first timer built in a microcomputer, and 2 denotes "H", "E" every time the timer 51 completes counting a set value. This is a toggle switch that alternately outputs L level to the terminal A. Reference numeral 3 denotes a latch which takes in the level of a pulse input from the terminal B of the microcomputer when the terminal A falls from "H" level to "L" level, and C denotes an output of the latch. Reference numeral 4 denotes an AND circuit which receives the input pulses from the terminals A and B, and D denotes an output of the AND circuit 4. Reference numeral 52 denotes a second timer incorporated in the microcomputer. The output D of the AND circuit 4 is input to the second timer.
この実施例によると、端子Ｂからマイクロコンピュー
タに入力する信号がタイマ51で発生させた基準信号Ａに
対して進んでいるかあるいは遅れているかを検出するこ
とができる。そして進んでいる場合、基準信号に対しど
のくらい進んでいるか、遅れている場合、基準信号に対
しどのくらい遅れているかを検出することが可能であ
る。According to this embodiment, it is possible to detect whether the signal input to the microcomputer from the terminal B is ahead or behind the reference signal A generated by the timer 51. If it is, it is possible to detect how much it is ahead of the reference signal, and if it is late, it is possible to detect how much it is behind the reference signal.
まず、位相を検出したいパルスの周期をあらかじめタ
イマ51に設定し、タイマ51が設定値をカウント完了する
ごとに極性の反転する信号を発生させるトグルスイッチ
２の出力Ａを基準信号とする。First, the cycle of the pulse whose phase is to be detected is set in the timer 51 in advance, and the output A of the toggle switch 2 that generates a signal whose polarity is inverted every time the timer 51 completes counting the set value is used as a reference signal.
以下、第２図を用いて説明すると、まず基準信号Ａを
タイマ51で発生させる。この基準信号Ａの周期にほぼ合
うようにした外部の入力信号をマイクロコンピュータの
端子Ｂに入力する。第２図のように基準信号Ａに対し、
位相が遅れた外部からの信号が入力された場合、ラッチ
３は基準信号Ａが“H"から“L"に立下った時の端子Ｂか
らの外部入力信号の“H"をラッチするので、この場合、
ラッチ３の出力Ｃは“H"となる。Ｃが“H"ということは
基準信号に対しＢからの外部入力信号の位相が遅れてい
ることを示す。Referring to FIG. 2, a reference signal A is first generated by the timer 51. An external input signal approximately matched to the cycle of the reference signal A is input to a terminal B of the microcomputer. As shown in FIG.
When an external signal with a delayed phase is input, the latch 3 latches the external input signal “H” from the terminal B when the reference signal A falls from “H” to “L”. in this case,
The output C of the latch 3 becomes "H". The fact that C is "H" indicates that the phase of the external input signal from B is behind the reference signal.
一方、タイマ52へのカウント入力信号は、基準信号Ａ
と外部からの入力信号ＢとのANDをとった信号Ｄとな
る。このカウント入力Ｄの“H"レベルのパルス幅（l1，
l2）をタイマ52で測定する。基準信号Ａの周期はわかっ
ているので、タイマ52のカウント入力Ｄの“H"レベルの
パルス幅の測定値により、基準信号Ａに対し端子Ｂから
の外部入力信号がどれだけ位相がずれているかを検出で
きる。タイマ52で測定したパルス幅の値が大きくなるほ
ど、外部入力信号Ｂの位相が基準信号Ａに近付いている
ことを表わし、パルス幅の値が小さくなる程外部入力信
号Ｂの位相が基準信号Ａより離れていることを表わす。On the other hand, the count input signal to the timer 52 is the reference signal A
And a signal D obtained by ANDing the input signal B with an external input signal B. The “H” level pulse width of this count input D (l 1 ,
l 2 ) is measured by the timer 52. Since the cycle of the reference signal A is known, the phase of the external input signal from the terminal B with respect to the reference signal A is determined by the measured value of the "H" level pulse width of the count input D of the timer 52. Can be detected. The greater the value of the pulse width measured by the timer 52, the closer the phase of the external input signal B is closer to the reference signal A. The smaller the value of the pulse width, the more the phase of the external input signal B is greater than that of the reference signal A. Indicates that you are away.
先述したように、基準信号に対し、外部入力信号Ｂが
進んでいるのか、遅れているのかは、ラッチ３の出力Ｃ
を見ることでわかる。第２図の場合Ｃは“H"レベルであ
り、これは基準信号に対し外部入力信号が遅れているこ
とを表わしている。As described above, whether the external input signal B is advanced or delayed with respect to the reference signal is determined by the output C of the latch 3.
You can tell by looking at In the case of FIG. 2, C is at "H" level, which indicates that the external input signal is behind the reference signal.
次に基準信号に対し外部入力信号が進んでいる場合を
第３図を用いて説明する。あらかじめ基準信号Ａをタイ
マ51で発生する。この基準信号Ａの周期とほぼ合うよう
にした外部のパルスをマイクロコンピュータの端子Ｂに
入力する。第３図のように基準信号Ａに対し、外部から
位相の進んだ信号がＢより入力された場合、ラッチ３は
基準信号Ａが“H"から“L"に立ち下がった時のＢからの
外部入力信号の“L"をラッチするので、この場合、ラッ
チ３の出力Ｃは“L"レベルとなる。信号Ｃが“L"という
ことは基準信号に対し、Ｂからの外部入力信号の位相が
進んでいることを示す。Next, the case where the external input signal is ahead of the reference signal will be described with reference to FIG. The reference signal A is generated by the timer 51 in advance. An external pulse approximately coincident with the cycle of the reference signal A is input to a terminal B of the microcomputer. As shown in FIG. 3, when a signal whose phase is advanced from the outside with respect to the reference signal A is input from B, the latch 3 outputs the signal from B when the reference signal A falls from "H" to "L". Since "L" of the external input signal is latched, the output C of the latch 3 becomes "L" level in this case. The fact that the signal C is "L" indicates that the phase of the external input signal from B is advanced with respect to the reference signal.
一方タイマ52へのカウント入力信号は基準信号Ａと外
部からの入力信号ＢとのANDをとった信号Ｄとなる。こ
のカウント入力信号Ｄの“H"レベルのパルス幅（l1，
l2）をタイマ52で測定する。基準信号Ａの周期はマイク
ロコンピュータでわかっているので、タイマ52のカウン
ト入力信号Ｄの“H"レベルのパルス幅の測定値により基
準信号Ａに対し、Ｂからの外部入力信号がどれだけ位相
がずれているかを検出できる。On the other hand, the count input signal to the timer 52 is a signal D obtained by ANDing the reference signal A and an external input signal B. The “H” level pulse width of this count input signal D (l 1 ,
l 2 ) is measured by the timer 52. Since the period of the reference signal A is known by the microcomputer, the phase of the external input signal from B with respect to the reference signal A is determined by the measured value of the pulse width of the "H" level of the count input signal D of the timer 52. It can detect whether it is out of alignment.
タイマ52で測定したパルス幅の値が大きくなるほど、
Ｂからの外部入力信号の位相が基準信号Ａの位相に近付
いていることを表わし、パルス幅の値が小さくなるほど
Ｂからの外部入力信号の位相が基準信号Ａより離れてい
ることを表わす。基準信号Ａに対し外部入力信号Ｂが進
んでいるか遅れているのかはラッチ３の出力信号Ｃを見
ることでわかる。第３図の場合Ｃは“L"レベルであり、
これは基準信号に対し、外部入力信号が進んでいること
を表わしている。As the value of the pulse width measured by the timer 52 increases,
It indicates that the phase of the external input signal from B is closer to the phase of the reference signal A, and the smaller the value of the pulse width, the farther the phase of the external input signal from B is from the reference signal A. Whether the external input signal B is advanced or delayed with respect to the reference signal A can be determined by looking at the output signal C of the latch 3. In the case of FIG. 3, C is at "L" level,
This indicates that the external input signal is ahead of the reference signal.
以上のことより、マイクロコンピュータはラッチ３の
出力Ｃを見て基準信号Ａに対し、Ｂからの外部入力信号
が進んでいるのか、遅れているのかを見る。そして、タ
イマ52で信号Ｄのパルス幅を測定し、その値を読む。As described above, the microcomputer looks at the output C of the latch 3 and determines whether the external input signal from B is advanced or delayed with respect to the reference signal A. Then, the pulse width of the signal D is measured by the timer 52, and the value is read.
第２図のような場合、信号Ｃは“H"レベルなのでＢか
らの外部入力信号の位相は基準信号Ａより遅れている。
この位相の遅れを制御したい場合、タイマ52の測定値を
読み、その位相のずれが大きいので小さくしたい時、タ
イマ52の測定値が大きくなるようにＢに入力する外部入
力信号を制御する。また、この位相のずれが小さいので
大きくしたい時、タイマ52の測定値が小さくなるよう
に、Ｂに入力する外部入力信号を制御する。In the case shown in FIG. 2, since the signal C is at "H" level, the phase of the external input signal from B is behind the reference signal A.
When it is desired to control the phase delay, the measured value of the timer 52 is read, and when the phase shift is large, the external input signal to be input to B is controlled so that the measured value of the timer 52 becomes large. Further, when the phase shift is small and therefore it is desired to increase it, the external input signal input to B is controlled so that the measured value of the timer 52 becomes small.
第３図のような場合、信号Ｃは“L"レベルなのでＢか
らの外部入力信号の位相は、基準信号Ａより進んでい
る。この進みを制御したい場合、タイマ52の測定値を読
み、その位相のずれが大きいので小さくしたい時、タイ
マ52の測定値が小さくなるようにＢに入力する外部入力
信号を制御する。また、この位相のずれが小さいので大
きくしたい時、タイマ52の測定値が大きくなるように、
Ｂに入力する外部入力信号を制御する。なおラッチ３の
出力信号Ｃを見て入力信号を基準信号に対して進んでい
る状態から遅れる状態に変えたり、遅れている状態から
進む状態に変えることも外部装置を制御することで可能
となる。従ってこのラッチ３の出力信号Ｃが位相差検出
フラグとなる。In the case shown in FIG. 3, since the signal C is at "L" level, the phase of the external input signal from B is ahead of the reference signal A. When it is desired to control this advance, the measured value of the timer 52 is read, and when the phase shift is large, the external input signal input to B is controlled so that the measured value of the timer 52 becomes small. Also, when this phase shift is small, so that it is desired to increase the phase shift, the measured value of the timer 52 is increased.
An external input signal to be input to B is controlled. By controlling the external device, it is possible to change the input signal from the state leading to the reference signal to the state delayed from the state of the reference signal, or from the state delayed to the state following the reference signal by watching the output signal C of the latch 3. . Therefore, the output signal C of the latch 3 becomes a phase difference detection flag.
なお、上記実施例では基準信号に対して外部からの入
力信号が進んでいるか遅れているかをラッチ３の出力信
号Ｃを見るが、このラッチの方法は、基準信号の“L"か
ら“H"への立上りでラッチしてもよいし、出力信号Ｃに
よる、進んでいるか遅れているかの判定は、出力信号Ｃ
の極性がどちらであってもよい。またタイマ52はそれに
入力されるパルス幅の“H"の幅をカウントするようにし
ているが、“L"の幅をカウントするようにしてもよく、
この場合、タイマ52への入力信号を反転して入力をすれ
ばよい。In the above embodiment, the output signal C of the latch 3 is checked whether the input signal from the outside is advanced or delayed with respect to the reference signal. May be latched at the rising edge of the output signal C, or whether the signal is advanced or delayed based on the output signal C
May have either polarity. Further, although the timer 52 counts the width of the "H" of the pulse width inputted thereto, the timer 52 may count the width of the "L".
In this case, the input signal to the timer 52 may be inverted and input.
さらにタイマ52への入力信号は基準信号と外部からの
入力信号とのANDをとっているが、この論理は、実施例
で述べたような位相のずれがわかれば、どんなとり方で
もよい。また基準信号はマイクロコンピュータの内蔵タ
イマを用いたが、マイクロコンピュータ内の別の基準信
号でも、又マイクロコンピュータ外の基準信号を用いる
ことも可能であり、その周波数も任意に設定してよい。Further, the input signal to the timer 52 is obtained by ANDing the reference signal and an external input signal. However, this logic may be any method as long as the phase shift as described in the embodiment is known. Although the reference signal uses a microcomputer built-in timer, another reference signal in the microcomputer or a reference signal outside the microcomputer may be used, and the frequency may be arbitrarily set.
さらに基準信号に対し所定量ずらせた位相差の中で位
相を細かく進めたり、遅らせたりすることもできるた
め、外部からの入力パルスの周期を精度よく制御でき
る。Further, the phase can be finely advanced or delayed within the phase difference shifted by a predetermined amount with respect to the reference signal, so that the period of the external input pulse can be accurately controlled.
以上のように、この発明に係る位相差検出装置は、位
相差検出装置において、設定値のカウントを行う第１の
タイマと、この第１のタイマが上記設定値のカウントを
完了する毎にレベルが反転する基準信号を発生するトグ
ルスイッチとを有する基準信号発生手段と、上記基準信
号が立ち下がる時に外部装置から集積回路に入力する入
力信号を取り込むことにより上記基準信号に対する上記
入力信号の位相の進み、遅れを検出する位相差検出フラ
グレジスタと、上記基準信号と上記入力信号とを入力と
し、これらの位相のずれの大きさを表すパルスを出力す
る論理積回路と、該論理積回路が出力するパルスの幅を
測定することにより上記基準信号に対する上記入力信号
の位相のずれの大きさを検出する第２のタイマとを備
え、マイクロコンピュータ等の集積回路に内蔵されるよ
うに構成したので、基準信号に対して入力信号の位相が
進んでいるのかあるいは遅れているのかをフラグおよび
カウンタを参照することで判定でき、また、その進んで
いるあるいは遅れている状態の中で細かな位相のずれを
設定できるので、このような位相差の検出と制御によ
り、外部の装置を精度よく制御できるという効果があ
る。As described above, in the phase difference detection device according to the present invention, in the phase difference detection device, the first timer that counts the set value, and the level is set each time the first timer completes counting the set value. A reference signal generating means having a toggle switch for generating a reference signal which is inverted, and taking an input signal input to an integrated circuit from an external device when the reference signal falls, thereby obtaining a phase of the input signal with respect to the reference signal. A phase difference detection flag register for detecting advance and delay, an AND circuit that receives the reference signal and the input signal, and outputs a pulse representing the magnitude of the phase shift; and A second timer for detecting a magnitude of a phase shift of the input signal with respect to the reference signal by measuring a width of a pulse to be transmitted. Since it is configured to be built in an integrated circuit such as a data signal, it is possible to determine whether the phase of the input signal is advanced or delayed with respect to the reference signal by referring to a flag and a counter. Since a fine phase shift can be set in a state of being delayed or delayed, the detection and control of such a phase difference has an effect that an external device can be accurately controlled.
第１図はこの発明の一実施例による位相差検出装置を示
す図、第２図，第３図はこの発明の動作を示すタイミン
グ図、第４図は従来の位相差検出方法を示す図、第５図
は第４図の外部入力信号波形を示す図である。 図において、51,52はタイマ、２はトグルスイッチ、３
は位相差検出フラグ用ラッチ、４はAND回路、５はカウ
ンタである。 なお図中同一符号は同一又は相当部分を示す。FIG. 1 is a diagram showing a phase difference detecting apparatus according to an embodiment of the present invention, FIGS. 2 and 3 are timing diagrams showing the operation of the present invention, FIG. 4 is a diagram showing a conventional phase difference detecting method, FIG. 5 is a diagram showing an external input signal waveform of FIG. In the figure, 51 and 52 are timers, 2 is a toggle switch, 3
Is a latch for a phase difference detection flag, 4 is an AND circuit, and 5 is a counter. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
イマが上記設定値のカウントを完了する毎にレベルが反
転する基準信号を発生するトグルスイッチとを有する基
準信号発生手段と、 上記基準信号が立ち下がる時に外部装置から集積回路に
入力する入力信号を取り込むことにより上記基準信号に
対する上記入力信号の位相の進み，遅れを検出する位相
差検出フラグレジスタと、 上記基準信号と上記入力信号とを入力とし、これらの位
相のずれの大きさを表すパルスを出力する論理積回路
と、 該論理積回路が出力するパルスの幅を測定することによ
り上記基準信号に対する上記入力信号の位相のずれの大
きさを検出する第２のタイマとを備え、 マイクロコンピュータ等の集積回路に内蔵されたことを
特徴とする位相差検出装置。A first timer for counting a set value; and a toggle switch for generating a reference signal whose level is inverted each time the first timer completes counting of the set value. A reference signal generating means having: a phase difference detection flag for detecting an advance or delay of the phase of the input signal with respect to the reference signal by receiving an input signal input to an integrated circuit from an external device when the reference signal falls A register, an AND circuit that receives the reference signal and the input signal as inputs, and outputs a pulse representing the magnitude of the phase shift between them, and measuring the width of the pulse output by the AND circuit. A second timer for detecting a magnitude of a phase shift of the input signal with respect to a reference signal, wherein the second timer is incorporated in an integrated circuit such as a microcomputer. Phase difference detecting apparatus according to claim.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1108237A JP2911130B2 (en) | 1989-04-27 | 1989-04-27 | Phase difference detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1108237A JP2911130B2 (en) | 1989-04-27 | 1989-04-27 | Phase difference detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02285810A JPH02285810A (en) | 1990-11-26 |
| JP2911130B2 true JP2911130B2 (en) | 1999-06-23 |
Family
ID=14479545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1108237A Expired - Fee Related JP2911130B2 (en) | 1989-04-27 | 1989-04-27 | Phase difference detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911130B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110141784A (en) * | 2019-05-28 | 2019-08-20 | 清华大学 | Implantable medical device and its impulse stimulation method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57196617A (en) * | 1981-05-29 | 1982-12-02 | Nec Home Electronics Ltd | Phase difference detecting device |
| JPS594225A (en) * | 1982-06-29 | 1984-01-11 | Matsushita Electric Ind Co Ltd | Phase discriminating circuit |
-
1989
- 1989-04-27 JP JP1108237A patent/JP2911130B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02285810A (en) | 1990-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6212880A (en) | Timing generating device | |
| US5233292A (en) | Speed detector device for elevator | |
| JP2911130B2 (en) | Phase difference detector | |
| JPS63226115A (en) | Zero cross counter | |
| JPH02165055A (en) | Speed detector | |
| JP3903607B2 (en) | Pulse count method in pulse input circuit | |
| JPH01212368A (en) | Pulse width measuring circuit | |
| JP5055016B2 (en) | Phase difference measurement circuit | |
| JP4122128B2 (en) | Edge detection circuit | |
| KR930004087B1 (en) | Digital signal transition detection circuit | |
| JPH04269674A (en) | Apparatus for measuring length of transmission line | |
| JP2977584B2 (en) | Specific frequency signal detection device | |
| JPS63133066A (en) | Detection of speed | |
| JPH0738013B2 (en) | Skew detector | |
| SU610297A1 (en) | Time interval extrapolating arrangement | |
| JPH0658386B2 (en) | Counter device | |
| JPH04244971A (en) | Pulse interval measuring circuit | |
| KR100206906B1 (en) | Timer/counter circuit | |
| SU1003321A1 (en) | Device for delaying square-wave pulses | |
| SU729528A1 (en) | Digital phase meter | |
| JP2824080B2 (en) | Period measurement circuit | |
| JP2581024B2 (en) | Clock abnormality detection circuit | |
| SU711537A1 (en) | Short-duration time interval meter | |
| JPH0378586B2 (en) | ||
| JPH0933579A (en) | Frequency measuring circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |