JP2907833B2 - 車両制御装置用の出力回路装置 - Google Patents
車両制御装置用の出力回路装置Info
- Publication number
- JP2907833B2 JP2907833B2 JP63102834A JP10283488A JP2907833B2 JP 2907833 B2 JP2907833 B2 JP 2907833B2 JP 63102834 A JP63102834 A JP 63102834A JP 10283488 A JP10283488 A JP 10283488A JP 2907833 B2 JP2907833 B2 JP 2907833B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- register
- circuit device
- signal
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/28—Interface circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B1/00—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values
- G05B1/01—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values electric
- G05B1/03—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values electric for comparing digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- Automation & Control Theory (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Microcomputers (AREA)
- Manipulation Of Pulses (AREA)
- Power Sources (AREA)
- Control By Computers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は車両制御装置用の出力回路装置であって、前
記車両用制御装置は、規則的に繰返される点火及び燃料
噴射タスクを実施するものである、当該の出力回路装置
に関する。
記車両用制御装置は、規則的に繰返される点火及び燃料
噴射タスクを実施するものである、当該の出力回路装置
に関する。
従来の技術 殊に殊に自動車に用いられるような制御装置の電気信
号の検出、処理のため、入、出力回路（装置）ではアナ
ログ動作するコンパレータが用いられ、これらコンパレ
ータはアナログ入力信号を限界値に照合して監視する。
コンピュータプログラムと、制御さるべき機関の作動状
態とに依存して、入、出力回路装置にて、プログラミン
グ可能の繰返周波数を以ての可変キーイング比ないしデ
ューティレシオが生ぜしめられて、出力側制御信号が例
えば、変化された機関回転数に適合せしめられる。殊に
自動車−制御装置にて適用の際、例えばガソリン噴射状
態を最適制御し得るには、多数の出力信号が極めて精確
な時点で送出されるようにすることが必要である。
号の検出、処理のため、入、出力回路（装置）ではアナ
ログ動作するコンパレータが用いられ、これらコンパレ
ータはアナログ入力信号を限界値に照合して監視する。
コンピュータプログラムと、制御さるべき機関の作動状
態とに依存して、入、出力回路装置にて、プログラミン
グ可能の繰返周波数を以ての可変キーイング比ないしデ
ューティレシオが生ぜしめられて、出力側制御信号が例
えば、変化された機関回転数に適合せしめられる。殊に
自動車−制御装置にて適用の際、例えばガソリン噴射状
態を最適制御し得るには、多数の出力信号が極めて精確
な時点で送出されるようにすることが必要である。
従来の入、出力回路装置では種々の信号処理機能及び
制御機能役割を行い得るには多数の種々異なる電子部
品、素子が相互に合成接続されなければならない。
制御機能役割を行い得るには多数の種々異なる電子部
品、素子が相互に合成接続されなければならない。
発明の目的 本発明の課題ないし目的とするところは冒頭に述べた
形式の回路装置にて改良を行い最適制御のための精確な
信号生成を行い得べく給電電圧変動から影響を受け難
い、車両制御装置用の出力回路装置を提供することであ
る。
形式の回路装置にて改良を行い最適制御のための精確な
信号生成を行い得べく給電電圧変動から影響を受け難
い、車両制御装置用の出力回路装置を提供することであ
る。
本発明のさらなる課題とするところは、相互、合成接
続すべき個別コンポーネントの数を減少させ、それによ
り組み付け、アセンブリ時間及びコストを減少させ、そ
して信頼性を増大させることにある。
続すべき個別コンポーネントの数を減少させ、それによ
り組み付け、アセンブリ時間及びコストを減少させ、そ
して信頼性を増大させることにある。
発明の構成 上記課題の解決のため請求項１の構成によれば、車両
制御装置用出力回路装置であって、前記車両用制御装置
は、規則的に繰返される点火及び燃料噴射タスクを実施
するものである、当該の出力回路装置において、 複数の制御出力及び高速出力（HSO）−ポートを備え
たマイクロプロセッサ中央処理ユニット（CPU）を有
し、 出力インターフェース及び内部データバス（ID）を有
し、該内部データバスは、前記マイクロプロセッサと前
記出力インターフェースを相互接続するものであり、更
に、 出力レジスタを有し、該出力レジスタは、複数のデー
タ入力と、前記CPUの前記ポートに接続されたラッチ−
イネーブル入力と、前記出力インターフェースに接続さ
れた出力を備えており、 準備レジスタを有し、該準備レジスタは、複数の入力
側及び前記出力レジスタに直接接続された１つの出力を
備え、そして、前記CPUと前記出力レジスタとの間に接
続されており、 前記準備レジスタは、前記CPUからのデータを受取
り、記憶するものであり、前記の記憶されたデータは、
前記CPUからの転送信号に応答して、直接前記の準備レ
ジスタから前記出力レジスタへ転送されるように構成さ
れており、前記の転送信号は、前記の規則的に繰返され
る点火及び燃料噴射タスクに関連して生ぜしめられ、そ
れによりすべての前記の記憶データが同時に前記の出力
インターフェースへ出力され得るように構成されている
のである。
制御装置用出力回路装置であって、前記車両用制御装置
は、規則的に繰返される点火及び燃料噴射タスクを実施
するものである、当該の出力回路装置において、 複数の制御出力及び高速出力（HSO）−ポートを備え
たマイクロプロセッサ中央処理ユニット（CPU）を有
し、 出力インターフェース及び内部データバス（ID）を有
し、該内部データバスは、前記マイクロプロセッサと前
記出力インターフェースを相互接続するものであり、更
に、 出力レジスタを有し、該出力レジスタは、複数のデー
タ入力と、前記CPUの前記ポートに接続されたラッチ−
イネーブル入力と、前記出力インターフェースに接続さ
れた出力を備えており、 準備レジスタを有し、該準備レジスタは、複数の入力
側及び前記出力レジスタに直接接続された１つの出力を
備え、そして、前記CPUと前記出力レジスタとの間に接
続されており、 前記準備レジスタは、前記CPUからのデータを受取
り、記憶するものであり、前記の記憶されたデータは、
前記CPUからの転送信号に応答して、直接前記の準備レ
ジスタから前記出力レジスタへ転送されるように構成さ
れており、前記の転送信号は、前記の規則的に繰返され
る点火及び燃料噴射タスクに関連して生ぜしめられ、そ
れによりすべての前記の記憶データが同時に前記の出力
インターフェースへ出力され得るように構成されている
のである。
変動、ないしスライドする基準電圧は有利に電池電圧
とアースとの間に設けられた、２つの抵抗から成る分圧
器を介して生ぜしめられる。その場合当該タツプにて電
池電圧と共に変化する所望の基準電圧が取出形成され
る。複数のコンパレータに対して、基準電圧形成のため
の１つの分圧器が用いられ得、それにより構成素子、部
品の著しい節減が達成される。
とアースとの間に設けられた、２つの抵抗から成る分圧
器を介して生ぜしめられる。その場合当該タツプにて電
池電圧と共に変化する所望の基準電圧が取出形成され
る。複数のコンパレータに対して、基準電圧形成のため
の１つの分圧器が用いられ得、それにより構成素子、部
品の著しい節減が達成される。
変化する限界値に対するできるだけ速やかな応答、応
動を可能にするため、比較器が設けられ、この比較器は
その入力側に加わるデジタル値が相等しいか否か、ま
た、“＞”（限界値が当該実際値より大）の条件が発生
するか否かについてチエツクし、この条件の発生の際出
力信号を送出する。このことはたんに相等しいか否かの
みをチエツクする従来のデジタル比較器に比して次のよ
うな利点、即ち変化する限界値によつて、比較器の一層
速やかな応答、応動が行なわれるという利点を有する。
このことは殊に次のような場合有利である、即ち、限界
値がダウンカウンタの値と比較され、それにより、比較
器の出力信号の所定のキーイング比が定められる場合殊
に有利である。限界値が変化すると本発明の比較器では
従来の比較器の場合におけるより早期の時点でキーイン
グ比ないしデユーテイレシオが変化する。
動を可能にするため、比較器が設けられ、この比較器は
その入力側に加わるデジタル値が相等しいか否か、ま
た、“＞”（限界値が当該実際値より大）の条件が発生
するか否かについてチエツクし、この条件の発生の際出
力信号を送出する。このことはたんに相等しいか否かの
みをチエツクする従来のデジタル比較器に比して次のよ
うな利点、即ち変化する限界値によつて、比較器の一層
速やかな応答、応動が行なわれるという利点を有する。
このことは殊に次のような場合有利である、即ち、限界
値がダウンカウンタの値と比較され、それにより、比較
器の出力信号の所定のキーイング比が定められる場合殊
に有利である。限界値が変化すると本発明の比較器では
従来の比較器の場合におけるより早期の時点でキーイン
グ比ないしデユーテイレシオが変化する。
１つのダウンカウンタ出力側には複数の比較器の一方
の入力側が接続せしめられて、それにより、異なつた限
界値の印加により異なるキーイング比ないしデユーテイ
レイシオが得られ、その際複数のダウンカウンタが必要
でないようにし得る。
の入力側が接続せしめられて、それにより、異なつた限
界値の印加により異なるキーイング比ないしデユーテイ
レイシオが得られ、その際複数のダウンカウンタが必要
でないようにし得る。
従来の集積化入出力回路装置ではたんに限られた数の
高速度出力側（HSO−ポート）しか存在せず、これらの
数の出力側は殊に自動車にて制御機能、役割に対しては
その数の点で屡々不十分なものである。これらの所謂HS
Oポートは入出力回路装置にて次のようにして拡大され
得る、即ち出力インターフエースと内部データ線路との
間で付加的出力レジスタ（出力ラツチ）が挿入接続され
この出力レジスタはそのイネーブル（準備）入力側にて
中央プロセツサユニツトのHSO−ポートと接続されてい
るようにするのである。斯様な出力レジスタには付加的
なイネーブル（準備）レジスタが前置接続されて、それ
により、HSO−信号の発生の際出力レジスタはその内容
を瞬時に出力インターフエースに送出し、イネーブルレ
ジスタの内容を同時に引受けるようにし得る。このよう
にして比較的大きな規模、範囲での制御情報の時間的に
精確な処理及び伝送が可能になる。
高速度出力側（HSO−ポート）しか存在せず、これらの
数の出力側は殊に自動車にて制御機能、役割に対しては
その数の点で屡々不十分なものである。これらの所謂HS
Oポートは入出力回路装置にて次のようにして拡大され
得る、即ち出力インターフエースと内部データ線路との
間で付加的出力レジスタ（出力ラツチ）が挿入接続され
この出力レジスタはそのイネーブル（準備）入力側にて
中央プロセツサユニツトのHSO−ポートと接続されてい
るようにするのである。斯様な出力レジスタには付加的
なイネーブル（準備）レジスタが前置接続されて、それ
により、HSO−信号の発生の際出力レジスタはその内容
を瞬時に出力インターフエースに送出し、イネーブルレ
ジスタの内容を同時に引受けるようにし得る。このよう
にして比較的大きな規模、範囲での制御情報の時間的に
精確な処理及び伝送が可能になる。
上述の手段により、入、出力回路装置にて高い集積度
を達成することが可能であり、その際すべての機能が１
つのチツプ上に集積される。
を達成することが可能であり、その際すべての機能が１
つのチツプ上に集積される。
実施例 次に図示の実施例を用いて本発明を詳述する。
第１図のブロツク接続図に示す装置構成は両方向イン
ターフエース１を有し、このインターフエースにはデー
タ線路OD、CD、IDが接続されている。データ線路ODは他
のデータ線路と同様に８重に構成され得、送信データバ
スを成す。データ線路IDはインターフエース１を介して
到来するデータに対するデータバスを形成し、一方、CD
はコントロールデータバスを形成する。複数のコンパレ
ータＫを有するコンパレータ装置２において、入力側ア
ナログ信号I0〜I9が、基準電圧URと比較される。基準電
圧URは電圧変換器３（これは分圧器として構成され得
る）を介して、電池電圧UBから導出され得る。コンパレ
ータ回路２の構成を第４図を用いて詳述する。
ターフエース１を有し、このインターフエースにはデー
タ線路OD、CD、IDが接続されている。データ線路ODは他
のデータ線路と同様に８重に構成され得、送信データバ
スを成す。データ線路IDはインターフエース１を介して
到来するデータに対するデータバスを形成し、一方、CD
はコントロールデータバスを形成する。複数のコンパレ
ータＫを有するコンパレータ装置２において、入力側ア
ナログ信号I0〜I9が、基準電圧URと比較される。基準電
圧URは電圧変換器３（これは分圧器として構成され得
る）を介して、電池電圧UBから導出され得る。コンパレ
ータ回路２の構成を第４図を用いて詳述する。
第１図のブロツク接続図では別のインターフエース４
〜８が示してあり、これらのインターフエースは出力側
の向きを表わす矢印で示すように制御信号を送出、受信
する。これらのインターフエースはフリツプフロツプで
実現され得るレジスタ（ラツチ）として構成されてい
る。インターフエース５にはイネーブル（準備）レジス
タ９と出力レジスタ10が前置接続されている。その場合
出力レジスタ10のイネーブル（準備）入力側はHSOポー
トの高速度トリガ信号端子と接続されている。データバ
スIDを介して到来するデータはひとまず準備レジスタ９
に中間記憶され、HSO−トリガ信号の発生の際出力レジ
スタ10中に転送される。それと同時に、出力レジスタ10
中に既に記憶されていた情報はインターフエース５へ伝
送される。準備、出力レジスタ9,10のこれ以上の説明は
第５図、第６図を用いて行なう。
〜８が示してあり、これらのインターフエースは出力側
の向きを表わす矢印で示すように制御信号を送出、受信
する。これらのインターフエースはフリツプフロツプで
実現され得るレジスタ（ラツチ）として構成されてい
る。インターフエース５にはイネーブル（準備）レジス
タ９と出力レジスタ10が前置接続されている。その場合
出力レジスタ10のイネーブル（準備）入力側はHSOポー
トの高速度トリガ信号端子と接続されている。データバ
スIDを介して到来するデータはひとまず準備レジスタ９
に中間記憶され、HSO−トリガ信号の発生の際出力レジ
スタ10中に転送される。それと同時に、出力レジスタ10
中に既に記憶されていた情報はインターフエース５へ伝
送される。準備、出力レジスタ9,10のこれ以上の説明は
第５図、第６図を用いて行なう。
第１図にはインターフエース7,8の出力側にて種々異
なるキーイング比ないしデユーテイレシオを形成するた
めに用いられる装置11が示してある。この目的のために
デジタルカウンタ−比較器−ユニツト12が設けられてお
り、これについては第２図を用いて説明する。
なるキーイング比ないしデユーテイレシオを形成するた
めに用いられる装置11が示してある。この目的のために
デジタルカウンタ−比較器−ユニツト12が設けられてお
り、これについては第２図を用いて説明する。
第２図においてデータバスIDは複数のレジスタ13〜21
に接続されており、それらのうちレジスタ（ラツチ）17
〜21は出力側が比較器22〜26と接続されている。比較器
22〜26の他の出力側はカウンタC1〜C3と接続されてい
る。比較器22〜26はレジスタ17〜21内にフアイルされた
デジタル限界値をカウンタC1〜C3（これはダウンカウン
タとして構成されている）のそのつど実際のカウンタ状
態と比較する。上記限界値が対応するカウンタ状態と等
しいか、それ以上の場合、相応の比較器は出力側にて信
号を、それに後置接続されたRSフリツプフロツプに送出
する。それにより出力側TV0〜TV4にて異なつたキーイン
グ比（ないしデユーテイレシオ）を有する制御信号が現
われる。その際その異なるキーイング比は就中そのつど
調整設定されるデジタル限界値にも依存する。
に接続されており、それらのうちレジスタ（ラツチ）17
〜21は出力側が比較器22〜26と接続されている。比較器
22〜26の他の出力側はカウンタC1〜C3と接続されてい
る。比較器22〜26はレジスタ17〜21内にフアイルされた
デジタル限界値をカウンタC1〜C3（これはダウンカウン
タとして構成されている）のそのつど実際のカウンタ状
態と比較する。上記限界値が対応するカウンタ状態と等
しいか、それ以上の場合、相応の比較器は出力側にて信
号を、それに後置接続されたRSフリツプフロツプに送出
する。それにより出力側TV0〜TV4にて異なつたキーイン
グ比（ないしデユーテイレシオ）を有する制御信号が現
われる。その際その異なるキーイング比は就中そのつど
調整設定されるデジタル限界値にも依存する。
カウンタC1〜C3はそのクロツク入力側にて、分周器FD
により形成される所定周波数の供給を受ける。スイツチ
S1〜S3を介して異なる周波数f1〜f3が選択される。
により形成される所定周波数の供給を受ける。スイツチ
S1〜S3を介して異なる周波数f1〜f3が選択される。
分周器FDの入力側に供給される入力側クロツク信号CL
は異なる周波数に変換され、この周波数によりまたダウ
ンカウンタC4とフリツプフロツプ27を介して別の出力信
号PLが生ぜしめられる。
は異なる周波数に変換され、この周波数によりまたダウ
ンカウンタC4とフリツプフロツプ27を介して別の出力信
号PLが生ぜしめられる。
第３図には同じ時間目盛を有する２つのダイヤグラム
が示してあり、一方のダイヤグラムはカウンタC3の出力
信号A3を示し、その下方にあるダイヤグラムは出力信号
TV0を示す。時点t1にて、もとの限界値ａ（これはデジ
タルでレジスタ21にフアイルされている）は値ｂに切換
わる。この値ｂは上記時点で出力側A3にて現われるカウ
ンタ状態を上回る。比較器（第２図）は同様に時点t1に
て、限界値ｂのほうが実際のカウンタ状態を上回つてい
ることを検出し、よつて、出力信号を送出し、それによ
り、出力側TV0における信号が“1"に切換わる。同様に
してほかの比較器22〜26はカウンタC1〜C3と共働し、そ
の結果出力側にて異なるキーイング比ないしデユーテイ
レシオを有する信号が得られる。
が示してあり、一方のダイヤグラムはカウンタC3の出力
信号A3を示し、その下方にあるダイヤグラムは出力信号
TV0を示す。時点t1にて、もとの限界値ａ（これはデジ
タルでレジスタ21にフアイルされている）は値ｂに切換
わる。この値ｂは上記時点で出力側A3にて現われるカウ
ンタ状態を上回る。比較器（第２図）は同様に時点t1に
て、限界値ｂのほうが実際のカウンタ状態を上回つてい
ることを検出し、よつて、出力信号を送出し、それによ
り、出力側TV0における信号が“1"に切換わる。同様に
してほかの比較器22〜26はカウンタC1〜C3と共働し、そ
の結果出力側にて異なるキーイング比ないしデユーテイ
レシオを有する信号が得られる。
第４図には入力側I0〜I9を有するコンパレータ回路２
が部分的に比較的に詳しく示してある。基準電圧UBは分
圧器UD（これは２つの抵抗R1,R2から成る）を用いて基
準電圧URに低減される。基準電圧URは複数コンパレータ
Ｋの負入力側に加わり、それの他方の入力側には測定信
号とか切換信号等が加わり、これらの信号も同様に分圧
器を用いて比較的に低い値に低減されている。入力信号
E0は例えば機関のスタータリレーの電圧に相応し、一
方、入力信号E1は自動車のブレーキ灯に加わる電圧に相
応する。このようにして自動車の多数の電気装置をその
機能の性の正常異常又はそのつどの作動状態について監
視し得る。コンパレータＫの入力側に加わる、相互に比
較さるべき電圧は同様に電池電圧を依存し、従つて、生
じる電池電圧変動を受ける。出力側V0〜V9からは状態表
示特性信号がデータ線路OD（第１図）へ送出される。
が部分的に比較的に詳しく示してある。基準電圧UBは分
圧器UD（これは２つの抵抗R1,R2から成る）を用いて基
準電圧URに低減される。基準電圧URは複数コンパレータ
Ｋの負入力側に加わり、それの他方の入力側には測定信
号とか切換信号等が加わり、これらの信号も同様に分圧
器を用いて比較的に低い値に低減されている。入力信号
E0は例えば機関のスタータリレーの電圧に相応し、一
方、入力信号E1は自動車のブレーキ灯に加わる電圧に相
応する。このようにして自動車の多数の電気装置をその
機能の性の正常異常又はそのつどの作動状態について監
視し得る。コンパレータＫの入力側に加わる、相互に比
較さるべき電圧は同様に電池電圧を依存し、従つて、生
じる電池電圧変動を受ける。出力側V0〜V9からは状態表
示特性信号がデータ線路OD（第１図）へ送出される。
第５図に示すブロツク接続図には殊に付加的出力レジ
スタ10の装置構成が示してあり、第６図のブロツク接続
図には殊に付加的準備レジスタ９の装置構成が示してあ
る。出力レジスタ10（出力ラツチ）の準備入力側（ラツ
チ−イネーブル）は中央プロセツサユニツトCPUのHSO−
ポートに接続されており、このCPUはデータ転送とデー
タを出力ポートを介して制御する。付加回路Z1（第５
図）又は拡大された付加回路Z2（第６図）によつて迅速
な信号処理及び転送を可能にするHSO−出力側の拡大が
可能である。
スタ10の装置構成が示してあり、第６図のブロツク接続
図には殊に付加的準備レジスタ９の装置構成が示してあ
る。出力レジスタ10（出力ラツチ）の準備入力側（ラツ
チ−イネーブル）は中央プロセツサユニツトCPUのHSO−
ポートに接続されており、このCPUはデータ転送とデー
タを出力ポートを介して制御する。付加回路Z1（第５
図）又は拡大された付加回路Z2（第６図）によつて迅速
な信号処理及び転送を可能にするHSO−出力側の拡大が
可能である。
第５図及び第６図の回路装置のその他の装置部分は入
力インターフエースEI,A−Ｄ変換器AD、デコーダDC、レ
ジスタＬ（ラツチ）、EPROM、RAM、出力レジスタAIから
成る。それらの種々の装置部分は複数のデータ線路及び
コントロール線路を介して相互に接続されている。
力インターフエースEI,A−Ｄ変換器AD、デコーダDC、レ
ジスタＬ（ラツチ）、EPROM、RAM、出力レジスタAIから
成る。それらの種々の装置部分は複数のデータ線路及び
コントロール線路を介して相互に接続されている。
第７図に示すパルスダイヤグラムIF1〜IF9は下記を意
味する。
味する。
IP1:クランク軸信号 IP2:カラム軸信号 IP3〜IP8:6気筒機関の６つの点火線路上に生じる点火
信号 IP9:HSO−トリガ信号（ハイスピード（高速）出力−
ポートの信号） HSO信号はクランク軸に同期に又はその他の形式で実
時間信号を成すトリガ信号である。“1"で示す時点ごと
にHSO−トリガ信号（IP9）は次のように変化する、即ち
その値が“0"から“1"に変るように信号変化する。それ
により、出力レジスタ10の出力側には、イネーブルレジ
スタ９中に比較的に早期に書込まれた、時点“1"での点
火線路（IP3〜IP8）の状態を表わすデータが現われる。
この過程はCPUの別様のインタラプト（割込）負荷によ
つて影響を受けず、もつて、精確に所定の時点にて行な
われる。
信号 IP9:HSO−トリガ信号（ハイスピード（高速）出力−
ポートの信号） HSO信号はクランク軸に同期に又はその他の形式で実
時間信号を成すトリガ信号である。“1"で示す時点ごと
にHSO−トリガ信号（IP9）は次のように変化する、即ち
その値が“0"から“1"に変るように信号変化する。それ
により、出力レジスタ10の出力側には、イネーブルレジ
スタ９中に比較的に早期に書込まれた、時点“1"での点
火線路（IP3〜IP8）の状態を表わすデータが現われる。
この過程はCPUの別様のインタラプト（割込）負荷によ
つて影響を受けず、もつて、精確に所定の時点にて行な
われる。
HSO−ポートの電位変化によつては同様に、低い優先
度のインターラプト（割込）がトリガされ、それによ
り、時点“1"で行なわれる他のインターラプトはそのシ
ーケンスにて阻害されないようになる。このHSO−イン
ターラプトは時点“2"からCPUにより処理される。この
時点にて先ず、出力レジスタ10のイネーブル入力側（ラ
ツチ−イネーブル）の電位が“1"から“0"へリセツトさ
れ、次いで次の点火時点を表わすデータが、準備レジス
タ９中に書込まれる。このような準備レジスタ９への書
込が実時間プログラムの実行にとつて場合により一層有
利な比較的により後での時点で行なわれ得る。但しこの
書込は出力レジスタ10のラツチ−イネーブル入力側にて
“0"から“1"への次の電位変化前に修了されていなけれ
ばならない。
度のインターラプト（割込）がトリガされ、それによ
り、時点“1"で行なわれる他のインターラプトはそのシ
ーケンスにて阻害されないようになる。このHSO−イン
ターラプトは時点“2"からCPUにより処理される。この
時点にて先ず、出力レジスタ10のイネーブル入力側（ラ
ツチ−イネーブル）の電位が“1"から“0"へリセツトさ
れ、次いで次の点火時点を表わすデータが、準備レジス
タ９中に書込まれる。このような準備レジスタ９への書
込が実時間プログラムの実行にとつて場合により一層有
利な比較的により後での時点で行なわれ得る。但しこの
書込は出力レジスタ10のラツチ−イネーブル入力側にて
“0"から“1"への次の電位変化前に修了されていなけれ
ばならない。
このようにして、複数の結果の精確な出力が唯１つの
HSO−ポートを用いて可能になり、その際、制御プログ
ラムの実時間シーケンスが妨げられることはない。
HSO−ポートを用いて可能になり、その際、制御プログ
ラムの実時間シーケンスが妨げられることはない。
種々な装置部分間の接続線路ないしデータ線路はわか
り易くするため簡略に示してある。しかも、それらの線
路は実際には並列データ伝送用に設けられているような
複数の並列線路として構成されている。
り易くするため簡略に示してある。しかも、それらの線
路は実際には並列データ伝送用に設けられているような
複数の並列線路として構成されている。
発明の効果 本発明の請求項１の上位概念による入、出力回路装置
において、変動、ないしスライドする基準電圧を用いる
ことにより、自転車にて作動状態及び温度に依存して生
じるような著しい作動電圧変動があつても入力側アナロ
グ信号の精確な監視上不利な影響を及ぼさないという利
点が得られる。基準電圧は生じる電池電圧変動、変化に
応じて共に変動ないしスライドし、その結果電池電圧が
設定値の半分に低下した際でも同様にその電圧値に関し
て監視さるべき低下された入力信号がコンパレータによ
つて監視され得る。このことは一定の基準電圧を用いた
従来コンパレータでは不可能である。
において、変動、ないしスライドする基準電圧を用いる
ことにより、自転車にて作動状態及び温度に依存して生
じるような著しい作動電圧変動があつても入力側アナロ
グ信号の精確な監視上不利な影響を及ぼさないという利
点が得られる。基準電圧は生じる電池電圧変動、変化に
応じて共に変動ないしスライドし、その結果電池電圧が
設定値の半分に低下した際でも同様にその電圧値に関し
て監視さるべき低下された入力信号がコンパレータによ
つて監視され得る。このことは一定の基準電圧を用いた
従来コンパレータでは不可能である。
第１図は本発明の車両制御装置用の出力回路装置の実施
例のブロツク接続図、第２図は第１図の回路装置に設け
られている、異なるキーイング比の調整のための装置の
詳細接続図、第３図は第２図のブロツク接続図の構成に
て生じる信号の波形図、第４図は基準電圧が電池電圧に
依存するコンパレータの構成図、第５図及び第６図はHS
O−ポートの拡大のため付加的レジスタを有する構成の
ブロツク接続図、第７図は６気筒機関にて生じる種々の
信号のパルス波形図である。 １…インターフエース、２…コンパレータ装置、３…電
圧変換器、４〜８…インターフエース。
例のブロツク接続図、第２図は第１図の回路装置に設け
られている、異なるキーイング比の調整のための装置の
詳細接続図、第３図は第２図のブロツク接続図の構成に
て生じる信号の波形図、第４図は基準電圧が電池電圧に
依存するコンパレータの構成図、第５図及び第６図はHS
O−ポートの拡大のため付加的レジスタを有する構成の
ブロツク接続図、第７図は６気筒機関にて生じる種々の
信号のパルス波形図である。 １…インターフエース、２…コンパレータ装置、３…電
圧変換器、４〜８…インターフエース。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 インマヌエル・クラウター ドイツ連邦共和国エルプシユテツテン・ ハウプトシユトラーセ 26 (72)発明者 エドムント・イエーニツケ ドイツ連邦共和国シユヴイーベルデイン ゲン・シユツツトガルター・シユトラー セ 102 (56)参考文献 特開 昭61−291774（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 3/00 G06F 3/05 G06F 15/78 510 H03K 5/08 F02P 5/15 - 5/153 F02D 43/00
Claims (2)
- 【請求項１】車両制御装置用の出力回路装置であって、
前記車両制御装置は、規則的に繰返される点火及び燃料
噴射タスクを実施するものである、当該の出力回路装置
において、 複数の制御出力及び高速出力（HSO）−ポートを備えた
マイクロプロセッサ中央処理ユニット（CPU）を有し、 出力インターフェース（５）及び内部データバス（ID）
を有し、該内部データバスは、前記マイクロプロセッサ
と前記出力インターフェースを相互接続するものであ
り、更に、 出力レジスタ（10）を有し、該出力レジスタは、複数の
データ入力と、前記CPUの前記HSO−ポートに接続された
ラッチ−イネーブル入力と、前記出力インターフェース
（５）に接続された出力を備えており、 準備レジスタ（９）を有し、該準備レジスタ（９）は、
複数の入力側及び前記出力レジスタ（10）に直接接続さ
れた１つの出力を備え、そして、前記CPUと前記出力レ
ジスタ（10）との間に前記データバス中に接続されてお
り、 前記準備レジスタ（９）は、前記CPUからのデータを受
取り、記憶するものであり、前記の記憶されたデータ
は、前記CPUからの転送信号に応答して、直接前記の準
備レジスタ（９）から前記出力レジスタ（10）へ転送さ
れるように構成されており、前記の転送信号は、前記の
規則的に繰返される点火及び燃料噴射タスクに関連して
生ぜしめられ、それによりすべての前記の記憶データが
同時に前記の出力インターフェース（５）へ出力され得
るように構成されていることを特徴とする車両制御装置
用の出力回路装置。 - 【請求項２】前記の転送信号は、クランクシャフト回転
と同期して発生されるトリガ信号である請求項１記載の
出力回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3714998.9 | 1987-05-06 | ||
| DE19873714998 DE3714998A1 (de) | 1987-05-06 | 1987-05-06 | Ein-ausgabeschaltung fuer mikroprozessoren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS647120A JPS647120A (en) | 1989-01-11 |
| JP2907833B2 true JP2907833B2 (ja) | 1999-06-21 |
Family
ID=6326898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63102834A Expired - Fee Related JP2907833B2 (ja) | 1987-05-06 | 1988-04-27 | 車両制御装置用の出力回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4924399A (ja) |
| JP (1) | JP2907833B2 (ja) |
| KR (1) | KR960003064B1 (ja) |
| DE (1) | DE3714998A1 (ja) |
| FR (1) | FR2615017B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5375247A (en) * | 1988-07-28 | 1994-12-20 | Robert Bosch Gmbh | Apparatus for controlled switching of a microcomputer to standby mode |
| JPH02216068A (ja) * | 1989-02-16 | 1990-08-28 | Fuji Heavy Ind Ltd | 電気回路の異常検出装置 |
| DE4219669B4 (de) * | 1992-06-16 | 2007-08-09 | Robert Bosch Gmbh | Steuergerät zur Berechnung von Steuergrößen für sich wiederholende Steuervorgänge |
| FR2701568B1 (fr) * | 1993-02-10 | 1995-05-05 | Siemens Automotive Sa | Procédé et dispositif de mesure numérique d'une tension variant dans une plage de tension prédéterminée et leurs utilisations. |
| US5587686A (en) * | 1994-09-02 | 1996-12-24 | Adaptec, Inc. | Time domain signal filter |
| US5572160A (en) * | 1994-12-01 | 1996-11-05 | Teradyne, Inc. | Architecture for RF signal automatic test equipment |
| DE19610609B4 (de) * | 1996-03-18 | 2004-01-29 | Robert Bosch Gmbh | Anordnung zum Steuern sich zyklisch wiederholender Vorgänge in Brennkraftmaschinen |
| DE10005778A1 (de) * | 2000-02-10 | 2001-08-16 | Bosch Gmbh Robert | Schaltungsanordnung für einen Starter eines Kraftfahrzeug-Verbrennungsmotors |
| GB2363532B (en) * | 2000-06-16 | 2002-05-15 | Ericsson Telefon Ab L M | Analogue to digital signal conversion |
| KR102467224B1 (ko) * | 2017-11-13 | 2022-11-14 | 현대자동차주식회사 | 차량용 전자 장치, 내부 저항 결정 방법 및 상기 차량용 전자 장치를 포함하는 차량 |
| US11431379B1 (en) | 2021-03-31 | 2022-08-30 | Teradyne, Inc. | Front-end module |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7102290A (ja) * | 1971-02-20 | 1972-08-22 | ||
| US4013875A (en) * | 1974-01-11 | 1977-03-22 | Mcglynn Daniel R | Vehicle operation control system |
| JPS5498476A (en) * | 1978-01-19 | 1979-08-03 | Nippon Denso Co Ltd | Computer for controlling vehicles |
| US4307450A (en) * | 1978-06-22 | 1981-12-22 | The Bendix Corporation | Hybrid electronic control unit |
| US4214307A (en) * | 1978-06-22 | 1980-07-22 | The Bendix Corporation | Deceleration lean out feature for electronic fuel management systems |
| JPS56118425U (ja) * | 1980-02-06 | 1981-09-10 | ||
| US4381447A (en) * | 1980-09-19 | 1983-04-26 | Brandt, Inc. | Method and apparatus for evaluating and sorting sheets in a high speed manner |
| JPS58213330A (ja) * | 1982-06-07 | 1983-12-12 | Victor Co Of Japan Ltd | キ−入力判別装置 |
| JPS61244856A (ja) * | 1985-04-24 | 1986-10-31 | Nippon Denso Co Ltd | エンジンの信号処理装置 |
-
1987
- 1987-05-06 DE DE19873714998 patent/DE3714998A1/de active Granted
-
1988
- 1988-04-21 US US07/184,379 patent/US4924399A/en not_active Expired - Lifetime
- 1988-04-27 JP JP63102834A patent/JP2907833B2/ja not_active Expired - Fee Related
- 1988-04-28 FR FR8805684A patent/FR2615017B1/fr not_active Expired - Lifetime
- 1988-05-06 KR KR1019880005244A patent/KR960003064B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| FR2615017A1 (fr) | 1988-11-10 |
| JPS647120A (en) | 1989-01-11 |
| KR880014452A (ko) | 1988-12-23 |
| FR2615017B1 (fr) | 1991-10-04 |
| US4924399A (en) | 1990-05-08 |
| DE3714998C2 (ja) | 1992-12-10 |
| KR960003064B1 (ko) | 1996-03-04 |
| DE3714998A1 (de) | 1988-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2907833B2 (ja) | 車両制御装置用の出力回路装置 | |
| US5555213A (en) | Interface circuit, system and method for interfacing an electronic device and a synchronous state machine having different clock speeds | |
| US4357924A (en) | Fuel injection control system | |
| US6636100B1 (en) | Can controller and one-chip computer having a built-in can controller | |
| JPH0375976A (ja) | 半導体集積回路装置 | |
| JPH0654474B2 (ja) | 時間に関連した誤り検出装置とその方法 | |
| US5553275A (en) | Method and apparatus for synchronously detecting phase relationships between a high-frequency clock and a low-frequency clock | |
| US5903508A (en) | Input buffer of memory device for reducing current consumption in standby mode | |
| JP2912290B2 (ja) | Ｐｗｍ制御回路 | |
| US5627867A (en) | Watchdog circuit employing minimum and maximum interval detectors | |
| US4975602A (en) | Logic level data conversion system | |
| JP3099927B2 (ja) | マイクロコンピュータ | |
| US5734920A (en) | Input/output processing IC | |
| US3941100A (en) | Apparatus for producing an engine-speed signal for an electronic fuel injection system | |
| JPH0650729Y2 (ja) | 距離測定装置 | |
| JPH07146842A (ja) | バスインターフェース回路 | |
| JPS61501661A (ja) | 並列同期動作 | |
| JPS6150324B2 (ja) | ||
| Saadi et al. | Design and Realization of a CAN/CANFD USB Gateway, Application to the Connected Car | |
| JPS6115418A (ja) | 電気回路装置 | |
| GB2095443A (en) | Signal generating means | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| JPS58197453A (ja) | エンジン制御用半導体集積回路 | |
| JPH0495101A (ja) | 入力信号処理装置 | |
| JPS62238423A (ja) | 重量計測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |