JP2905908B2

JP2905908B2 - 複数出力のスイッチング電源

Info

Publication number: JP2905908B2
Application number: JP3035715A
Authority: JP
Inventors: 昇安倍; 邦夫佐藤
Original assignee: Hitachi Metals Ltd
Current assignee: Proterial Ltd
Priority date: 1991-02-04
Filing date: 1991-02-04
Publication date: 1999-06-14
Anticipated expiration: 2014-06-14
Also published as: JPH04255466A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数出力のスイッチン
グ電源に係り、特にビ−ド現象にともなう雑音の発生を
なくすと共に、部品点数を少なくして小型化し、製造コ
ストを削減することができる複数出力のスイッチング電
源に関する。

【０００２】

【従来の技術】一般に、パ−ソナルコンピュ−タ、プリ
ンタ、ファックス、複写機などのＯＡ（オフィ−スオー
トメーション）機器にあたっては、各装置内においては
複数の動作部分があることから、例えば１の商用入力電
源から複数の定格の同じ或いは異なる直流出力、例えば
５Ｖ、１２Ｖ、２４Ｖなどを発生させることが必要とさ
れている。そして、このような要請のもとに開発された
各種の複数出力のスイッチング電源はすでに知られてい
る。この種のスイッチング電源は、例えば１次側の交流
１００Ｖの入力電源を整流して直流にすると共に、この
直流をスイッチングトランジスタ等によりＯＮ、ＯＦＦ
することによりパルス波を形成し、このパルスをトラン
スに通すことにより、２次側の複数の各出力回路に所望
の直流電圧を出力するようになっている。この場合、２
次側の各出力回路の出力を安定させる必要から、２次側
のメイン出力回路の出力を検知してこれを１次側のスイ
ッチングトランジスタの制御回路にフィードバックさせ
て安定な２次側出力を得る試みが行なわれている。ま
た、上記メイン出力回路の出力のみならず２次側のサブ
出力回路の出力も安定化する必要から、上記２次側のメ
イン出力回路の制御回路とは、別個にそれぞれ独自の制
御方式を有している。

【０００３】これら独自の制御方式としては、例えば三
端子レギュレータなどの専用ＩＣを用いたシリーズ・ド
ロッパ方式、磁気増幅器を用いたマグアンプ方式或いは
チョッパー回路を用いたチョッパー方式などが知られて
いる。これらのなかて、特に最近のＯＡ機器の急激な発
展に伴い複数出力の電源の高出力高安定性が望まれてい
る状況において、メイン出力回路の負荷条件に左右され
ず、メイン出力回路が無負荷でも使用できる利点を有す
チョッパー方式が主に採用されている。ここで、図２に
基づいてサブ出力回路がチョッパー方式により制御され
るスイッチング電源について説明する。図示するごとく
このスイッチング電源の１次側は、整流平滑スイッチン
グ回路１を有しており、交流１００Ｖの入力電源２から
の入力電圧を、上記スイッチング回路１内のフルブリッ
ジダイオード３、平滑コンデンサ４により直流電圧に整
流すると共に、この直流電圧をスイッチングトランジス
タ５でもってＯＮ、ＯＦＦすることによりトランス６の
１次側にパルス波を流している。

【０００４】このトランス６の２次側にはメイン出力回
路７とサブ出力回路８とが接続されており、メイン出力
回路７の転流ダイオード９の両端のパルス状の電圧が平
滑リアクトル１０、平滑コンデンサ１１により平滑され
て、メイン出力端子１２から直流電圧を出力するように
なっている。そして、平滑コンデンサ１１の後流側から
は、ここに出力される電圧がフィードバック信号として
検出され、この信号はフィードバック回路１３に入力さ
れる。そして、このフィードバック回路１３は、メイン
出力回路７が安定な電圧を出力するように前記１次側の
スイッチングトランジスタ５のスイッチングを制御す
る。一方、前記転流ダイオード９の後流側からは、前記
サブ出力回路８が並列に分岐されている。このサブ出力
回路８に流れる電流は、サブ出力回路用のスイッチング
トランジスタ１４によりＯＮ、ＯＦＦされると共に、そ
の後、還流ダイオード１５、平滑リアクトル１６及び平
滑コンデンサ１７よりなる整流平滑回路により平滑さ
れ、サブ出力端子１８より直流電圧を出力するようにな
っている。そして、上記平滑コンデンサ１７の後流側か
らは、電圧がフィードバック信号として検出され、この
検出値をもとにチョッパー回路１９は、上記サブ出力回
路用のスイッチングトランジスタ１４のＯＮ、ＯＦＦを
制御し、サブ出力端子１８に安定な直流電圧を出力する
ように意図されている。

【０００５】

【発明が解決しようとする課題】ところで、上記したご
ときチョッパー方式の制御方法にあっては、サブ出力回
路８の出力を制御するチョッパー回路１９のチョッパー
の周波数が１次側のスイッチングトランジスタ５のスイ
ッチング周波数と異なってこれらの周期がとれていない
場合には、ビート現象が発生し、人間の耳に聞こえる不
快音を発生するばかりでなく、それと、同時にノイズも
多くなり、最悪の場合には制御機能が効かなくなって電
源が停止してしまうという問題があった。この問題点を
解決するために、上記２次側のチョッパー回路１９のチ
ョッパー周波数を決定するための同期信号を１次側から
取るべく、１次側のスイッチングトランジスタ５をＯ
Ｎ、ＯＦＦ制御するスイッチング回路１からＯＮ、ＯＦ
Ｆ制御用の信号を同期回路でもって取出し、これを同期
信号トランスを介して上記２次側のチョッパー回路１９
へ導入してチョッパー周波数の同期をとることが行なわ
れていた。しかしながら、この場合には、１次側と２次
側との間の電圧の大きな相異に起因して、これらの間を
電気的に絶縁するために２つめのトランスとしてかなら
ず同期信号トランスをもちいなければならない。このた
め、電気的な安全性を高度に要求され、且つ他の電子部
品に比較してスケールの大きなトランスを２個も使用し
なければならないことから、設計が複雑になるのみなら
ず装置全体が大型化し、部品点数も多くなって製造コス
トの増大を招くという問題があった。特に、複数のサブ
出力回路を必要とする場合には、上記した問題が一層顕
著となっていた。本発明は、以上のような問題点に着目
し、これを有効に解決すべくなされたものである。本発
明の目的は、チョッパー回路の同期信号を２次側のスナ
バ回路からとるようにし、もってビート現象に伴う雑音
の発生をなくすと共に、部品点数を少なくして小型化
し、製造コストを削減することができる複数出力のスイ
ッチング電源を提供するにある。本発明は、２次側のメ
イン出力回路のスイッチングは、１次側のスイッチング
周波数と完全に同期しており、且つこの同期信号は２次
側のスナバ回路から取り出すことができる、ということ
を見いだすことによりなされたものである。

【０００６】本発明は、上記問題点を解決するために、
１次側の直流電源からトランスを介してスナバ回路を含
む２次側のメイン出力回路と、チョッパー回路を含むサ
ブ出力回路とに出力するようになした複数出力のスイッ
チング電源において、前記トランスの２次巻線に整流用
ダイオードを介してダイオードを並列に接続し、コンデ
ンサと抵抗をこの順に直列接続したスナバ回路を、前記
ダイオードに並列接続し、前記コンデンサと前記抵抗と
の接続点から前記サブ出力回路のチョッパー回路に用い
る同期信号を得るようになし、１次側のスイッチング周
波数と２次側のサブ出力回路のチョッパー周波数とを完
全に同期させるようにした。

【０００７】

【作用】本発明は、以上のように構成されたので、２次
側のメイン出力回路のスナバ回路から、サブ出力回路の
チョッパー回路用の同期信号を取り出すようになってい
る。具体的には、上記スナバ回路は、コンデンサと抵抗
の直列接続よりなり、これらの接続点より同期信号を取
り出す。この場合、このスナバ回路は、微分回路を構成
することから、２次側巻線に出力されるパルスの立ち上
がり区間と立ち下がり区間とにそれぞれ正負のスパイク
電圧を発生するが、この内、正のスパイク電圧のみを拾
うことによって１次側のスイッチング周波数と２次側の
チョッパー周波数とが完全に同期する。

【０００８】

【実施例】以下に、本発明にかかる複数出力のスイッチ
ング電源の一実施例を添付図面に基づいて詳述する。図
１は、本発明に係るスイッチング電源を示す原理図、図
３は本発明のスイッチング電源の実施例を示す回路図で
ある。尚、図３において、図１と同一部分については同
一符号を付す。図示するごとく、このスイッチング電源
は、トランス６を介して１次側の直流電源２０と、２次
側のメイン出力回路７及び２次側のサブ出力回路８とに
より主に構成されている。尚、図示例にあっては簡単化
のために１のサブ出力回路８しか記してないが、必要に
応じてこれを複数設けることができることは勿論であ
る。上記１次側の直流電源２０には、交流１００Ｖの入
力電源２が接続されると共に、この直流電源２０には、
図２において示されたフルブリッジダイオード３、平滑
コンデンサ４及びスイッチングトランジスタ５等よりな
る整流平滑スイッチング回路２１を有しており、入力さ
れる交流１００Ｖを整流平滑化すると共に、所望の周期
でもって平滑された電圧をＯＮ、ＯＦＦするようになっ
ている。したがって、１次側巻線２２にはパルス波が入
力されることになる。

【０００９】一方、２次側のメイン出力回路７は、２次
側巻線２３に対して、直列に整流用ダイオード２４、平
滑リアクトル１０及びメイン出力端子１２が順次接続さ
れている。そして、上記整流用ダイオード２４と平滑リ
アクトル１０との間には、上記２次側巻線２３と並列に
なされた転流ダイオード９が接続されている。また、平
滑リアクトル１０の後流側と接地との間には平滑コンデ
ンサ１１が接続されている。そして、メイン出力端子１
２、１２の両端には、負荷２５が接続されている。そし
て、上記平滑リアクトル１０の後流側には、フィードバ
ック信号として出力電圧を検出するためのフィードバッ
ク回路１３が接続されると共に、このフィードバック回
路１３の出力は、整流平滑スイッチング回路２０のスイ
ッチングトランジスタ５に接続されており、上記メイン
出力回路７が安定電圧を出力するようにこのトランジス
タ５のスイッチングを制御するようになっている。そし
て、上記メイン出力回路７の整流用ダイオード２４に
は、スイッチング時の過渡期の突発エネルギー乃至サー
ジを吸収するためのコンデンサ２６及び抵抗２７の直列
接続よりなるスナバ回路１２８が並列接続されている。
同様に、上記メイン出力回路７の転流用ダイオード９に
は、コンデンサ２８及び抵抗２９の直列接続よりなるス
ナバ回路３０が並列接続されている。

【００１０】以上の様に構成されたメイン出力回路７か
ら前記サブ出力回路８が分岐されて形成されている。具
体的には、このサブ出力回路８は、上記メイン出力回路
７の平滑リアクトル１０の後流側から分岐されており、
この分岐路には、例えばＦＥＴよりなるスイッチングト
ランジスタ１４が接続されると共に、その後流側には、
図２に示すような還流ダイオード１５、平滑リアクトル
１６及び平滑コンデンサ１７とにより構成された整流平
滑回路１３０が接地との間に接続されている。そして、
この整流平滑回路１３０の出力側に接続されるサブ出力
端子１８、１８間には負荷３１が接続されている。そし
て、上記スイッチングトランジスタ１４のゲートには、
このトランジスタ１４のＯＮ、ＯＦＦを制御して安定出
力を実現するためのチョッパー回路３２の出力が接続さ
れている。また、このチョッパー回路３２の同期信号を
得るための入力は、前記メイン回路７の転流ダイオード
９に並列接続したスナバ回路３０を構成するコンデンサ
２８と抵抗２９の接続点に接続されている。このスナバ
回路３０は、微分回路を構成することから上記接続点に
は、２次巻線に出力されるバルスの立ち上がり区間と立
ち下がり区間とにそれぞれ正負のスパイク電圧が発生す
ることになり、後述するごとく正のスパイク電圧のみが
同期信号として使用されることになる。

【００１１】上記チョッパー回路３２は、以下のように
構成されている。すなわち、このチョッパー回路３２
は、上記スナバ回路３０の抵抗２９に並列に接続された
分圧回路を有し、この分圧回路は抵抗３３と抵抗３４と
を直列接続して構成されている。上記抵抗３４には、バ
イパスダイオード４１が並列に接続されており、抵抗２
９に負の電圧が加わったときに、それをバイパスするこ
とにより後段のトランジスタ等の素子を保護するように
なっている。そして、抵抗３３と抵抗３４の接続点は、
放電用トランジスタ３５のベースに接続されると共に、
この放電用トランジスタ３５のエミッタは抵抗４０を介
してチョッパー回路３２の心臓部を形成する、例えばＩ
ｃ（μＰＣ４９４Ｃ）よりなるスイッチング制御回路３
６へ接続される。また、この放電用トランジスタ３５の
コレクタは接地されている。上記抵抗４０の後流側と接
地との間には、ここに加わる電圧の周波数を設定するた
めのコンデンサ３７が接続されている。また、更に上記
スイッチング制御回路３６と接地との間には抵抗３８が
接続されている。一方、上記スイッチング制御回路３６
には、前記整流平滑スイッチング回路３０により検出さ
れた出力電圧がフィードバック信号として入力されてい
ると共に、この制御回路３６の出力は、前記スイッチン
グトランジスタ１４の動作を制御するための駆動回路３
７へ接続されている。そして、この駆動回路１３７の出
力は、上記スイッチングトランジスタ１４のゲートに接
続されており、これをＯＮ、ＯＦＦ制御するようになっ
ている。

【００１２】次に、このように構成された上記実施例の
動作について図４を参照しつつ説明する。尚、図４
（ａ）中のＶ_Tはトランス６の２次側巻線２３の両端の
電圧を示し、図４（ｂ）中のＶ_Rはスナバ回路３０の抵
抗２９の両端の電圧を示し、図４（ｃ）中のＩ_Cは、放
電用トランジスタ３５のコレクタ電流を示し、図４
（ｆ）中のＶ_Cは、周波数設定用のコンデンサ３７の両
端の電圧を示し、図４（ｇ）中のＶ_Oはスイッチングト
ランジスタ１４の出力側と接地間の電圧を示し、図４
（ｄ）の実線は、Ｖ_Tの周波数がＶ_Cの周波数より大きい
場合であって本発明に係る同期方式を採用しなかった場
合のＶ_Cを示し、図４（ｅ）の実線は、Ｖ_Tの周波数がＶ
_Cの周波数より小さい場合であって本発明に係る同期方
式を採用しなっか場合のＶ_Cを示す。まず、入力電源２
からの交流１００Ｖは整流平滑スイッチング回路２１内
のフルブリッジダイオード３、平滑コンデンサ４により
整流されて平滑され、直流電圧になると共に、この直流
はスイッチングトランジスタ５によってＯＮ、ＯＦＦさ
れてパルス波となってトランス６の１次巻線２２に流入
する。

【００１３】するとこのトランス６の２次巻線２３の両
端には、図４（ａ）に示すようなパルス状の電圧Ｖ_Ｔを
出力し、このパルス電圧は、メイン出力回路７において
は、転流ダイオード９、平滑リアクトル１０、平滑コン
デンサ１１等の作用により平滑されて所定の電圧となっ
ってメイン出力端子１２、１２から出力される。この
時、この出力電圧は、常時モニターされてフィードバッ
ク信号としてフィードバック回路１３へ入力され、この
値に基づいて前記スイッチングトランジスタ５のＯＮ、
ＯＦＦを制御することにより、常時安定した所定の電圧
をメイン出力端子１２、１２に出力し得るようになって
いる。一方、サブ出力回路８にあっては、上記平滑リア
クトル１０から分岐された電圧が、チョッパー回路３２
の駆動回路１３７により制御されたスイッチングトラン
ジスタ１４によりＯＮ、ＯＦＦされて、その出力が整流
平滑回路１３０により整流されて平滑され、直流電圧を
サブ出力端子１８、１８から出力するようになってい
る。そして、この出力電圧は、検出されて、フィードバ
ック信号としてチョッパー回路３２のスイッチング制御
回路３６へ入力され、出力電圧を所定の値にするべく１
次側とのスイッチング同期はともかくとして上記スイッ
チングトランジスタ１４のＯＮ、ＯＦＦを制御すること
になる。

【００１４】ここで、サブ出力回路８のスイッチングの
同期信号に着目すると、転流ダイオード９に並列接続し
たスナバ回路３０は、微分回路を構成することから、コ
ンデンサ２８が充電するまての間、誘導電圧Ｖ_Ｔの作用
によりパルスの立ち上がり区間ではコンデンサ２８、抵
抗２９を介して瞬時電流が流れ、抵抗２９の両端には、
図４（ｂ）に示すごとき電圧が出力される。また、パル
スの立ち下がり区間では、負のスパイク電圧が出力され
る。この負の過剰なスパイク電圧が放電用トランジスタ
３５のエミッターベース間に印加されるとこのトランジ
スタ３５が破損されることから、この破損を防止するた
めにこの負のスパイク電圧はバイパスダイオード４１に
よりバイパスされている。一方、抵抗２９に加わった正
のスパイク電圧は、抵抗３３と抵抗３４とに分圧され
て、その分圧分が放電用トランジスタ３５のベースに供
給される。このベースに供給される電圧が、所定値以
上、例えば０．６Ｖ以上であるとこのトランジスタ３５
がＯＮ状態になり、コンデンサ３７に蓄積されていた電
荷を放電する。したがって、この放電用トランジスタ３
５のコレクタ電流Ｉｃは、図４（ｃ）のようになり、ま
たコンデンサ３７の両端の電圧Ｖ_ｃは、図４（ｆ）のよ
うになる。この時、コンデンサ３７のＶ_ｃの周波数は、
この容量により所定の周波数、すなわちＶ_Ｔの周波数よ
りわずかに少ない周波数に設定されているので、鋸波状
に上昇、下降するＶ_ｃの電圧の上昇途中において、上記
トランジスタのＯＮ動作により放電されることになる。
そして、一度、放電して電圧が低下すると、上記トラン
ジスタ３５がＯＮしている間（Ｔ２）は、コンデンサ３
７の電圧Ｖ_ｃの次の上昇は開始しないが、抵抗３３と抵
抗３４との分圧が所定値、例えば０．６Ｖより小さくな
ると上記トランジスタ３５がＯＦＦになり、コンデンサ
３７の電圧Ｖ_ｃが再び上昇することになる。従って、ト
ランジスタ３５がＯＮしてからＴ１時間ごとに同じ動作
が繰り返されることになる。

【００１５】そして、コンデンサ３７の電圧Ｖ_ｃが、ス
イッチング制御回路３６内に含まれるエラーアンプ出力
（図４（ｆ）参照）を越えている間だけ、スイッチング
トランジスタ１４のＯＮが維持され、このトランジスタ
１４の後流側には、図４（ｇ）に示すような電圧Ｖ_ｏが
出力される。この場合、サブ出力端子１８の出力が所望
の値より下降気味のときにはエラーアンプ出力が少し下
がることによって出力電圧Ｖ_ｏのパルス幅を少し長く
し、実効電圧を上げるようにする。逆に、サブ出力端子
１８の出力が所望の値より上昇気味のときは、エラーア
ンプ出力が少しあがることによって、出力電圧Ｖ_ｏのパ
ルス幅を少し短くし、実効電圧を少し下げるようにす
る。このように、１次側のスイッチング周波数、すなわ
ち図４（ｂ）の正のスパイク電圧の周波数と２次側のサ
ブ出力回路８のチョッパー回路３２のチョッパー周波
数、すなわち図４（ｆ）及び図４（ｇ）に示す電圧の周
波数とを完全に一致させることができる。ここで注意す
ることは、電圧Ｖ_ｃの周波数を電圧Ｖ_Ｔの周波数よりも
わずかに低く（好ましくは差が３０％以内）設定するこ
とである。このように設定することにより図４（ｄ）に
破線で示す如く電圧Ｖ_ｃの鋸歯の傾きは小さく設定さ
れ、同期が必ずとれるようになる。ここで図４（ｄ）中
において、実線は本発明の特長とする同期方式を用いな
い場合のコンデンサ３７の電圧Ｖ_ｃを示し、破線は本発
明の特長とする同期方式を付加した場合の電圧Ｖ_ｃを示
す。

【００１６】これに反して図４（ｅ）に示す如く電圧Ｖ
_C の周波数を電圧Ｖ_T の周波数よりも高く設定すると、
電圧Ｖ_C の鋸歯の傾きは大きくなってしまい、その結
果、電圧Ｖ_T の１周期の間に、電圧Ｖ_C は２回またはそ
れ以上の頂点が生じることになる。この場合、もしエラ
ーアンプの出力電圧が下降して上記頂点以下の値になる
と、電圧Ｖ_T の１周期内に２つのパルス電圧Ｖ_O を出力
することになり、誤動作の原因となってしまう。ここで
図４（ｅ）中において、実線は本発明の特長とする同期
方式を用いない場合のコンデンサ３７の電圧Ｖ_C を示
し、破線は本発明の特長とする同期方式を付加した場合
の電圧Ｖ_C を示す。更に図４（Ｃ）において放電用トラ
ンジスタ３５がＯＮしている時間Ｔ２は、周期Ｔ１に比
較して十分に小さく設定しておかないと、電圧Ｖ_C が小
さくなり、あるパルス幅以上の制御は不可能となる。ま
た、スナバ回路３０のコンデンサ２８と抵抗２９を上下
逆にすると、同期化回路には使用することができないの
で、必ずコンデンサ２８を出力側に、抵抗２９を接地側
に設けるようにする。

【００１７】次に、上記実施例において、下記に示す定
数を選択して行なわれた実験結果を図５−図８に基づい
て説明する。コンデンサ２８５００Ｖ、４７０ｐＦ（スナバ）コンデンサ３７１０００ｐＦ（周波数設定用）抵抗２９２Ｗ、４７Ω（スナバ）抵抗３３０．２５Ｗ、２４ＫΩ 抵抗３４０．２５Ｗ、１５ＫΩ 抵抗４００．２５Ｗ、１００Ω 放電用トランジスタ３５５０Ｖ、０．１５Ａバイパスダイオード４１７０Ｖ、０．１５Ａ図５−図８は、いずれも本発明に基づくものであり、図
５は電圧Ｖ_T と電圧Ｖ_R を示し、図６は、電圧Ｖ_R と電
圧Ｖ_C とを示し、図７は電圧Ｖ_O と電圧Ｖ_C を示し、図
８は電圧Ｖ_T と電圧Ｖ_O を示す。図５によれば、図４
（ａ）及び図４（ｂ）に基づいて説明したごとく、電圧
Ｖ_T の立ちあがり時及び立ち下がり時に、それぞれ電圧
Ｖ_R に正のスパイク電圧及び負のスパイク電圧が発生し
ていることが判明する。図６によれば、図４（ｂ）及び
図４（ｆ）に基づいて説明したごとく、電圧Ｖ_R の正の
スパイク電圧のときにコンデンサ３７が放電されて電圧
Ｖ_C がゼロとなり、その後、再度上昇して行き、結局、
鋸歯状の電圧Ｖ_C が正のスパイク電圧に同期して発生す
ることが判明する。図７によれば、図４（ｆ）及び図４
（ｇ）に基づいて説明したごとく、電圧Ｖ_C の周期と一
致した周期で出力電圧Ｖ_O のパルスが発生されているこ
とが判明する。図８によれば、図４（ａ）及び図４
（ｇ）に基づいて説明した如く、トランスの２次巻線２
３の出力電圧Ｖ_T の周期、すなわち１次側のスイッチン
グ周波数とサブ出力回路８の出力電圧Ｖ_O の出力パルス
の周波数とが完全に一致していることが判明する。尚、
前記実施例においては、同期信号をとるスナバ回路とし
て転流ダイオード９に並列接続したスナバ回路を用いた
が、これに限定されず、他のスナバ回路、例えば整流用
ダイオード２４に並列接続したスナバ回路２８から同期
信号をとるようにしてもよいのは勿論である。

【００１８】更に、スナバ回路としてはコンデンサと抵
抗とを直列接続したものに限らず、例えばツェナーダイ
オードと抵抗を直列接続してなるスナバ回路、或いは、
コンデンサとリアクトルとを直列接続してなるスナバ回
路を用いてもよいのは勿論である。

【００１９】

【発明の効果】以上要するに、本発明によれば、サブ出
力回路のチョッパー回路に用いる同期信号を、メイン出
力回路のスナバ回路から取るようにしたので、余分な同
期用トランス等を用いることなく、チョッパー周波数を
１次側のスイッチング周波数と同期させることができ
る。従って、ビートの発生を阻止できるので、不快な可
聴音の発生を防止できるのみならず、部品点数を少なく
して小型化でき、製造コストを大幅に削減できると共
に、信頼性も向上させることができる。特に、上記実施
例を１００Ｗ、２出力電源に用いた結果、約１０％程度
のコストダウンができ、部品点数も１０％程度少なくす
ることができた。また、安全対策上の理由から設計が煩
雑になるトランスの使用数を減少できるので、回路設計
を容易に行なうことができる。

【図面の簡単な説明】

【図１】本発明に係る複数出力のスイッチング電源の構
成を示す説明図である。

【図２】従来のスイッチング電源の構成を示す回路図で
ある。

【図３】図１に示すスイッチング電源の詳細な構成を示
す回路図である。

【図４】図３に示す回路内の各部分の電圧波形を示す図
である。

【図５】図３に示す回路内の電圧Ｖ_Ｔと電圧Ｖ_Ｒとの関
係を示す図である。

【図６】図３に示す回路内の電圧Ｖ_Ｒと電圧Ｖ_ｃとの関
係を示す図である。

【図７】図３に示す回路内の電圧Ｖ_ｏと電圧Ｖ_ｃとの関
係を示す図である。

【図８】図３に示す回路内の電圧Ｖ_Ｔと電圧Ｖ_ｏとの関
係を示す図である。

【符号の説明】

６トランス７メイン出力回路８サブ出力回路９転流ダイオード２０１次側直流電源２２１次側巻線２３２次側巻線３０、１２８スナバ回路２６、２８コンデンサ２７、２９抵抗３２チョッパー回路

Claims

(57)【特許請求の範囲】

【請求項１】１次側の直流電源からトランスを介して
スナバ回路を含む２次側のメイン出力回路と、チョッパ
ー回路を含むサブ出力回路とに出力するようになした複
数出力のスイッチング電源において、前記トランスの２次巻線に整流用ダイオードを介してダ
イオードを並列に接続し、コンデンサと抵抗をこの順に
直列接続したスナバ回路を、前記ダイオードに並列接続
し、前記コンデンサと前記抵抗との接続点から前記サブ
出力回路のチョッパー回路に用いる同期信号を得るよう
にしたことを特徴とする複数出力のスイッチング電源。