JP2902993B2 - Hybrid integrated circuit - Google Patents

Hybrid integrated circuit

Info

Publication number
JP2902993B2
JP2902993B2 JP8125806A JP12580696A JP2902993B2 JP 2902993 B2 JP2902993 B2 JP 2902993B2 JP 8125806 A JP8125806 A JP 8125806A JP 12580696 A JP12580696 A JP 12580696A JP 2902993 B2 JP2902993 B2 JP 2902993B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
power
driven element
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8125806A
Other languages
Japanese (ja)
Other versions
JPH08289567A (en
Inventor
栄寿 前原
克実 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP8125806A priority Critical patent/JP2902993B2/en
Publication of JPH08289567A publication Critical patent/JPH08289567A/en
Application granted granted Critical
Publication of JP2902993B2 publication Critical patent/JP2902993B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Inverter Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は混成集積回路に関
し、特にパワーMOSFETを備えた混成集積回路に関
する。
The present invention relates to a hybrid integrated circuit, and more particularly to a hybrid integrated circuit having a power MOSFET.

【0002】[0002]

【従来の技術】近年、省エネルギ、快適性の面より、誘
導モータの可変速化が強く要望されており、その手段と
して、インバータ装置の小型化、低価格化に非常な期待
が寄せられている。以下に従来のインバータ装置の使用
例を図4、図5に示し説明する。
2. Description of the Related Art In recent years, there has been a strong demand for variable speeds of induction motors from the viewpoint of energy saving and comfort, and as a means therefor, there has been a great expectation for downsizing and cost reduction of inverter devices. I have. Hereinafter, examples of use of the conventional inverter device will be described with reference to FIGS.

【0003】図4は、インバータ装置の基本構成図、図
5は、インバータ装置の駆動回路である。図4で、11
はAC電源、21はAC電源の整流回路、31、41、
51はそれぞれ前記整流回路21と接続するU相、V
相、W相の各相駆動回路である。そして、各相駆動回路
31、41、51は、第1ベース部61、第1パワートラ
ンジスタ71、第2ベース部81、第2パワートランジ
スタ91により構成される。101は周波数を設定する
周波数設定部、111は周波数設定部101の信号を受
け、各相の第1、第2ベース部60、81へ信号を出力
する制御回路部、121は各相駆動回路31、41、5
1に接続するモータである。図5は、図4中の駆動回路
31、41、51の具体例を示し、図4と同じ部分には
同じ番号を付け、重複する説明は省略する。131は第
1ベース部61と第2ベース部81内の動力源の直流電
源部、141は第1パワートランジスタ71をON−O
FFする第1ベースドライブ部、151は第2パワート
ランジスタ91をON−OFFする第2ベースドライブ
部、161、171は第1、第2ベースドライブ部14
1、151への信号入力端子である。
FIG. 4 is a basic configuration diagram of an inverter device, and FIG. 5 is a drive circuit of the inverter device. In FIG. 4, 11
Is an AC power supply, 21 is a rectifier circuit of an AC power supply, 31, 41,
Reference numeral 51 denotes a U-phase connected to the rectifier circuit 21;
And W-phase driving circuits. Each of the phase driving circuits 31, 41, and 51 includes a first base 61, a first power transistor 71, a second base 81, and a second power transistor 91. 101 is a frequency setting unit for setting a frequency, 111 is a control circuit unit that receives a signal from the frequency setting unit 101 and outputs a signal to the first and second base units 60 and 81 of each phase, and 121 is a phase driving circuit 31 , 41, 5
1 is a motor to be connected. FIG. 5 shows a specific example of the drive circuits 31, 41, and 51 in FIG. 4, and the same parts as those in FIG. 4 are denoted by the same reference numerals, and redundant description will be omitted. Reference numeral 131 denotes a DC power source serving as a power source in the first base portion 61 and the second base portion 81, and 141 denotes a first power transistor 71 which is turned on and off.
A first base drive unit that performs FF, 151 is a second base drive unit that turns on and off the second power transistor 91, and 161 and 171 are first and second base drive units 14
1, 151 are signal input terminals.

【0004】以上の構成によれば、図4、図5より周波
数設定部101で周波数を設定すれば、制御回路部11
1は、前記設定信号に基づき、電機角で120度の位相
間隔で、U、V、Wの各相駆動回路31、41、51の
第1、第2ベース部61、81へそれぞれのパワートラ
ンジスタ71、91を交互にON−OFFする信号を出
力する。即ち第1、第2ベース部61、81では、第
1、第2ベースドライブ部141、151の信号入力端
子161、171で信号を受け、各々の直流電源部13
1によりパワートランジスタ71、91を交互にON−
OFFし、整流回路21により供給される直流電圧を等
価的に3相交流に変換し、モータ121の運転を行う。
According to the above configuration, if the frequency is set by the frequency setting unit 101 as shown in FIGS.
Reference numeral 1 denotes a power transistor connected to the first and second base portions 61 and 81 of the U, V and W phase driving circuits 31, 41 and 51 at a phase interval of 120 degrees in electrical angle based on the setting signal. A signal for turning on and off 71 and 91 alternately is output. That is, the first and second base units 61 and 81 receive signals at the signal input terminals 161 and 171 of the first and second base drive units 141 and 151, respectively, and
1 turns on the power transistors 71 and 91 alternately.
When the motor 121 is turned off, the DC voltage supplied by the rectifier circuit 21 is equivalently converted into three-phase AC, and the motor 121 is operated.

【0005】以上に詳述したパワートランジスタを用い
たインバータ回路は主に低速用のモータを駆動する場合
に用いられる。高速用を必要とする場合にはパワーMO
SFETを用いたインバータ回路が一般的に使用され
る。図6はパワーMOSFETを用いた場合の基本構成
図である。パワーMOSFETを用いたとしても基本的
動作は上述したパワートランジスタ用のインバータ回路
と略同一のため省略する。
The inverter circuit using the power transistor described above is mainly used for driving a low-speed motor. Power MO for high speed applications
An inverter circuit using an SFET is generally used. FIG. 6 is a basic configuration diagram when a power MOSFET is used. Even if a power MOSFET is used, its basic operation is substantially the same as that of the above-described inverter circuit for a power transistor, and therefore a description thereof is omitted.

【0006】上述したインバータ回路を混成集積回路に
集積化する場合、従来例では二枚の絶縁性金属基板を用
いて対応していた。即ち、一方の基板にパワートランジ
スタあるいはパワーMOSFET等を有したパワー用回
路を形成し、他方の基板に駆動回路および保護回路等の
小信号用回路を形成してそれぞれの回路を二枚の基板上
に配置して集積化を行っていた(図7参照)。
In the case where the above-described inverter circuit is integrated into a hybrid integrated circuit, the conventional example has dealt with using two insulating metal substrates. That is, a power circuit having a power transistor or a power MOSFET is formed on one substrate, and a small signal circuit such as a drive circuit and a protection circuit is formed on the other substrate, and each circuit is mounted on two substrates. (See FIG. 7).

【0007】[0007]

【発明が解決しようとする課題】同一基板表面上をパワ
ー用回路および小信号用回路を形成すると以下に示す如
き問題があった。図8は、小信号用回路のパワー素子
(MOSFET)を駆動させる1つの駆動回路を示した
パターン図である。かかる従来の駆動回路は複数のディ
スクリート部品あるいは半導体チップを接続して構成さ
れるのが一般的である。インバータ回路において、述べ
るまでもないが図8に示したパターンが6個配置されて
いる。
When a power circuit and a small signal circuit are formed on the same substrate surface, there are the following problems. FIG. 8 is a pattern diagram showing one driving circuit for driving a power element (MOSFET) of the small signal circuit. Such a conventional drive circuit is generally configured by connecting a plurality of discrete components or semiconductor chips. In the inverter circuit, it goes without saying that six patterns shown in FIG. 8 are arranged.

【0008】駆動回路を形成するパターン配線下の構造
は金属基板、絶縁層、導体となっているために寄生容量
が発生する。この寄生容量は駆動回路部分のパターン配
線が長くなるとその容量が大きくなり、例えば、インバ
ータ回路下側アームのパワーMOSFETを駆動させる
と一対のもう一方の上側アームのパワーMOSFETが
寄生容量によって誤動作する。その結果、短絡電流が流
れパワーMOSFETが破壊する不具合がある。
[0008] The structure under the pattern wiring forming the drive circuit is formed of a metal substrate, an insulating layer, and a conductor, so that a parasitic capacitance is generated. This parasitic capacitance increases as the pattern wiring in the drive circuit portion becomes longer. For example, when the power MOSFET in the lower arm of the inverter circuit is driven, the power MOSFET in the other upper arm of the pair malfunctions due to the parasitic capacitance. As a result, there is a problem that a short-circuit current flows and the power MOSFET is broken.

【0009】[0009]

【課題を解決するための手段】本発明は上述した課題に
鑑みてなされたものであり、電圧駆動型素子をベアチッ
プとし、この電圧駆動型素子に前記出力信号を供給する
駆動回路を、1つの半導体チップ上に集積化し、且つ前
記電圧駆動型素子と隣接して前記金属基板に実装し、前
記電圧駆動型素子の電圧が印加される電極を金属細線を
介して接続することで解決するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and has a voltage-driven element as a bare chip, and a drive circuit for supplying the output signal to the voltage-driven element. The problem is solved by being integrated on a semiconductor chip, mounted on the metal substrate adjacent to the voltage-driven element, and connecting the electrode to which the voltage of the voltage-driven element is applied via a thin metal wire. is there.

【0010】電圧駆動型素子をスイッチングさせる複数
の回路素子より構成された駆動回路を1つの半導体チッ
プ上に集積化することにより、駆動回路内でのパターン
引き回し線を著しく少なくすることができる、その結
果、パターン配線下の寄生容量を著しく減少させること
ができる。また、駆動回路を半導体チップ上に集積化す
ることで従来と比べ駆動回路部分の面積が著しく小さく
なり混成集積回路の小型化が行える。
By integrating a drive circuit composed of a plurality of circuit elements for switching voltage-driven elements on one semiconductor chip, it is possible to significantly reduce the number of pattern routing lines in the drive circuit. As a result, the parasitic capacitance under the pattern wiring can be significantly reduced. Further, by integrating the drive circuit on the semiconductor chip, the area of the drive circuit portion is significantly reduced as compared with the conventional case, and the size of the hybrid integrated circuit can be reduced.

【0011】また本発明は、金属基板の採用により、前
記半導体チップと電圧駆動型素子を隣接させて配置する
ことができる。例えばAlの熱伝導率は、セラミック等
の基板と比較して1桁以上も優れる。そのため電圧駆動
型素子に発生する熱は、外部へ放出でき、駆動回路が集
積された半導体チップの熱上昇を抑えられ、駆動回路の
誤動作を防止できる。その結果、隣接配置により、前記
電圧駆動型素子の電極(例えばゲート電極)から駆動I
Cまでの浮遊容量を更に小さくできる。
Further, according to the present invention, by employing a metal substrate, the semiconductor chip and the voltage-driven element can be arranged adjacent to each other. For example, the thermal conductivity of Al is superior by one digit or more as compared with a substrate made of ceramic or the like. Therefore, heat generated in the voltage-driven element can be released to the outside, the heat rise of the semiconductor chip on which the drive circuit is integrated can be suppressed, and malfunction of the drive circuit can be prevented. As a result, due to the adjacent arrangement, the drive I
The stray capacitance up to C can be further reduced.

【0012】しかも電圧駆動型素子を、図1に示すよう
にベアチップとすることで、融通性を有するワイヤーボ
ンディングが採用できるので、駆動回路を実装した半導
体チップの近傍から延在される配線は、フレキシビリテ
ィ(例えばできるだけ少ない浮遊容量の配線とすること
ができる)を有した状態で、この配線と電圧駆動型素子
の電圧が印加される電極とを金属細線で電気的に接続す
ることができる。
In addition, since the voltage-driven element is a bare chip as shown in FIG. 1, flexible wire bonding can be employed. Therefore, the wiring extending from the vicinity of the semiconductor chip on which the drive circuit is mounted is In a state having flexibility (for example, a wiring having as small a stray capacitance as possible), the wiring can be electrically connected to an electrode to which the voltage of the voltage-driven element is applied by a thin metal wire.

【0013】[0013]

【発明の実施の形態】以下で、本発明の実施形態に係る
混成集積回路を図1および図2に示した図面を参照しな
がら説明する。図1は、本発明を示す混成集積回路の平
面図であり、図2は、図1のI−I断面図である。図1
および図2の如く、本発明の混成集積回路1は、金属基
板2と、基板2上に絶縁層6を介して形成された導電路
3と、導電路3の所定位置に実装された電圧駆動型素子
4および素子4をスイッチングさせる駆動回路5とから
構成される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a hybrid integrated circuit according to an embodiment of the present invention will be described with reference to the drawings shown in FIGS. FIG. 1 is a plan view of a hybrid integrated circuit according to the present invention, and FIG. 2 is a cross-sectional view taken along line II of FIG. FIG.
As shown in FIG. 2 and FIG. 2, the hybrid integrated circuit 1 of the present invention includes a metal substrate 2, a conductive path 3 formed on the substrate 2 via an insulating layer 6, and a voltage drive mounted on a predetermined position of the conductive path 3. It comprises a mold element 4 and a drive circuit 5 for switching the element 4.

【0014】金属基板2は、鉄、銅あるいはアルミニウ
ム等の金属を用いることができるが、本実施の形態では
アルミニウム基板を用いるものとする。本実施の形態で
用いるアルミニウム基板表面には陽極酸化技術によって
酸化アルミニウム膜が形成され絶縁処理が行われる。そ
の基板2の一主面上には絶縁層6を介して所望形状の導
電路3が形成されている。
As the metal substrate 2, a metal such as iron, copper, or aluminum can be used. In this embodiment, an aluminum substrate is used. An aluminum oxide film is formed on the surface of the aluminum substrate used in the present embodiment by an anodic oxidation technique, and insulation treatment is performed. A conductive path 3 having a desired shape is formed on one main surface of the substrate 2 via an insulating layer 6.

【0015】絶縁層6は、エポキシあるいはポリイミド
樹脂等の樹脂薄層あるいはセラミック等の板材が用いら
れる。本実施の形態ではエポキシ樹脂薄層を用いるもの
とし、その薄層には銅箔が貼着されている。銅箔を所定
のパターンにエッチングすることにより所望形状の導電
路3が形成される。導電路3は印刷によって形成できる
ことはいうまでもない。
The insulating layer 6 is made of a resin thin layer such as epoxy or polyimide resin or a plate material such as ceramic. In this embodiment, a thin epoxy resin layer is used, and a copper foil is adhered to the thin layer. The conductive path 3 having a desired shape is formed by etching the copper foil into a predetermined pattern. Needless to say, the conductive path 3 can be formed by printing.

【0016】導電路3はパワー部分に用いられるもの3
aと小信号部分に用いられる3bとが同一基板2上に形
成されることになる。更に述べると、パワー系の導電路
3aは、基板2の略中間で区画される領域に形成され、
基板2の一側辺にはパワー用の複数の固着パッドが形成
される。小信号系の導電路3bは、パワー系の導電路3
aと2分する様に形成されその延在する先端部には小信
号用の複数の固着パッドが形成される。
The conductive path 3 is used for the power part 3
a and 3b used for the small signal portion are formed on the same substrate 2. More specifically, the conductive path 3a of the power system is formed in a region defined substantially in the middle of the substrate 2,
A plurality of fixing pads for power are formed on one side of the substrate 2. The conductive path 3b of the small signal system is connected to the conductive path 3 of the power system.
a, a plurality of fixing pads for small signals are formed at the extending end portion.

【0017】すなわち、パワー用および小信号用の固着
パッドは、それぞれ基板2の相対向する側辺周端部に形
成されることになり、上記したように小信号用回路とパ
ワー用回路とは基板2の略中間領域で区画されることに
なる。パワー系の導電路3a上の所定位置には複数の電
圧駆動型素子4が半田によって固着されている。電圧駆
動型素子4としては、例えばパワーMOSFET、IG
BT、BiMOS等の素子を用いることができるが、本
実施の形態では、パワーMOSFETを用いるものとす
る(以下電圧駆動型素子4をパワーMOSFETとい
う)。各パワーMOSFET4は、ブリッヂ接続なる様
に配置される。
That is, the fixing pads for the power and the small signal are formed on the peripheral edges of the opposing sides of the substrate 2, respectively, and the small signal circuit and the power circuit are connected as described above. The substrate 2 is partitioned by a substantially intermediate region. A plurality of voltage-driven elements 4 are fixed at predetermined positions on the power path 3a of the power system by soldering. As the voltage-driven element 4, for example, a power MOSFET, an IG
Although elements such as BT and BiMOS can be used, in this embodiment, a power MOSFET is used (hereinafter, the voltage-driven element 4 is referred to as a power MOSFET). Each power MOSFET 4 is arranged so as to form a bridge connection.

【0018】小信号系の導電路3b上の所定位置には各
パワーMOSFET4をスイッチングさせる駆動回路5
およびコンデンサ、チップ抵抗等のチップ部品が固着さ
れている。本発明の特徴とする所は、パワーMOSFE
T4をスイッチングさせる駆動回路5にある。即ち、従
来構造の駆動回路はトランジスタ、チップ抵抗、チップ
コンデンサ等の複数の回路素子を用いて所望の導電路の
引き回し線によって接続することによって形成されてい
た。しかし、本発明の駆動回路5は従来の駆動回路を構
成する回路が半導体チップ上に集積化されている。
A drive circuit 5 for switching each power MOSFET 4 is provided at a predetermined position on the small signal system conductive path 3b.
Chip components such as a capacitor and a chip resistor are fixed. The feature of the present invention is that the power MOSFE
There is a drive circuit 5 for switching T4. That is, a drive circuit having a conventional structure is formed by connecting a plurality of circuit elements such as a transistor, a chip resistor, and a chip capacitor through a desired conductive path. However, in the drive circuit 5 of the present invention, a circuit constituting a conventional drive circuit is integrated on a semiconductor chip.

【0019】図3は半導体チップ上に形成された駆動回
路5を示すブロック図である。図3の如く、所定の入力
信号に基づいて出力回路を駆動させる前段回路と、パワ
ーMOSFET4をスイッチングさせる出力回路と、前
段回路および出力回路に所定の安定した電流を供給する
定電流回路と、パワーMOSFET4の飽和電圧が過電
流によって上昇したときの異常電圧を検出する電圧検出
回路とから構成されている。
FIG. 3 is a block diagram showing a driving circuit 5 formed on a semiconductor chip. As shown in FIG. 3, a pre-stage circuit that drives an output circuit based on a predetermined input signal, an output circuit that switches a power MOSFET 4, a constant current circuit that supplies a predetermined stable current to the pre-stage circuit and the output circuit, And a voltage detection circuit for detecting an abnormal voltage when the saturation voltage of the MOSFET 4 rises due to an overcurrent.

【0020】駆動回路5はブリッヂ接続された各パワー
MOSFET4と隣接して配置されそれぞれの導電路3
にボンディングして接続され所定の出力を有したインバ
ータ用の混成集積回路を実現することができる。ところ
で、駆動回路を半導体チップ(ここでは駆動ICとす
る。)上に集積化することで、金属基板−絶縁層−配線
によって生ずる浮遊容量を大幅に減らすことができる。
しかし駆動ICとパワーMOSFETが金属基板に実装
される際、この間隔が大幅に長ければ、やはりこの間に
は長い配線を介した電気的接続が必要となる。その結
果、駆動ICとパワーMOSFETの間に浮遊容量が発
生し、結局誤動作を招くことになる。従って、両者はで
きるだけ近接させる必要がある。ところがパワーMOS
FETには大電流が流れ、温度が150度近くまで上昇
し、駆動ICがこれに近い温度になれば、ここでもまた
誤動作をすることになる。 しかし金属基板を採用する
ことで、この駆動ICの温度上昇を抑制することができ
る。つまりAlの熱伝導率は、他の混成集積回路基板と
比較して1桁以上も優れている。従って、パワーMOS
FETより発生する熱は、外部へ放出され、また駆動I
Cの自己発熱によって発生する駆動ICの温度上昇も、
パワーMOSFETの熱を放出できる分低く抑えること
が可能であるため、駆動ICとパワーMOSFETを隣
接配置できる。その結果、隣接配置できるため、駆動I
CとパワーMOSFETの間に発生する浮遊容量も抑制
でき、誤動作をより以上防止することができる。
The drive circuit 5 is arranged adjacent to each bridge-connected power MOSFET 4 and has a respective conductive path 3.
A hybrid integrated circuit for an inverter having a predetermined output connected by bonding to the inverter can be realized. By the way, by integrating the driving circuit on a semiconductor chip (here, a driving IC), the stray capacitance caused by the metal substrate, the insulating layer, and the wiring can be significantly reduced.
However, when the drive IC and the power MOSFET are mounted on a metal substrate, if the distance is significantly long, an electrical connection via a long wiring is required between them. As a result, a stray capacitance is generated between the drive IC and the power MOSFET, resulting in a malfunction. Therefore, they need to be as close as possible. However, power MOS
When a large current flows through the FET, the temperature rises to near 150 degrees, and if the drive IC reaches a temperature close to this, malfunction will occur again here. However, by using a metal substrate, the temperature rise of the drive IC can be suppressed. That is, the thermal conductivity of Al is superior to other hybrid integrated circuit boards by one digit or more. Therefore, the power MOS
The heat generated from the FET is released to the outside, and the driving I
The temperature rise of the drive IC caused by the self-heating of C
Since it is possible to keep the power MOSFET low enough to release the heat, the drive IC and the power MOSFET can be arranged adjacent to each other. As a result, the driving I
The stray capacitance generated between C and the power MOSFET can also be suppressed, and malfunction can be further prevented.

【0021】更には、電圧駆動型素子を、図1に示すよ
うにベアチップとすることで、融通性を有するワイヤー
ボンディングが採用できるので、駆動回路を実装した半
導体チップの近傍から延在される配線は、フレキシビリ
ティ(例えばできるだけ少ない浮遊容量の配線とするこ
とができる)を有した状態で、この配線と電圧駆動型素
子の電圧が印加される電極とを金属細線で電気的に接続
することができる。
Furthermore, since the voltage-driven element is a bare chip as shown in FIG. 1, flexible wire bonding can be employed, so that the wiring extending from the vicinity of the semiconductor chip on which the drive circuit is mounted is provided. Can be electrically connected to the electrode to which the voltage of the voltage-driven element is applied by a thin metal wire in a state having flexibility (for example, wiring having as little floating capacitance as possible). it can.

【0022】上述した実施の形態では、インバータ回路
を用いて説明したが、本発明は、インバータ回路に限定
されるものではなく、アクティブフィルタ回路等パワー
MOSFET等の電圧駆動型のスイッチング素子を用い
るハイブリッドICに応用できることは説明するまでも
ない。斯かる本発明によれば、各パワーMOSFET4
を駆動させる駆動回路5を半導体チップ上に集積化する
ことにより、従来の駆動回路は複数の引き回し線のパタ
ーンを必要としていたが、これを不要とすることができ
る。この結果、従来では引き回し線のパターン部分で寄
生容量が発生していたが、本発明では駆動回路5自体が
チップ化されているために寄生容量を著しく低減するこ
とができる。
Although the above embodiment has been described using an inverter circuit, the present invention is not limited to an inverter circuit, but includes a hybrid using a voltage-driven switching element such as a power MOSFET such as an active filter circuit. Needless to say, it can be applied to an IC. According to the present invention, each power MOSFET 4
Is integrated on a semiconductor chip, the conventional drive circuit requires a plurality of wiring patterns, but this can be eliminated. As a result, in the related art, the parasitic capacitance is generated in the pattern portion of the leading line, but in the present invention, the parasitic capacitance can be significantly reduced because the drive circuit 5 itself is formed into a chip.

【0023】また、駆動回路5がチップ上に集積化され
ているために駆動回路5の面積は従来構造と比べ著しく
小さくなるために混成集積回路の小型化が行える。更
に、小信号用の固着パッドとパワー用の固着パッドとが
基板2の相対向する側辺に設けられているため基板2上
の有効面を最大限に利用することができる。
Further, since the drive circuit 5 is integrated on a chip, the area of the drive circuit 5 is significantly smaller than that of the conventional structure, so that the size of the hybrid integrated circuit can be reduced. Furthermore, since the small signal fixing pad and the power fixing pad are provided on the opposite sides of the substrate 2, the effective surface on the substrate 2 can be used to the maximum.

【0024】[0024]

【発明の効果】以上説明したように本発明に依れば、各
パワーMOSFETを駆動させる駆動回路を半導体チッ
プ上に集積化することにより、従来の駆動回路では複数
の引き回し線のパターンを必要としていたのに対し、本
発明では不要とすることができる。
As described above, according to the present invention, a drive circuit for driving each power MOSFET is integrated on a semiconductor chip, so that a conventional drive circuit requires a plurality of wiring patterns. On the other hand, in the present invention, it can be unnecessary.

【0025】この結果、従来では引き回し線のパターン
部分で寄生容量が発生していたが、本発明では駆動回路
自体がチップ化されているために寄生容量を著しく低減
することができる。また熱的要因を考えることなくパワ
ーMOSFETと駆動ICとを隣接配置することがで
き、またベアチップのパワーMOSFETの採用によ
り、パワーMOSと駆動回路との間の配線に融通性が利
き、パワーMOSFETと駆動ICとの間に生じる浮遊
容量を抑制することができる。そのため、パワーMOS
FETのスイッチング時のノイズによる容量変化による
電位変化を最小限に抑えることができ他のパワーMOS
FETの異常動作を防止することが可能となる。
As a result, the parasitic capacitance is generated in the pattern portion of the lead line in the related art. However, in the present invention, since the drive circuit itself is formed into a chip, the parasitic capacitance can be significantly reduced. In addition, the power MOSFET and the drive IC can be arranged adjacently without considering thermal factors, and the adoption of a bare-chip power MOSFET increases flexibility in wiring between the power MOS and the drive circuit. The stray capacitance generated between the driving IC and the driving IC can be suppressed. Therefore, power MOS
Potential change due to capacitance change due to noise at the time of FET switching can be minimized.
An abnormal operation of the FET can be prevented.

【0026】また、本発明では駆動回路が半導体チップ
上に集積化されているために、従来より駆動回路自体の
面積が著しく小さくなるために混成集積回路の小型化に
大きく寄与できる利点を有する。更に本発明では、小信
号用の固着パッドとパワー用の固着パッドとが基板の相
対向する側辺に設けられているために基板上の実装有効
面積を拡大することができる。その結果、小型の基板で
あっても最大限の高密度実装が可能となる。
In the present invention, since the drive circuit is integrated on the semiconductor chip, the area of the drive circuit itself is remarkably reduced, which has an advantage that it can greatly contribute to the miniaturization of the hybrid integrated circuit. Furthermore, according to the present invention, since the fixed pad for small signals and the fixed pad for power are provided on opposite sides of the substrate, the effective mounting area on the substrate can be enlarged. As a result, the maximum high-density mounting is possible even with a small substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係る混成集積回路を示す平
面図である。
FIG. 1 is a plan view showing a hybrid integrated circuit according to an embodiment of the present invention.

【図2】図1のI−I線に対応する断面図である。FIG. 2 is a sectional view corresponding to the line II of FIG. 1;

【図3】駆動回路を説明するブロック図である。FIG. 3 is a block diagram illustrating a driving circuit.

【図4】インバータ装置を示す基本構成図である。FIG. 4 is a basic configuration diagram showing an inverter device.

【図5】インバータ装置の駆動回路を示す図である。FIG. 5 is a diagram showing a drive circuit of the inverter device.

【図6】MOSFETを用いた場合のインバータ装置を
示す基本構成図である。
FIG. 6 is a basic configuration diagram showing an inverter device using a MOSFET.

【図7】従来の混成集積回路を示す断面図である。FIG. 7 is a cross-sectional view showing a conventional hybrid integrated circuit.

【図8】従来の駆動回路を説明する平面図である。FIG. 8 is a plan view illustrating a conventional driving circuit.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H02M 7/42 - 7/98 H01L 25/04 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H02M 7/42-7/98 H01L 25/04

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】金属基板と、 前記金属基板上に絶縁層を介して形成れた所望形状の導
電路と、 前記導電路上の所定位置に接続された複数の回路素子
と、 所定の出力信号に基づいてスイッチングする電圧駆動型
素子とを備えた混成集積回路において、 前記電圧駆動型素子はベアチップであり、この電圧駆動
型素子に前記出力信号を供給する駆動回路は、1つの半
導体チップ上に集積化され、前記電圧駆動型素子と隣接
して前記金属基板に実装され、前記電圧駆動型素子の電
圧が印加される電極は、金属細線を介して接続されるこ
とを特徴とする混成集積回路。
A metal substrate, a conductive path having a desired shape formed on the metal substrate via an insulating layer, a plurality of circuit elements connected at predetermined positions on the conductive path, and a predetermined output signal. A voltage-driven element that performs switching based on the voltage-driven element, wherein the voltage-driven element is a bare chip, and a drive circuit that supplies the output signal to the voltage-driven element is integrated on one semiconductor chip. And an electrode mounted on the metal substrate adjacent to the voltage-driven element and connected to a voltage of the voltage-driven element through a thin metal wire.
JP8125806A 1996-05-21 1996-05-21 Hybrid integrated circuit Expired - Fee Related JP2902993B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8125806A JP2902993B2 (en) 1996-05-21 1996-05-21 Hybrid integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8125806A JP2902993B2 (en) 1996-05-21 1996-05-21 Hybrid integrated circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1296909A Division JPH0758757B2 (en) 1989-11-15 1989-11-15 Hybrid integrated circuit

Publications (2)

Publication Number Publication Date
JPH08289567A JPH08289567A (en) 1996-11-01
JP2902993B2 true JP2902993B2 (en) 1999-06-07

Family

ID=14919380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8125806A Expired - Fee Related JP2902993B2 (en) 1996-05-21 1996-05-21 Hybrid integrated circuit

Country Status (1)

Country Link
JP (1) JP2902993B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3941266B2 (en) * 1998-10-27 2007-07-04 三菱電機株式会社 Semiconductor power module
JP4006864B2 (en) * 1999-02-02 2007-11-14 株式会社デンソー Semiconductor device
CN104488078B (en) * 2012-07-19 2017-11-21 三菱电机株式会社 Power semiconductor module
EP3046247B1 (en) * 2013-09-10 2018-06-13 National Institute of Advanced Industrial Science and Technology Power conversion circuit and device

Also Published As

Publication number Publication date
JPH08289567A (en) 1996-11-01

Similar Documents

Publication Publication Date Title
US6166464A (en) Power module
JP3674333B2 (en) Power semiconductor module and electric motor drive system using the same
JP3501685B2 (en) Power converter
JP4146607B2 (en) Power module
JPH0855956A (en) Drive circuit device module
JP6288769B2 (en) Semiconductor power module, power conversion device, and moving body using the same
JP5285348B2 (en) Circuit equipment
JP5285224B2 (en) Circuit equipment
US11742333B2 (en) Semiconductor module
JP3941266B2 (en) Semiconductor power module
JP2002083927A (en) Semiconductor device
JP2001274322A (en) Power semiconductor module
US5541453A (en) Power semiconductor module
JPH1118429A (en) Control module
JP2001286156A (en) Board mounted inverter
JP2902993B2 (en) Hybrid integrated circuit
JP3450803B2 (en) Resin-sealed semiconductor device
JP2605910B2 (en) Power module
TWI677172B (en) Snubber circuit and power semiconductor module and power supply device for induction heating
JP2614599B2 (en) Hybrid integrated circuit
JPH0758757B2 (en) Hybrid integrated circuit
JP2600516B2 (en) Semiconductor device
JP2005150661A (en) Semiconductor device and packager therefor
JP3507444B2 (en) One system module
CN112968622A (en) Intelligent power module and intelligent power module structure adopting same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees