JP4006864B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4006864B2
JP4006864B2 JP02541199A JP2541199A JP4006864B2 JP 4006864 B2 JP4006864 B2 JP 4006864B2 JP 02541199 A JP02541199 A JP 02541199A JP 2541199 A JP2541199 A JP 2541199A JP 4006864 B2 JP4006864 B2 JP 4006864B2
Authority
JP
Japan
Prior art keywords
power element
wiring component
semiconductor device
gate
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02541199A
Other languages
Japanese (ja)
Other versions
JP2000223644A (en
Inventor
賢次 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP02541199A priority Critical patent/JP4006864B2/en
Publication of JP2000223644A publication Critical patent/JP2000223644A/en
Application granted granted Critical
Publication of JP4006864B2 publication Critical patent/JP4006864B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Power Conversion In General (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、パワー素子を搭載した素子基板と、該パワー素子を制御するための制御回路基板とを分離して配置させた構造を有する半導体装置に関する。
【０００２】
【従来の技術】
従来、この種の半導体装置は、特開平６−４５５１８号公報に記載されているように、その投影面積を小さくするために、パワー素子を下の階層に配置し、上の階層に制御回路基板を配置するという２階建ての形式で分離配置させた構造（以下、分離配置型半導体装置という）を有している。
【０００３】
パワー素子（例えば電界効果トタンジスタ）におけるパワー素子をオンオフさせる信号が入力される制御端子（例えばゲート端子）を有し、この制御端子には抵抗素子が接続されるのであるが、上記構造においては、この抵抗素子は、制御回路部品として上の階層の制御回路基板に配置され、また、パワー素子の制御端子、入出力端子（例えばエミッタ端子）と制御回路とを接続するための配線部品が使用されている。
【０００４】
【発明が解決しようとする課題】
ところで、上記分離配置型半導体装置において、パワー素子の制御端子と抵抗素子との間に位置する配線部品は、下の階層のパワー素子が数百ボルト、数百アンペアの電圧、電流をスイッチングすることによって発生するスイッチングノイズを拾うアンテナの働きをする。ここで、アンテナ即ち配線部品の長さを長くすると、受信する周波数が増えるので、パワー素子の制御端子にはノイズがのりやすくなるという問題がある。
【０００５】
さらに、パワー素子の制御端子にスイッチングノイズがのった場合、制御回路はあるパワー素子をオフ（ＯＦＦ）している時に、ノイズによりそのパワー素子がオン（ＯＮ）してしまい、電源短絡状態に陥り、過大な電流がパワー素子を流れて破壊に至るという問題がある。
本発明は上記問題に鑑み、分離配置型半導体装置において、パワー素子の制御端子にスイッチングノイズがのりにくくすることを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の発明では、２階建ての分離配置型半導体装置において、パワー素子（２）をオンオフさせる信号が入力される制御端子と電気的に接続された抵抗素子（９ｂ、２１）を、該パワー素子と制御回路基板（１１）との間に介在する配線部品（９）に、設けたことを特徴としている。
【０００７】
本発明によれば、配線部品の長さが長くなっても配線部品の所望の位置に抵抗素子を設れば、抵抗素子からパワー素子の制御端子までの配線長を、配線部品の長さとは無関係に短くできるため、パワー素子の制御端子にスイッチングノイズがのりにくくすることができる。
また、請求項２記載の発明は、配線部品（９）に、パワー素子（２）の制御端子に入力される信号のノイズを除去するためのコンデンサ素子（９ｈ）を設けたことを特徴とし、該パワー素子の制御端子にスイッチングノイズがのりにくくする効果をより増大させることができる。
【０００８】
また、請求項３記載の発明は、配線部品（９）に、抵抗素子（９ｂ）を介してパワー素子（２）を駆動させる駆動回路を形成するための駆動回路部品（９ｃ）を設けたことを特徴とし、この駆動回路部品によって該パワー素子のスイッチング制御を行うことができる。
また、請求項４記載の発明は、配線部品（９）に、パワー素子（２）をサージ電圧から保護するサージ保護回路を形成するためのサージ保護回路部品（２５〜２７）を設けたことを特徴とし、該パワー素子の適切な保護が図れる。
【０００９】
また、請求項５記載の発明は、配線部品（９）に、パワー素子（２）を過電流から保護する過電流保護回路を形成するための過電流保護回路部品（２８、２９）を設けたことを特徴とし、該パワー素子の適切な保護が図れる。
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示す一例である。
【００１０】
【発明の実施の形態】
（第１実施形態）
図１に本第１実施形態に係る半導体装置１００の構成断面を示す。半導体装置１００は、パワー素子２を下の階層に配置し、上の階層に制御回路基板１１を配置した２階建ての分離配置構造を持ち、制御回路基板１１によってパワー素子２のスイッチングのオンオフタイミング等を制御するようにしたものである。
【００１１】
１は樹脂成形されたケースで、パワー素子２、パワー素子基板（本発明でいう素子基板）３をはんだ４等で組付けた放熱板５を接着剤６により保持している。パワー素子基板３には、パワー素子２のコレクタ端子と導通するコレクタラインを形成する導体パターン７が形成されている。パワー素子２のゲート端子（本発明でいう制御端子）およびエミッタ端子（入出力端子）はボンディングワイヤ８、配線部品９、リード端子１０を介して制御回路基板１１と電気的に接続されている。
【００１２】
配線部品９は、絶縁性且つ可撓性のある材料（例えばポリイミド等）からなる配線部材（本例ではフレキシブル基板９ａ）で作られており、接着剤を用いてパワー素子基板３に固定されている。配線部品９の詳細は後述する。
制御回路基板１１は、ネジ１２等によりケース１に固定されている。また、パワー素子３の主エミッタはボンディングワイヤ１３を介してバスバー１４に電気的に接続されている。このバスバー１４は、図示していないが半導体装置１００の外部端子も兼ねている。
【００１３】
また、１５はシリコンゲルであり、ボンディングワイヤ１３が埋まる程度の深さまで、ケース１内に充填されている。そして、１６はカバーであり、ネジ１７によってケース１に固定されている。
ここで、図２、図３及び図４を参照して上記配線部品９の詳細を述べる。図２は配線部品９の展開図、図３は配線部品９の回路図、図４は半導体装置１００の簡略化した回路図である。
【００１４】
フレキシブル基板９ａの片面には、ゲート抵抗素子（本発明でいう抵抗素子）９ｂ、２個のゲート駆動トランジスタ（本発明でいう駆動回路部品）９ｃが半田付けにより組付けられており、これらゲート抵抗素子９ｂ及びゲート駆動トランジスタ９ｃを含むゲートライン（図２中、ハッチングで図示）９ｄが形成されている。このゲートライン９ｄには、図２に示す様に、制御回路基板１１からの信号が入力される。また、フレキシブル基板９ａの片面には、制御回路基板１１から電力が供給される電源ライン９ｆ、Ｇｎｄ（グランド）ライン９ｇが形成されている。
【００１５】
そして、フレキシブル基板９ａの他面には、エミッタライン９ｅがフレキシブル基板９ａの全面を覆うほどの広さのあるパターンで形成され、ゲートライン９ｄとの間に浮遊容量、即ち図３に示すコンデンサ（本発明でいうコンデンサ素子）９ｈを形成させ、ノイズの逃げ道としている。なお、図４の回路図ではコンデンサ９ｈは省略してある。
【００１６】
このエミッタライン９ｅは、フレキシブル基板９ａを貫通してＧｎｄライン９ｇと導通するとともに、パワー素子２のエミッタ端子と接続するためにフレキシブル基板９ａの片面に取り出されている（図２中、符号９ｉの部分）。
これら、各ライン９ｄ〜９ｇは例えば銅箔等によりフレキシブル基板９ａの各面にパターニング形成されている。なお、エミッタライン９ｅは、フレキシブル基板９ａの内部に設けられていてもよい。この場合、例えばフレキシブル基板９ａを２層構造のものとし、２層の間に銅箔をサンドイッチすることで、形成できる。
【００１７】
そして、図４に示す様に、２個のゲート駆動トランジスタ９ｃによって駆動回路（ゲート駆動回路）が形成されており、該ゲート駆動回路によって、制御回路基板１１からの信号に基づき、ゲート抵抗素子９ｂを介してパワー素子２のゲート端子（制御端子）に信号（ゲート電圧）を入力し、パワー素子２をオンオフさせるようになっている。
【００１８】
ところで、従来構成は、上記構成においてゲート抵抗素子を制御回路基板１１に設けたものに相当する。そのため、従来構成におけるゲート抵抗素子からパワー素子２のゲート端子までの配線長は、ボンディングワイヤ８の長さ＋配線部品９上のゲートライン長さ＋リード端子１０の長さ＋制御回路基板１１上のリード端子１０からゲート抵抗素子までの配線長、であった。
【００１９】
それに対して、本実施形態のゲート抵抗素子９ｂからパワー素子２のゲート端子までの配線長は、ボンディングワイヤ８の長さ＋配線部品９上のゲートライン９ｄにおけるゲート抵抗素子９ｂまでの配線長、に抑えることができる。従って、ノイズを拾うアンテナの長さを配線部品９の長さとは関係無く短くでき、パワー素子２のゲート端子にスイッチングノイズがのりにくくできる。
【００２０】
また、本実施形態によれば、ゲートライン９ｄとエミッタライン９ｅの間にはフレキシブル基板９ａを誘電体とするコンデンサ９ｈが形成される。該コンデンサ９ｈによって、ゲートライン９ｄにのってくるパワー素子２のオンオフ（ＯＮ／ＯＦＦ）によるスイッチングノイズをエミッタライン９ｅに落とすことができ、パワー素子２のゲート端子に入力される信号のノイズを除去するため、上記のノイズ抑制効果が増大する。
【００２１】
（第２実施形態）
本第２実施形態は、上記第１実施形態において配線部品９を変形したものであり、配線部品９にゲート抵抗素子だけを組付けたものである。この場合、上記ゲート駆動回路は制御回路基板１１に設けられる。本実施形態に係る配線部品９を図５に示す。図５において、（ａ）は配線部品９の側方図、（ｂ）は（ａ）のＡ矢視図、（ｃ）は（ａ）のＢ矢視図である。
【００２２】
本実施形態の配線部品９は、基本的に成形樹脂１８を本体としており、この成形樹脂１８に、金具としてインサート成形され保持されたエミッタターミナル１９及びゲートターミナル２０が設けられている。
エミッタターミナル１９は、ゲートターミナル２０と面で向き合うような形状にしていることで、ゲートターミナル２０との間に浮遊容量を作りだし、成形樹脂１８を誘電体とするコンデンサ（本発明でいうコンデンサ素子）を形成している。そして、ゲート抵抗素子（本発明でいう抵抗素子）２１はゲートターミナル２０にはんだ２２で組付けられている。
【００２３】
図６に、図５に示す配線部品９の実際の搭載の様子を示す。なお、図６中、配線部品９以外の他の構成部分は図１と同一であり、図１と同一符号を付してある。
本実施形態においても、上記第１実施形態と同様に、ゲート抵抗素子２１からパワー素子２のゲート端子までの配線長を、配線部品の長さとは無関係に短くできるため、パワー素子２のゲート端子にスイッチングノイズがのりにくくすることができる。また、コンデンサによる効果も上記コンデンサ９ｈと同様である。
【００２４】
（第３実施形態）
本第３実施形態は、上記第１実施形態において配線部品９を変形したものであり、配線部品９に、パワー素子２をサージ電圧から保護するサージ保護回路を形成するためのサージ保護回路部品を設けたものである。本実施形態に係る配線部品９を図７に示す。図７はゲート駆動回路とサージ電圧からのサージ保護回路を配線部品９に搭載した例であり、（ａ）は配線部品９の平面図、（ｂ）は（ａ）のＣ矢視図である。
【００２５】
図７に示す配線部品９は、本体としてプリント基板や厚膜基板より構成された基板９０ａを有し、この基板９０ａの片面においてパワー素子２のコレクタとゲートとの間には、サージ保護回路を形成するサージ保護回路部品としての抵抗２５及びツェナーダイオード２６、２７が搭載され、パワー素子２のスイッチングオフ時に発生するサージ電圧からパワー素子２を保護するようになっている。
【００２６】
そして、エミッタライン９ｅは基板９０ａの内層に形成され、基板９０ａの片面に形成されたゲートライン９ｄとの間に、両ライン９ｄ、９ｅの間に位置する基板９０ａ部分を誘電体とするコンデンサが形成されている。本実施形態のコンデンサも、上記第１実施形態のコンデンサ９ｈと同様に、パワー素子２のゲート端子に入力される信号のノイズを除去する。
【００２７】
また、基板９０ａの片面に形成されたゲートライン９ｄ、電源ライン９ｆ、Ｇｎｄライン９ｇには、それぞれ、制御回路基板１１と接続するためのリード部品２３が電気的に接続され突設されている。
また、エミッタライン９ｅにおける基板９０ａの片面への取出し部９ｉと、ゲートライン９ｄ及びサージ保護回路のパワー素子２への接続部分とには、それぞれ、パワー素子２の各端子に接続するためのターミナル２４が電気的に接続され突設されている。
【００２８】
図８に、サージ保護回路を含めた場合の半導体装置１００の回路を簡略化して示す。なお、図８中、上記した信号ノイズ除去用のコンデンサは省略してある。パワー素子２の耐圧を超えるようなサージ電圧が、パワー素子２のコレクタ、エミッタ間に印加された時、ツェナーダイオード２６、２７を介してパワー素子２のゲートをオンさせてパワー素子２を保護するようになっている。こうして、上記第１実施形態と同様の作用効果が発揮されるのに加え、パワー素子の適切な保護が図れる。
【００２９】
（第４実施形態）
本第４実施形態は、上記第１実施形態において配線部品９を変形したものであり、配線部品９に、パワー素子２を過電流から保護する過電流保護回路を形成するための過電流保護回路部品（トランジスタ等）を設けたものである。図９に過電流保護回路を含めた場合の半導体装置の回路を簡略化して示す。
【００３０】
配線部品９において、パワー素子２のエミッタとゲートとの間には、過電流保護回路を形成する過電流保護回路部品としてのシャント抵抗２８及び保護トランジスタ２９が搭載される。
そして、パワー素子２のコレクタ電流の一部をシャント抵抗２８に分流し、シャント抵抗２８の両端の電圧が一定値を超えたときに、保護トランジスタ２９がオンして、パワー素子２のゲート信号が低くなってパワー素子２を流れる電流を制限することで、過電流からパワー素子２を保護するものである。
【００３１】
（他の実施形態）
なお、パワー素子としては、上記実施形態に示したＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）に限定されることはなく、パワー素子をオンオフさせる信号が入力される制御端子を有するものであれば、電界効果型トランジスタ、バイポーラトランジスタ等、何でもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の構成断面図である。
【図２】図１に示す配線部品の展開図である。
【図３】図１に示す配線部品の回路図である。
【図４】図１に示す半導体装置の簡略化した回路図である。
【図５】本発明の第２実施形態に係る配線部品を示すもので、（ａ）は側方図、（ｂ）は（ａ）のＡ矢視図、（ｃ）は（ａ）のＢ矢視図である。
【図６】図５に示す配線部品を用いた半導体装置の構成断面図である。
【図７】本発明の第３実施形態に係る配線部品を示すもので、（ａ）は平面図、（ｂ）は（ａ）のＣ矢視図である。
【図８】上記第３実施形態に係る半導体装置の簡略化した回路図である。
【図９】本発明の第４実施形態に係る半導体装置の簡略化した回路図である。
【符号の説明】
２…パワー素子、３…パワー素子基板、９…配線部品、
９ｂ、２１…ゲート抵抗素子、９ｃ…ゲート駆動トランジスタ、
９ｈ…コンデンサ、１１…制御回路基板、２５…抵抗、
２６、２７…ツェナーダイオード、２８…シャント抵抗、
２９…保護トランジスタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having a structure in which an element substrate on which a power element is mounted and a control circuit board for controlling the power element are arranged separately.
[0002]
[Prior art]
Conventionally, in this type of semiconductor device, as described in Japanese Patent Laid-Open No. 6-45518, in order to reduce the projected area, power elements are arranged in a lower layer and a control circuit board is arranged in an upper layer. Have a structure (hereinafter referred to as a separate arrangement type semiconductor device) that is separated and arranged in a two-story form.
[0003]
A power element (for example, a field effect transistor) has a control terminal (for example, a gate terminal) to which a signal for turning on and off the power element is input, and a resistance element is connected to the control terminal. This resistance element is arranged as a control circuit component on the upper level control circuit board, and wiring components for connecting the control terminal of the power element, the input / output terminal (for example, the emitter terminal) and the control circuit are used. ing.
[0004]
[Problems to be solved by the invention]
By the way, in the separated arrangement type semiconductor device, the wiring component located between the control terminal of the power element and the resistance element is such that the power element in the lower layer switches voltage and current of several hundred volts and several hundred amps. It acts as an antenna that picks up switching noise generated by. Here, when the length of the antenna, that is, the wiring component is increased, the frequency to be received increases, so there is a problem that noise tends to be applied to the control terminal of the power element.
[0005]
Further, when switching noise is applied to the control terminal of the power element, the control circuit turns on the power element when the power element is turned off (OFF), and the power supply is short-circuited. There is a problem that an excessive current flows through the power element to cause destruction.
In view of the above problems, an object of the present invention is to make it difficult for switching noise to be applied to a control terminal of a power element in a separately arranged semiconductor device.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, in the two-storied separately arranged semiconductor device, a resistive element electrically connected to a control terminal to which a signal for turning on and off the power element (2) is input (9b, 21) is provided in the wiring component (9) interposed between the power element and the control circuit board (11).
[0007]
According to the present invention, if the resistance element is provided at a desired position of the wiring component even if the length of the wiring component is increased, the wiring length from the resistance element to the control terminal of the power element is defined as the wiring component length. Since it can be shortened independently, it is possible to make it difficult for the switching noise to be applied to the control terminal of the power element.
The invention according to claim 2 is characterized in that the wiring component (9) is provided with a capacitor element (9h) for removing noise of a signal input to the control terminal of the power element (2), The effect of making it difficult for switching noise to be applied to the control terminal of the power element can be further increased.
[0008]
According to a third aspect of the present invention, a drive circuit component (9c) for forming a drive circuit for driving the power element (2) via the resistance element (9b) is provided in the wiring component (9). The switching control of the power element can be performed by this drive circuit component.
According to a fourth aspect of the present invention, a surge protection circuit component (25 to 27) for forming a surge protection circuit for protecting the power element (2) from a surge voltage is provided on the wiring component (9). As a feature, appropriate protection of the power element can be achieved.
[0009]
According to a fifth aspect of the present invention, overcurrent protection circuit components (28, 29) for forming an overcurrent protection circuit for protecting the power element (2) from overcurrent are provided on the wiring component (9). Thus, the power element can be appropriately protected.
In addition, the code | symbol in the above-mentioned parenthesis is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 shows a structural cross section of a semiconductor device 100 according to the first embodiment. The semiconductor device 100 has a two-story separated arrangement structure in which the power element 2 is arranged in the lower hierarchy and the control circuit board 11 is arranged in the upper hierarchy, and the on / off timing of switching of the power element 2 by the control circuit board 11 Etc. are controlled.
[0011]
Reference numeral 1 denotes a resin-molded case, and a heat dissipation plate 5 in which a power element 2 and a power element substrate (element substrate in the present invention) 3 are assembled with solder 4 or the like is held by an adhesive 6. The power element substrate 3 is provided with a conductor pattern 7 that forms a collector line that is electrically connected to the collector terminal of the power element 2. A gate terminal (control terminal in the present invention) and an emitter terminal (input / output terminal) of the power element 2 are electrically connected to the control circuit board 11 through bonding wires 8, wiring components 9, and lead terminals 10.
[0012]
The wiring component 9 is made of a wiring member (in this example, a flexible substrate 9a) made of an insulating and flexible material (for example, polyimide), and is fixed to the power element substrate 3 using an adhesive. Yes. Details of the wiring component 9 will be described later.
The control circuit board 11 is fixed to the case 1 with screws 12 or the like. The main emitter of the power element 3 is electrically connected to the bus bar 14 via the bonding wire 13. The bus bar 14 also serves as an external terminal of the semiconductor device 100 although not shown.
[0013]
Reference numeral 15 denotes a silicon gel, which is filled in the case 1 to a depth enough to fill the bonding wire 13. Reference numeral 16 denotes a cover, which is fixed to the case 1 with screws 17.
Here, details of the wiring component 9 will be described with reference to FIGS. 2, 3 and 4. FIG. 2 is a development view of the wiring component 9, FIG. 3 is a circuit diagram of the wiring component 9, and FIG. 4 is a simplified circuit diagram of the semiconductor device 100.
[0014]
On one side of the flexible substrate 9a, a gate resistance element (resistance element as referred to in the present invention) 9b and two gate drive transistors (drive circuit components according to the present invention) 9c are assembled by soldering. A gate line (shown by hatching in FIG. 2) 9d including the element 9b and the gate drive transistor 9c is formed. As shown in FIG. 2, a signal from the control circuit board 11 is input to the gate line 9d. Further, a power supply line 9f and a Gnd (ground) line 9g to which power is supplied from the control circuit board 11 are formed on one surface of the flexible substrate 9a.
[0015]
On the other surface of the flexible substrate 9a, the emitter line 9e is formed in a pattern that is wide enough to cover the entire surface of the flexible substrate 9a, and the stray capacitance between the gate line 9d, that is, the capacitor (see FIG. (Capacitor element as referred to in the present invention) 9h is formed to provide a noise escape path. In the circuit diagram of FIG. 4, the capacitor 9h is omitted.
[0016]
The emitter line 9e penetrates the flexible substrate 9a and is electrically connected to the Gnd line 9g, and is taken out on one side of the flexible substrate 9a for connection to the emitter terminal of the power element 2 (indicated by reference numeral 9i in FIG. 2). portion).
Each of these lines 9d to 9g is formed by patterning on each surface of the flexible substrate 9a with, for example, copper foil or the like. The emitter line 9e may be provided inside the flexible substrate 9a. In this case, for example, the flexible substrate 9a has a two-layer structure and can be formed by sandwiching a copper foil between the two layers.
[0017]
As shown in FIG. 4, a drive circuit (gate drive circuit) is formed by the two gate drive transistors 9c, and the gate drive element 9b is based on a signal from the control circuit substrate 11 by the gate drive circuit. A signal (gate voltage) is input to the gate terminal (control terminal) of the power element 2 via the power element 2 to turn the power element 2 on and off.
[0018]
By the way, the conventional configuration corresponds to the above configuration in which the gate resistance element is provided on the control circuit board 11. Therefore, the wiring length from the gate resistance element to the gate terminal of the power element 2 in the conventional configuration is as follows: bonding wire 8 length + gate line length on wiring component 9 + lead terminal 10 length + control circuit board 11 The wiring length from the lead terminal 10 to the gate resistance element.
[0019]
On the other hand, the wiring length from the gate resistance element 9b of this embodiment to the gate terminal of the power element 2 is the length of the bonding wire 8 + the wiring length to the gate resistance element 9b in the gate line 9d on the wiring component 9; Can be suppressed. Therefore, the length of the antenna that picks up the noise can be shortened regardless of the length of the wiring component 9, and switching noise can be hardly applied to the gate terminal of the power element 2.
[0020]
According to the present embodiment, the capacitor 9h using the flexible substrate 9a as a dielectric is formed between the gate line 9d and the emitter line 9e. The capacitor 9h can reduce the switching noise caused by the ON / OFF of the power element 2 on the gate line 9d to the emitter line 9e, and the noise of the signal input to the gate terminal of the power element 2 can be reduced. Since the noise is removed, the noise suppression effect is increased.
[0021]
(Second Embodiment)
In the second embodiment, the wiring component 9 is modified in the first embodiment, and only the gate resistance element is assembled to the wiring component 9. In this case, the gate drive circuit is provided on the control circuit board 11. A wiring component 9 according to this embodiment is shown in FIG. In FIG. 5, (a) is a side view of the wiring component 9, (b) is a view from the arrow A in (a), and (c) is a view from the arrow B in (a).
[0022]
The wiring component 9 of the present embodiment basically has a molded resin 18 as a main body, and an emitter terminal 19 and a gate terminal 20 that are insert-molded and held as metal fittings are provided on the molded resin 18.
The emitter terminal 19 is shaped so as to face the gate terminal 20 on the surface, thereby creating a stray capacitance between the emitter terminal 19 and the capacitor using the molding resin 18 as a dielectric (capacitor element in the present invention). Is forming. The gate resistance element (resistive element in the present invention) 21 is assembled to the gate terminal 20 with solder 22.
[0023]
FIG. 6 shows how the wiring component 9 shown in FIG. 5 is actually mounted. In FIG. 6, components other than the wiring component 9 are the same as those in FIG. 1, and are denoted by the same reference numerals as those in FIG.
Also in this embodiment, since the wiring length from the gate resistance element 21 to the gate terminal of the power element 2 can be shortened regardless of the length of the wiring component, as in the first embodiment, the gate terminal of the power element 2 can be reduced. In addition, switching noise can be made difficult. The effect of the capacitor is the same as that of the capacitor 9h.
[0024]
(Third embodiment)
The third embodiment is a modification of the wiring component 9 in the first embodiment, and a surge protection circuit component for forming a surge protection circuit for protecting the power element 2 from a surge voltage on the wiring component 9 is provided. It is provided. A wiring component 9 according to this embodiment is shown in FIG. FIG. 7 shows an example in which a gate drive circuit and a surge protection circuit against surge voltage are mounted on the wiring component 9, (a) is a plan view of the wiring component 9, and (b) is a view as seen from the arrow C in (a). .
[0025]
The wiring component 9 shown in FIG. 7 has a substrate 90a composed of a printed circuit board or a thick film substrate as a main body, and a surge protection circuit is provided between the collector and gate of the power element 2 on one side of the substrate 90a. A resistor 25 and Zener diodes 26 and 27 are mounted as surge protection circuit components to be formed, and the power element 2 is protected from a surge voltage generated when the power element 2 is switched off.
[0026]
The emitter line 9e is formed in the inner layer of the substrate 90a, and a capacitor having a dielectric in the portion of the substrate 90a located between the lines 9d and 9e is formed between the emitter line 9e and the gate line 9d formed on one side of the substrate 90a. Is formed. The capacitor according to the present embodiment also removes noise from the signal input to the gate terminal of the power element 2 in the same manner as the capacitor 9h according to the first embodiment.
[0027]
In addition, lead parts 23 for connecting to the control circuit board 11 are electrically connected and protruded from the gate line 9d, the power supply line 9f, and the Gnd line 9g formed on one surface of the substrate 90a.
Terminals for connecting to the terminals of the power element 2 are respectively connected to the extraction part 9i to one side of the substrate 90a in the emitter line 9e and the connection part to the power element 2 of the gate line 9d and the surge protection circuit. 24 is electrically connected and protruded.
[0028]
FIG. 8 shows a simplified circuit of the semiconductor device 100 including a surge protection circuit. In FIG. 8, the above-described capacitor for removing signal noise is omitted. When a surge voltage exceeding the breakdown voltage of the power element 2 is applied between the collector and emitter of the power element 2, the gate of the power element 2 is turned on via the Zener diodes 26 and 27 to protect the power element 2. It is like that. Thus, in addition to the same effects as the first embodiment, appropriate protection of the power element can be achieved.
[0029]
(Fourth embodiment)
The fourth embodiment is a modification of the wiring component 9 in the first embodiment, and an overcurrent protection circuit for forming an overcurrent protection circuit for protecting the power element 2 from an overcurrent on the wiring component 9. Components (transistors etc.) are provided. FIG. 9 shows a simplified circuit diagram of a semiconductor device including an overcurrent protection circuit.
[0030]
In the wiring component 9, a shunt resistor 28 and a protection transistor 29 as an overcurrent protection circuit component forming an overcurrent protection circuit are mounted between the emitter and gate of the power element 2.
A part of the collector current of the power element 2 is shunted to the shunt resistor 28. When the voltage across the shunt resistor 28 exceeds a certain value, the protection transistor 29 is turned on, and the gate signal of the power element 2 is The power element 2 is protected from overcurrent by limiting the current flowing through the power element 2 at a low level.
[0031]
(Other embodiments)
The power element is not limited to the IGBT (Insulated Gate Bipolar Transistor) shown in the above embodiment, and any field effect type can be used as long as it has a control terminal for inputting a signal for turning on / off the power element. Anything such as a transistor or a bipolar transistor may be used.
[Brief description of the drawings]
FIG. 1 is a configuration cross-sectional view of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a development view of the wiring component shown in FIG. 1;
3 is a circuit diagram of the wiring component shown in FIG. 1. FIG.
4 is a simplified circuit diagram of the semiconductor device shown in FIG. 1;
FIGS. 5A and 5B show a wiring component according to a second embodiment of the present invention, in which FIG. 5A is a side view, FIG. 5B is a view taken along an arrow A in FIG. It is an arrow view.
6 is a structural cross-sectional view of a semiconductor device using the wiring component shown in FIG. 5;
7A and 7B show a wiring component according to a third embodiment of the present invention, where FIG. 7A is a plan view, and FIG. 7B is a view taken in the direction of arrow C in FIG.
FIG. 8 is a simplified circuit diagram of the semiconductor device according to the third embodiment.
FIG. 9 is a simplified circuit diagram of a semiconductor device according to a fourth embodiment of the present invention.
[Explanation of symbols]
2 ... power element, 3 ... power element substrate, 9 ... wiring components,
9b, 21 ... gate resistance element, 9c ... gate drive transistor,
9h ... capacitor, 11 ... control circuit board, 25 ... resistance,
26, 27 ... Zener diode, 28 ... Shunt resistor,
29: Protection transistor.

Claims (5)

パワー素子（２）を搭載した素子基板（３）と、前記パワー素子を制御するための制御回路基板（１１）とを、上下の階層に分離して配置させた、２階建ての分離配置構造を有する半導体装置において、
前記パワー素子は、前記パワー素子をオンオフさせる信号が入力される制御端子を有するものであり、
前記パワー素子と前記制御回路基板との間には、前記パワー素子と前記制御回路基板との電気的接続をとるための配線部品（９）が介在設定され、
前記配線部品には、前記制御端子に電気的に接続された抵抗素子（９ｂ、２１）が設けられていることを特徴とする半導体装置。A two-story separated arrangement structure in which an element substrate (3) on which a power element (2) is mounted and a control circuit board (11) for controlling the power element are arranged separately in upper and lower layers. In a semiconductor device having
The power element has a control terminal to which a signal for turning on and off the power element is input.
Between the power element and the control circuit board, a wiring component (9) for electrical connection between the power element and the control circuit board is set,
A semiconductor device, wherein the wiring component is provided with a resistance element (9b, 21) electrically connected to the control terminal. 前記配線部品（９）には、前記パワー素子（２）の制御端子に入力される信号のノイズを除去するためのコンデンサ素子（９ｈ）が設けられていることを特徴とする請求項１に記載の半導体装置。The capacitor element (9h) for removing noise of a signal input to the control terminal of the power element (2) is provided in the wiring component (9). Semiconductor device. 前記配線部品（９）には、前記抵抗素子（９ｂ）を介して前記パワー素子（２）を駆動させる駆動回路を形成するための駆動回路部品（９ｃ）が設けられていることを特徴とする請求項１または２に記載の半導体装置。The wiring component (9) is provided with a drive circuit component (9c) for forming a drive circuit for driving the power element (2) through the resistance element (9b). The semiconductor device according to claim 1. 前記配線部品（９）には、前記パワー素子（２）をサージ電圧から保護するサージ保護回路を形成するためのサージ保護回路部品（２５〜２７）が設けられていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。The wiring component (9) is provided with a surge protection circuit component (25 to 27) for forming a surge protection circuit for protecting the power element (2) from a surge voltage. The semiconductor device according to any one of 1 to 3. 前記配線部品（９）には、前記パワー素子（２）を過電流から保護する過電流保護回路を形成するための過電流保護回路部品（２８、２９）が設けられていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。The wiring component (9) is provided with overcurrent protection circuit components (28, 29) for forming an overcurrent protection circuit for protecting the power element (2) from overcurrent. The semiconductor device according to claim 1.
JP02541199A 1999-02-02 1999-02-02 Semiconductor device Expired - Fee Related JP4006864B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02541199A JP4006864B2 (en) 1999-02-02 1999-02-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02541199A JP4006864B2 (en) 1999-02-02 1999-02-02 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000223644A JP2000223644A (en) 2000-08-11
JP4006864B2 true JP4006864B2 (en) 2007-11-14

Family

ID=12165196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02541199A Expired - Fee Related JP4006864B2 (en) 1999-02-02 1999-02-02 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4006864B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3133544B2 (en) * 1993-03-25 2001-02-13 三洋電機株式会社 Hybrid integrated circuit
JP3193827B2 (en) * 1994-04-28 2001-07-30 三菱電機株式会社 Semiconductor power module and power converter
JP2902993B2 (en) * 1996-05-21 1999-06-07 三洋電機株式会社 Hybrid integrated circuit
JP3201277B2 (en) * 1996-09-11 2001-08-20 株式会社日立製作所 Semiconductor device

Also Published As

Publication number Publication date
JP2000223644A (en) 2000-08-11

Similar Documents

Publication Publication Date Title
WO2013187120A1 (en) Semiconductor device
US9326368B2 (en) Electronic control unit and electric power steering apparatus having the same
US6359331B1 (en) High power switching module
US7385278B2 (en) Strobe light control circuit and IGBT device
KR100715411B1 (en) Hybrid integrated circuit device
KR960000693A (en) Electric power steering circuit
JP3476612B2 (en) Semiconductor device
JPS6387758A (en) Semiconductor device
CN103262238B (en) Circuit arrangement
JP4074347B2 (en) Electronic control unit
CN107492531B (en) Semiconductor device with a plurality of semiconductor chips
JP2002093995A (en) Semiconductor device
US7078797B2 (en) Hybrid integrated circuit device
JP4006864B2 (en) Semiconductor device
WO2018096573A1 (en) Semiconductor module
JP4961148B2 (en) IC package, electronic control device and interposer board
US6232654B1 (en) Semiconductor module
JP4323073B2 (en) Power module
CN112567619B (en) Power semiconductor device
JPH09289254A (en) Semiconductor device
JP3482913B2 (en) Semiconductor module
JP2007157773A (en) Circuit device
JP2019153651A (en) Semiconductor device
CN221551879U (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JPH09180891A (en) Electronic circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees