JP2001286156A - Board mounted inverter - Google Patents
Board mounted inverterInfo
- Publication number
- JP2001286156A JP2001286156A JP2000097115A JP2000097115A JP2001286156A JP 2001286156 A JP2001286156 A JP 2001286156A JP 2000097115 A JP2000097115 A JP 2000097115A JP 2000097115 A JP2000097115 A JP 2000097115A JP 2001286156 A JP2001286156 A JP 2001286156A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- board
- inverter device
- mounted inverter
- metal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、インバータ構成部
品および冷却機能部品を１枚の基板上に実装した基板実
装インバータ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a board-mounted inverter device in which an inverter component and a cooling function component are mounted on a single board.
【０００２】[0002]
【従来の技術】従来のこの種のインバータ装置は、樹脂
製基板等にインバータを構成するスイッチングチップお
よび逆並列のダイオードチップよりなる３相のＩＧＢＴ
モジュールを組み込み、かつ、当該樹脂製基板の裏面に
水冷ヒートシンクをネジ止めする一方、前記樹脂製基板
とは別の基板上にそれぞれ個別にインバータの直流電源
ラインに重畳されるリップルを除去する大型のフィルタ
コンデンサと、制御用電源部，ゲート駆動回路および素
子保護回路等の多数の部品からなる制御部とを組み込
み、これらフィルタコンデンサ、制御部と前記ＩＧＢＴ
モジュールとを配線してなる構成である。2. Description of the Related Art A conventional inverter device of this type is a three-phase IGBT comprising a switching chip and an anti-parallel diode chip constituting an inverter on a resin substrate or the like.
A large-sized module that incorporates a module and screws a water-cooled heat sink on the back surface of the resin substrate, while removing ripples that are individually superimposed on the DC power supply line of the inverter on a separate substrate from the resin substrate. A filter capacitor and a control unit including a number of components such as a control power supply unit, a gate drive circuit, and an element protection circuit are incorporated, and the filter capacitor, the control unit, and the IGBT are incorporated.
This is a configuration in which a module is wired.
【０００３】[0003]
【発明が解決しようとする課題】従って、以上のような
インバータ装置では、インバータ装置本体部となるＩＧ
ＢＴモジュール、フィルタコンデンサおよび制御部がそ
れぞれ独立に構成しているので、装置全体が大型化し、
しかも各機能部が個別に基板等に組み込むことから、作
業の複雑化はもとより、組立工数の増大を招き、さらに
絶縁基板面に水冷ヒートシンクがネジ止めにより取り付
ける形態であるので、冷却性能が悪く、耐振動に弱く、
さらに各機能部品相互が高インダクタンス配線であるこ
とから、高速スイッチングによるインバータの場合には
ノイズが発生しやすく、信頼性に欠ける問題がある。Accordingly, in the inverter device described above, the IG serving as the inverter device main body is used.
Since the BT module, filter capacitor, and control unit are configured independently of each other, the entire device becomes larger,
In addition, since each functional unit is individually incorporated into a board or the like, not only the work becomes complicated, but also the number of assembling steps is increased, and since the water-cooled heat sink is attached to the insulating substrate surface by screwing, the cooling performance is poor. Weak in vibration resistance,
Further, since each functional component has a high inductance wiring, in the case of an inverter by high-speed switching, noise is likely to be generated and there is a problem that reliability is lacking.
【０００４】本発明は上記事情に鑑みてなされたもの
で、耐振動性および冷却性能の向上を図る基板実装イン
バータ装置を提供することを目的とする。また、本発明
の他の目的は、インバータ構成部品をコンパクトに実装
する基板実装インバータ装置を提供することにある。ま
た、本発明の他の目的は、低インダクタンスの配線構成
とし、安定したインバータ運用を確保する基板実装イン
バータ装置を提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a board-mounted inverter device which improves vibration resistance and cooling performance. It is another object of the present invention to provide a board-mounted inverter device for compactly mounting inverter components. It is another object of the present invention to provide a board-mounted inverter device having a low-inductance wiring structure and ensuring stable inverter operation.
【０００５】[0005]
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る基板実装インバータ装置は、導電性の
良好な金属基板５１の一方面部にセラミック系基板５２
を介してインバータを構成するスイッチング素子および
ダイオードよりなる半導体チップ１０の他、前記スイッ
チング素子を動作制御する制御部２０およびフィルタコ
ンデンサ３０を実装し、前記金属基板の他方面部には当
該金属基板と一体となるように液冷ヒートシンク７０を
取り付けた構成である。In order to solve the above-mentioned problems, a board-mounted inverter device according to the present invention comprises a ceramic substrate 52 on one surface of a metal substrate 51 having good conductivity.
In addition to the semiconductor chip 10 including a switching element and a diode constituting an inverter, a control unit 20 for controlling the operation of the switching element and a filter capacitor 30 are mounted on the other side of the metal substrate, In this configuration, a liquid-cooled heat sink 70 is attached so as to be integrated.
【０００６】本発明は、以上のような構成とすることに
より、金属基板上にインバータ構成部品を実装すること
により、インバータ構成部品から発生する熱を効率よく
放熱でき、また振動が発生する環境下に設置しても剛性
に優れており、しかもインバータ構成部品の全部が１枚
の基板上に実装されることから、コンパクトに実現可能
である。According to the present invention, with the above configuration, by mounting inverter components on a metal substrate, heat generated from the inverter components can be efficiently radiated, and in an environment where vibration is generated. It is excellent in stiffness even if it is installed on a board, and since all of the inverter components are mounted on one board, it can be realized compactly.
【０００７】なお、フィルタコンデンサは、複数の小容
量コンデンサの並列回路とし、かつ、金属基板上に形成
された絶縁層を挟んで正極層および負極層を有する多層
基板上に設け、前記並列接続される複数のフィルタコン
デンサの正極端子および負極端子を前記多層基板の正極
層および負極層に接続するとか、さらにフィルタコンデ
ンサとセラミック系基板上に形成されるパターンとを低
インダクタンスの配線部材で接続する構成とすれば、ノ
イズの発生を未然に回避でき、ひいてはインバータの安
定運用を確保することが可能である。[0007] The filter capacitor is a parallel circuit of a plurality of small-capacity capacitors, and is provided on a multilayer substrate having a positive electrode layer and a negative electrode layer with an insulating layer formed on a metal substrate interposed therebetween. Or connecting the positive and negative terminals of a plurality of filter capacitors to the positive and negative layers of the multilayer substrate, or connecting the filter capacitors and a pattern formed on the ceramic substrate with a low-inductance wiring member. Then, the generation of noise can be avoided beforehand, and the stable operation of the inverter can be ensured.
【０００８】[0008]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【０００９】図１は基板上に実装するためのインバータ
装置の一構成を示す図である。FIG. 1 is a diagram showing one configuration of an inverter device mounted on a substrate.
【００１０】このインバータ装置は、第１の直流電源１
から出力される直流電圧を例えばＩＧＢＴ６００Ｖ，４
００〜４５０Ａ、スイッチング周波数８ＫＨｚ〜１６Ｋ
Ｈｚによるスイッチング動作によって所定の交流電力に
変換する電力変換機能をもった半導体チップ１０と、こ
の半導体チップ１０の各ゲートにスイッチング制御信号
を供給するゲート駆動回路ＧＤ１〜ＧＤ６を含む制御部
２０と、第１の直流電源１から出力される直流電圧に重
畳されるリップル成分等を除去するフィルタコンデンサ
３０と、第１の直流電源１から半導体チップ１０の正極
Ｐと負極Ｎ間に印加される直流電圧の過電圧を検出し、
常時は閉状態にある第１の接触器ＣＮＴ１を開とし、第
２の接触器ＣＮＴ２を閉状態に設定し電源系に抵抗を挿
入し半導体チップ１０を保護する電圧検出保護回路等の
素子保護回路４０とによって構成されている。なお、第
１の直流電源１としては、例えば２４０〜３６０Ｖ範囲
の中の所定電圧例えば２８８Ｖを出力するバッテリが使
用される。This inverter device has a first DC power supply 1
DC voltage output from the IGBT 600V, 4
00-450A, switching frequency 8KHz-16K
And a control unit 20 including gate driving circuits GD1 to GD6 for supplying a switching control signal to each gate of the semiconductor chip 10 and a semiconductor chip 10 having a power conversion function of converting the power to a predetermined AC power by a switching operation at Hz. A filter capacitor 30 for removing a ripple component or the like superimposed on a DC voltage output from the first DC power supply 1, and a DC voltage applied between the positive electrode P and the negative electrode N of the semiconductor chip 10 from the first DC power supply 1 Overvoltage of
An element protection circuit such as a voltage detection protection circuit for opening the first contactor CNT1 which is normally closed, setting the second contactor CNT2 to the closed state, inserting a resistor in the power supply system and protecting the semiconductor chip 10 40. In addition, as the first DC power supply 1, for example, a battery that outputs a predetermined voltage in a range of 240 to 360V, for example, 288V is used.
【００１１】前記半導体チップ１０は、スイッチング素
子ＳＷ１〜ＳＷ６とこれらスイッチング素子ＳＷ１〜Ｓ
Ｗ６にそれぞれ個別に接続される逆並列ダイオードとを
組とし、各相上アームのコレクタ側が直流電源ラインの
正極Ｐに共通に接続され、同様に各相下アームのエミッ
タ側が直流電源ラインの負極Ｎに共通に接続され、さら
に各相ごとに上アーム側スイッチング素子のエミッタ側
と下アーム側スイッチング素子のコレクタ側とを共通接
続し、各相ごとのインバータ出力を取り出して電動機等
の負荷２に供給する構成となっている。The semiconductor chip 10 has switching elements SW1 to SW6 and these switching elements SW1 to S
A set of anti-parallel diodes individually connected to W6 is connected, and the collector side of each phase upper arm is commonly connected to the positive pole P of the DC power supply line, and similarly, the emitter side of each phase lower arm is connected to the negative pole N of the DC power supply line. In addition, the emitter side of the upper-arm switching element and the collector side of the lower-arm switching element are commonly connected for each phase, and the inverter output for each phase is taken out and supplied to the load 2 such as a motor. Configuration.
【００１２】前記制御部２０は、電源スイッチ３のオン
制御のもとに第２の直流電源４から所定の直流電圧、例
えば１２Ｖの直流電圧を取り込んで所要の可変直流電圧
に変換する電源部としてのＤＣ−ＤＣコンバータ２１、
ゲート駆動回路ＧＤ１〜ＧＤ６および前記ＤＣ−ＤＣコ
ンバータ２１から出力される直流電圧を受けて動作し、
半導体チップ１０で構成される３相インバータの出力電
流を取り込んで各層のスイッチング素子ＳＷ１〜ＳＷ６
のゲートを動作制御する制御部本体２２からなる。The control section 20 serves as a power supply section which takes in a predetermined DC voltage, for example, 12 V DC voltage from the second DC power supply 4 under the ON control of the power switch 3 and converts it into a required variable DC voltage. DC-DC converter 21,
Operates upon receiving a DC voltage output from the gate drive circuits GD1 to GD6 and the DC-DC converter 21;
The output current of the three-phase inverter constituted by the semiconductor chip 10 is taken in and the switching elements SW1 to SW6 of each layer are taken.
And a control unit main body 22 for controlling the operation of the gate.
【００１３】前記フィルタコンデンサ３０は、第１の直
流電源１の正・負極間に複数のフィルタコンデンサが並
列に接続されてなる多並列フィルタコンデンサであっ
て、例えば小型の電解コンデンサが用いられるが、その
他例えばセラミックコンデンサを用いる場合もあり、前
述するように直流電圧に重畳されるリップル電圧やスイ
ッチング素子チップＳＷ１〜ＳＷ６の高速スイッチング
により発生するノイズ成分を除去する機能をもってい
る。The filter capacitor 30 is a multi-parallel filter capacitor in which a plurality of filter capacitors are connected in parallel between the positive and negative electrodes of the first DC power supply 1. For example, a small electrolytic capacitor is used. In addition, for example, a ceramic capacitor may be used, and has a function of removing a ripple voltage superimposed on a DC voltage and a noise component generated by high-speed switching of the switching element chips SW1 to SW6 as described above.
【００１４】前記素子保護回路４０は、主として電圧検
出保護回路に相当するが、その他必要に応じて接触器Ｃ
ＮＴ１，ＣＮＴ２を含める場合もある。The element protection circuit 40 mainly corresponds to a voltage detection and protection circuit.
NT1 and CNT2 may be included.
【００１５】図２は図１に示すインバータ装置を実装し
てなる本発明に係る基板実装インバータ装置の一実施の
形態を示す上面図および側面図である。FIG. 2 is a top view and a side view showing an embodiment of the board-mounted inverter device according to the present invention, which is obtained by mounting the inverter device shown in FIG.
【００１６】同図において５１は例えば一例として長さ
３０ｃｍ，幅１５ｃｍおよび高さ７０ｍｍの大きさ有す
る熱伝導性の良好な金属基板であって、例えばＣｕ
（銅），Ａｌ（アルミニウム），窒化アルミニウム系ま
たはＭＭＣ（多層金属回路基板）などで構成されてい
る。このような金属基板５１を用いる理由は、半導体チ
ップ１０等から発生する熱を放熱し、ひいては冷却効率
を高めるとともに、耐振動性に優れたものとする為であ
る。In FIG. 1, reference numeral 51 denotes a metal substrate having a size of, for example, a length of 30 cm, a width of 15 cm, and a height of 70 mm and having good thermal conductivity.
(Copper), Al (aluminum), aluminum nitride or MMC (multilayer metal circuit board). The reason for using such a metal substrate 51 is to dissipate heat generated from the semiconductor chip 10 and the like, thereby increasing the cooling efficiency and improving the vibration resistance.
【００１７】この金属基板５１上のほぼ中央部分にはセ
ラミック系基板５２を介して半導体チップ１０が形成さ
れている。このセラミック系基板５２はセラミック基体
上にＡｌＮ，ＳｉＮ，Ａｌ2Ｏ3等の高耐圧ＤＢＣ又はＤ
ＢＡ（ダイレクト・ボンディング・ＣｕまたはＡｌ）に
よる回路パターンを形成したものであるが、その他の金
属材料による配線パターンであってもよい。この金属基
板５１とセラミック系基板５２とは例えば１００ミクロ
ン以上の熱膨張係数の小さい厚半田その他の低熱膨張材
等の金属ベース接合材５３によって接合し、半導体チッ
プ１０側と金属基板５１側との間の温度差による熱膨張
を抑制する役割をもっている。The semiconductor chip 10 is formed at a substantially central portion on the metal substrate 51 via a ceramic substrate 52. The ceramic substrate 52 has a high breakdown voltage DBC or D such as AlN, SiN, Al 2 O 3 or the like on a ceramic substrate.
Although the circuit pattern is formed by BA (direct bonding Cu or Al), the wiring pattern may be formed of another metal material. The metal substrate 51 and the ceramic substrate 52 are joined by a metal base joining material 53 such as a solder having a small thermal expansion coefficient of 100 microns or more and a low thermal expansion material, and the semiconductor chip 10 and the metal substrate 51 are joined together. It has a role of suppressing thermal expansion due to a temperature difference between the two.
【００１８】なお、金属基板５１の構成材料としてＣ
ｕ，Ａｌなどを用いた場合、その金属基板５１の一部と
なる例えばセラミック系基板５２等を形成する相当部分
などに当該セラミック系基板５２と熱膨張係数が等しい
か又は近い材料であるＭＭＣを用いて形成すれば、熱膨
張による影響が少なくなり、ひいては半導体チップ１０
の電気的特性の安定化、金属基板５１，セラミック系５
２等の経年劣化を低減化することができ、長期にわたっ
て信頼性を確保できる。The material of the metal substrate 51 is C
In the case where u, Al, or the like is used, MMC, which is a material having a thermal expansion coefficient equal to or close to that of the ceramic substrate 52, is used as a part of the metal substrate 51, for example, a corresponding portion forming the ceramic substrate 52 or the like. If formed, the influence of thermal expansion is reduced, and the semiconductor chip 10
Stabilization of electrical characteristics of metal substrate 51, ceramics 5
Aging deterioration such as 2 can be reduced, and reliability can be ensured for a long period.
【００１９】前記半導体チップ１０は、セラミック系基
板５２上にＣｕ又はＡｌ等の材料を用いて上アーム側Ｄ
ＢＣ（セラミック系）基板パターン５４と下アーム側Ｄ
ＢＣ基板パターン５５が所定の距離を隔てて区分するよ
うに形成され、これら基板パターン５４，５５には互い
に相対する内側方向に３相上下アームを構成するスイッ
チング素子ＳＷ１〜ＳＷ６のスイッチングチップ１１−
１〜１１−６が設けられ、これらスイッチングチップ１
１−１〜１１−６の外側方向には各スイッチング素子Ｓ
Ｗ１〜ＳＷ６に対してそれぞれ逆並列接続される還流素
子であるダイオードチップ１２−１〜１２−６が設けら
れている。１３は各スイッチング素子ＳＷ１〜ＳＷ６と
ダイオードを電気的に接続したり、上アームのエミッタ
と下アームのコレクタとを電気的に接続する上下アーム
接続用ビームリード電極である。The semiconductor chip 10 is formed on a ceramic substrate 52 by using a material such as Cu or Al.
BC (ceramic) substrate pattern 54 and lower arm side D
A BC substrate pattern 55 is formed so as to be separated at a predetermined distance, and these substrate patterns 54 and 55 have switching chips 11- of switching elements SW1 to SW6 forming three-phase upper and lower arms inwardly facing each other.
1 to 11-6, these switching chips 1
Each switching element S is located outside of 1-1 to 11-6.
Diode chips 12-1 to 12-6, which are reflux elements connected in antiparallel to W1 to SW6, respectively, are provided. Reference numeral 13 denotes a beam lead electrode for connecting the upper and lower arms for electrically connecting the switching elements SW1 to SW6 to the diode and for electrically connecting the emitter of the upper arm and the collector of the lower arm.
【００２０】そして、３相インバータの上アームを構成
するスイッチング素子ＳＷ１，ＳＷ３，ＳＷ５のコレク
タ側はＤＢＣ基板パターン５４の共通パターンに実装す
る構成とし、同様に３相インバータの下アームを構成す
るスイッチング素子ＳＷ２，ＳＷ４，ＳＷ６のエミッタ
側についてもＤＢＣ基板パターン５５の共通パターンに
実装する構成となっている。このように上アーム側コレ
クタおよび下アーム側エミッタを対応するパターン５
４，５５の共通パターンに実装することにより、配線作
業を効率的に行なうことが可能となる。The collectors of the switching elements SW1, SW3, and SW5 forming the upper arm of the three-phase inverter are mounted on a common pattern of the DBC substrate pattern 54, and the switching elements similarly forming the lower arm of the three-phase inverter are formed. The emitters of the elements SW2, SW4, and SW6 are also mounted on the common pattern of the DBC substrate pattern 55. As described above, the upper arm-side collector and the lower arm-side emitter correspond to the pattern 5
By mounting on the 4,55 common patterns, the wiring work can be performed efficiently.
【００２１】以上のようにして３相インバータの上アー
ムおよび下アームを構成した後、各アームを構成する各
チップ等の周囲をエポキシ樹脂又はセラミックス等でモ
ールドし、或いはボンディングすることにより、各チッ
プ等を封止する封止構造４０とする。よって、以上のよ
うにスイッチングチップ１１−１〜１１−６およびダイ
オードチップ１２−１〜１２−６を封止することによ
り、各チップを含めてセラミック系基板５２が補強さ
れ、全体が高耐圧で気密封止構造となり、各チップ等の
損傷を回避することができる。After the upper arm and the lower arm of the three-phase inverter are constructed as described above, the periphery of each chip constituting each arm is molded or bonded with epoxy resin or ceramics to form each chip. And the like are sealed. Therefore, by sealing the switching chips 11-1 to 11-6 and the diode chips 12-1 to 12-6 as described above, the ceramic substrate 52 including each chip is reinforced, and the entire body has a high withstand voltage. A hermetic sealing structure is provided, and damage to each chip and the like can be avoided.
【００２２】さらに、金属基板５１の上部であって図示
左側には金属基板５１上に樹脂コーティング等によって
形成される制御プリント基板６１を介して電源部である
ＤＣ−ＤＣコンバータ２１，各ゲート駆動回路ＧＤ１〜
ＧＤ６および制御部本体２２を含み、さらに加えて素子
保護回路４０を含めてなる制御部２０が設けられ、一
方、金属基板５１上の制御部２０とは反対側である図示
右側には絶縁層を挟んで正極層および負極層を積層して
なる４層基板６２を介してアルミ電解コンデンサ、セラ
ミックコンデンサ等の多並列フィルタコンデンサ３０が
設けられている。つまり、制御プリント基板６１に素子
保護回路４０を含むＤＣ−ＤＣコンバータ２１，各ゲー
ト駆動回路ＧＤ１〜ＧＤ６等の制御部２０が形成されて
いる。Further, on the upper side of the metal substrate 51 and on the left side of the figure, the DC-DC converter 21 as a power supply unit and the respective gate drive circuits via a control printed board 61 formed on the metal substrate 51 by resin coating or the like. GD1
A control unit 20 including the GD 6 and the control unit main body 22 and further including an element protection circuit 40 is provided. On the other hand, an insulating layer is provided on the right side of the metal substrate 51 opposite to the control unit 20 in the drawing. A multi-parallel filter capacitor 30 such as an aluminum electrolytic capacitor or a ceramic capacitor is provided via a four-layer substrate 62 in which a positive electrode layer and a negative electrode layer are laminated. That is, the control unit 20 such as the DC-DC converter 21 including the element protection circuit 40 and the gate drive circuits GD1 to GD6 is formed on the control printed board 61.
【００２３】さらに、セラミック系基板５２上には前述
したように所定の距離を隔てて上アームＤＢＣ基板パタ
ーン５４および下アーム基板パターン５５が形成されて
いるが、当該ＤＢＣ基板５２上の両パターン５４，５５
の間に、制御部２０から導出される低インピーダンスの
ゲートパターン６３が形成されている。このゲートパタ
ーン６３は各スイッチングチップ１１−１〜１１−６毎
にゲート配線として形成され、かつ、上下アームのスイ
ッチングチップ１１−１〜１１−６が相対して内側に配
置され、各スイッチング素子ＳＷ１〜ＳＷ６のゲートか
ら導出されるゲートリード１５が接続されているので、
制御部２０と最も最短の距離でゲート制御ラインが形成
されており、これによってゲート制御ラインに対する浮
遊容量の発生やスイッチング素子のゲートとエミッタ間
に生ずる容量等の発生を抑制でき、高速ゲート制御の安
定性を確保することが可能となる。Further, the upper arm DBC substrate pattern 54 and the lower arm substrate pattern 55 are formed on the ceramic substrate 52 at a predetermined distance as described above. , 55
Between them, a low impedance gate pattern 63 derived from the control unit 20 is formed. The gate pattern 63 is formed as a gate wiring for each of the switching chips 11-1 to 11-6, and the switching chips 11-1 to 11-6 of the upper and lower arms are arranged inside in opposition to each other. Since the gate lead 15 derived from the gates of SW6 is connected,
The gate control line is formed at the shortest distance from the control unit 20, whereby the generation of stray capacitance with respect to the gate control line and the generation of capacitance between the gate and emitter of the switching element can be suppressed. It is possible to ensure stability.
【００２４】前記多並列フィルコンデンサ３０について
は、前述するように各コンデンサの正極端子および負極
端子を例えば４層からなる多層基板６２の正極層および
負極層に配線することにより、低インピーダンス配線と
することができ、またフィルタコンデンサ３０とチップ
実装ＤＢＣ基板パターン５４，５５とが上アームブスバ
６６−１、下アームブスバ６６−２により密接に接続す
ることにより、同様に低インダクタンス配線とすること
が可能であり、よって高速スイッチング動作によって高
速な電流変化に対しても磁束の発生を抑制でき、安定し
た所定の直流電圧を得ることが出来、半導体チップ１０
の安定動作に貢献する。As described above, the multi-parallel fill capacitor 30 has low impedance wiring by wiring the positive terminal and the negative terminal of each capacitor to the positive and negative layers of a multilayer substrate 62 composed of four layers, for example. By connecting the filter capacitor 30 and the chip mounting DBC board patterns 54 and 55 more closely by the upper arm bus bar 66-1 and the lower arm bus bar 66-2, it is possible to similarly provide low inductance wiring. Therefore, the generation of magnetic flux can be suppressed even with a high-speed current change by the high-speed switching operation, and a stable predetermined DC voltage can be obtained.
Contributes to stable operation.
【００２５】さらに、基板実装インバータ装置は、金属
基板５１の一方面部である上面に半導体チップ１０、制
御部２０等を形成したが、半導体チップ１０と反対側面
となる金属基板５１の裏面側には液冷ヒートシンクの伝
熱フィン部７０が当該基板５１と一体となるように取り
付けられている。この金属基板５１への伝熱フィン部７
０の一体化は、金属基板５１にフィン部７０をろう付け
によって封止し、またフィン部７０の取り付け後、ケー
シング７１をろう付けまたはパッキンシールにて封止す
る。７２は液冷ヒートシンクの入水配管、７３は液冷ヒ
ートシンクの排水配管である。Further, in the board-mounted inverter device, the semiconductor chip 10, the control unit 20, and the like are formed on the upper surface, which is one surface of the metal substrate 51. Is mounted such that the heat transfer fin portion 70 of the liquid cooling heat sink is integrated with the substrate 51. The heat transfer fin portion 7 to the metal substrate 51
In the integration of 0, the fin 70 is sealed to the metal substrate 51 by brazing, and after the fin 70 is attached, the casing 71 is sealed by brazing or packing seal. 72 is a water inlet pipe of the liquid-cooled heat sink, and 73 is a drain pipe of the liquid-cooled heat sink.
【００２６】従って、以上のような実施の形態によれ
ば、次のような種々の効果を奏することができる。Therefore, according to the above-described embodiment, the following various effects can be obtained.
【００２７】絶縁皮膜等が施された金属基板上にインバ
ータ構成部品である半導体チップ１０を実装するので、
半導体チップ１０から発生する熱を金属基板５１により
効率よく放熱でき、冷却性能を高めることができる。Since the semiconductor chip 10 as an inverter component is mounted on a metal substrate on which an insulating film or the like has been applied,
The heat generated from the semiconductor chip 10 can be efficiently radiated by the metal substrate 51, and the cooling performance can be improved.
【００２８】また、金属基板５１上にインバータ構成部
品を実装するので、振動の発生する環境下にあっても、
剛性ないし耐振動性に優れたものとなり、基板やインバ
ータ構成部品の破損等を未然に防ぐことができる。Further, since the inverter components are mounted on the metal substrate 51, even in an environment where vibration occurs,
It is excellent in rigidity or vibration resistance, and it is possible to prevent damage to the board and the components of the inverter.
【００２９】また、インバータ構成部品の全部が１枚の
基板上に実装されることから、従来と比較して組立工数
の削減化および組み立て作業を単純化でき、しかも装置
全体をコンパクトに実現できる。Further, since all of the inverter components are mounted on a single board, the number of assembly steps can be reduced and the assembly work can be simplified as compared with the related art, and the entire apparatus can be made compact.
【００３０】さらに、金属基板５１とセラミック系基板
５２との間に厚半田，低熱膨張材等を用いて接合するの
で、金属基板５１とセラミック系基板５２上に実装され
る半導体チップ１０との温度差による熱膨張の影響を抑
制でき、金属基板５１、セラミック系基板５２および半
導体チップ１０を含めて経年劣化を抑えることができ
る。Further, since the metal substrate 51 and the ceramic substrate 52 are joined by using a thick solder, a low thermal expansion material or the like, the temperature of the metal substrate 51 and the temperature of the semiconductor chip 10 mounted on the ceramic substrate 52 are reduced. The influence of thermal expansion due to the difference can be suppressed, and aging deterioration including the metal substrate 51, the ceramic substrate 52, and the semiconductor chip 10 can be suppressed.
【００３１】さらに、金属基板５１が熱伝導性の良い銅
またはアルミニウムで構成した場合、当該金属基板の一
部をセラミック系基板５２と熱膨張係数の近いＭＭＣで
構成すれば、前述同様に金属基板５１とセラミック系基
板５２上に実装される半導体チップ１０との温度差によ
る熱膨張の影響を抑制できる。Further, when the metal substrate 51 is made of copper or aluminum having a good thermal conductivity, if a part of the metal substrate is made of MMC having a thermal expansion coefficient close to that of the ceramic substrate 52, the metal substrate is made as described above. The influence of thermal expansion due to a temperature difference between the semiconductor chip 10 mounted on the ceramic substrate 52 and the semiconductor chip 51 can be suppressed.
【００３２】さらに、上アーム側前記セラミック系基板
５４と下アーム側前記セラミック系基板５５との間に制
御部２０から導出される低インピーダンスのゲートパタ
ーン６３を形成し、内側に配置されるスイッチングチッ
プ１１−１〜１１−６のゲートを接続することにより、
ゲート制御ラインに対する浮遊容量の発生やスイッチン
グ素子のゲートとエミッタ間に生ずる容量等の発生を抑
制でき、高速ゲート制御の安定性を確保できる。Further, a low-impedance gate pattern 63 derived from the control unit 20 is formed between the ceramic substrate 54 on the upper arm side and the ceramic substrate 55 on the lower arm side, and a switching chip disposed inside. By connecting the gates of 11-1 to 11-6,
Generation of stray capacitance with respect to the gate control line, generation of capacitance between the gate and emitter of the switching element, and the like can be suppressed, and stability of high-speed gate control can be ensured.
【００３３】さらに、金属基板５１と多並列フィルタコ
ンデンサ３０との間に絶縁層を挟んで正極層および負極
層を有する多層基板を介在し、各フィルタコンデンサ３
０の正極端子および負極端子を多層基板の正極層および
負極層に接続して低インダクタンスの配線とし、さらに
フィルタコンデンサ３０とセラミック系基板５２上に形
成されるパターンとを低インダクタンスのブスバ６６−
１，６６−２で接続するので、インバータの高速スイッ
チング動作に対してもノイズの発生を未然に回避でき、
ひいてはインバータの安定運用を確保できる。Further, a multilayer substrate having a positive electrode layer and a negative electrode layer is interposed between the metal substrate 51 and the multi-parallel filter capacitor 30 with an insulating layer interposed therebetween.
The positive electrode terminal and the negative electrode terminal are connected to the positive electrode layer and the negative electrode layer of the multilayer substrate to form a low-inductance wiring, and the filter capacitor 30 and the pattern formed on the ceramic substrate 52 are connected to a low-inductance bus bar 66-.
1, 66-2, the occurrence of noise can be avoided beforehand even in the high-speed switching operation of the inverter.
As a result, stable operation of the inverter can be ensured.
【００３４】さらに、専属基板５１の裏側に液冷ヒート
シンクのフィン部をろう付けまたは溶接付けにより一体
化することにより、半導体チップ１０への冷却効果を高
めることができ、電流容量を上げることが可能となり、
よってインバータ構成部品の安定動作に貢献する。Further, by integrating the fin portion of the liquid-cooled heat sink on the back side of the exclusive board 51 by brazing or welding, the cooling effect on the semiconductor chip 10 can be enhanced, and the current capacity can be increased. Becomes
This contributes to the stable operation of the inverter components.
【００３５】（その他の実施の形態） （１） 上記実施の形態では、金属基板５１上に独立し
た１台のインバータ装置の構成部品を実装したが、例え
ば複数台のインバータ装置の構成部品を並列的に実装す
る構成であってもよい。(Other Embodiments) (1) In the above embodiment, the components of one independent inverter device are mounted on the metal substrate 51. For example, the components of a plurality of inverter devices are arranged in parallel. It may be configured to be implemented in a practical manner.
【００３６】（２） 金属基板５１の裏面に水冷ヒート
シンクを取り付けたが、例えば金属基板５１内に冷媒用
中空部を形成し、この中空部に冷媒を循環させることに
より、半導体チップ１０はもとより、制御部２０、フィ
ルタコンデンサ３０をも冷却する構成としてもよい。(2) A water-cooled heat sink is attached to the back surface of the metal substrate 51. For example, a hollow portion for a coolant is formed in the metal substrate 51, and the coolant is circulated through the hollow portion, so that the semiconductor chip 10 as well as the semiconductor chip 10 can be formed. The control unit 20 and the filter capacitor 30 may also be configured to be cooled.
【００３７】（３） また、上記実施の形態では、金属
基板５１の一面だけにインバータ構成部品を実装した
が、基板両面に分けて実装するとか、或いは２台のイン
バータ装置を分けて実装する構成でもよい。(3) In the above embodiment, the inverter components are mounted on only one surface of the metal substrate 51. However, the components may be mounted separately on both surfaces of the substrate, or two inverter devices may be mounted separately. May be.
【００３８】その他、本願発明は、上記実施の形態に限
定されるものでなく、その要旨を逸脱しない範囲で種々
変形して実施できる。また、各実施の形態は可能な限り
組み合わせて実施することが可能であり、その場合には
組み合わせによる効果が得られる。さらに、上記各実施
の形態には種々の上位，下位段階の発明が含まれてお
り、開示された複数の構成要素の適宜な組み合わせによ
り種々の発明が抽出され得る。例えば実施の形態に示さ
れる全構成要件から幾つかの構成要件が省略されうるこ
とで発明が抽出された場合には、その抽出された発明を
実施する場合には省略部分が周知慣用技術で適宜補われ
るものである。In addition, the present invention is not limited to the above embodiment, and can be variously modified and implemented without departing from the gist thereof. Further, the embodiments can be implemented in combination as much as possible, and in that case, the effect of the combination can be obtained. Furthermore, each of the above embodiments includes various upper and lower stage inventions, and various inventions can be extracted by appropriately combining a plurality of disclosed components. For example, when an invention is extracted by being able to omit some of the constituent elements from all the constituent elements described in the embodiment, when implementing the extracted invention, the omitted part may be omitted by a well-known common technique. It is supplemented.
【００３９】[0039]
【発明の効果】以上説明したように本発明によれば、耐
振動性および冷却性能の向上を高めることができ、ま
た、１枚の金属基板にインバータ構成部品全体を実装す
ることにより、インバータ装置をコンパクトに実現でき
る。As described above, according to the present invention, the vibration resistance and the cooling performance can be improved, and the entire inverter component can be mounted on a single metal substrate, thereby improving the inverter device. Can be realized compactly.
【００４０】さらに、本発明は、低インダクタンスの配
線構成とすることにより、ノイズの発生を防止し、イン
バータの動作の安定化を確保できる。Further, according to the present invention, by using a low-inductance wiring structure, generation of noise can be prevented, and the operation of the inverter can be stabilized.
【図１】 本発明に適用するためのインバータ装置の一
構成例を示す図。FIG. 1 is a diagram showing a configuration example of an inverter device applied to the present invention.
【図２】 本発明に係る基板実装インバータ装置の上面
および側面から見た図。FIG. 2 is a plan view of the board-mounted inverter device according to the present invention as viewed from the top and side surfaces.
１…直流電源 １０…半導体チップ ＳＷ１〜ＳＷ６…スイッチング素子 ２０…制御部 ２１…ＤＣ−ＤＣコンバータ（制御部用電源部） ２２…制御部本体 ３０…フィルタコンデンサ ４０…素子保護回路 ＧＤ１〜ＧＤ６…ゲート駆動回路 ５１…金属基板 ５２…セラミック系基板 ５４…上アーム側ＤＢＣ（セラミック系）基板パターン ５５…下アーム側ＤＢＣ基板パターン ６１…制御プリント基板 ６２…多層基板 ６３…ゲートパターン ６６−１，６６−２…ブスバ DESCRIPTION OF SYMBOLS 1 ... DC power supply 10 ... Semiconductor chip SW1-SW6 ... Switching element 20 ... Control part 21 ... DC-DC converter (power supply part for control parts) 22 ... Control part main body 30 ... Filter capacitor 40 ... Element protection circuit GD1-GD6 ... Gate Driving circuit 51 Metal substrate 52 Ceramic substrate 54 Upper DBC (ceramic) substrate pattern 55 Lower DBC substrate pattern 61 Control printed board 62 Multilayer substrate 63 Gate pattern 66-1, 66- 2. Busuba
フロントページの続き Ｆターム(参考） 5E322 AA05 AB02 AB09 EA11 5H007 AA01 AA06 BB06 CA01 CB04 CB05 CC23 DA03 DA06 DB01 DC02 DC05 EA02 GA03 HA03 HA04 HA05 Continued on the front page F term (reference) 5E322 AA05 AB02 AB09 EA11 5H007 AA01 AA06 BB06 CA01 CB04 CB05 CC23 DA03 DA06 DB01 DC02 DC05 EA02 GA03 HA03 HA04 HA05
Claims (9)
ラミック系基板を介してインバータを構成するスイッチ
ング素子およびダイオードよりなる半導体チップの他、
前記スイッチング素子を動作制御する制御部およびフィ
ルタコンデンサを実装し、前記金属基板の他方面部には
当該金属基板と一体となるように液冷ヒートシンクを取
り付けたことを特徴とする基板実装インバータ装置。1. A semiconductor chip comprising a switching element and a diode constituting an inverter on one surface of a metal substrate having good thermal conductivity via a ceramic substrate.
A board-mounted inverter device, wherein a control unit for controlling the operation of the switching element and a filter capacitor are mounted, and a liquid-cooled heat sink is attached to the other surface of the metal substrate so as to be integrated with the metal substrate.
において、 前記金属基板と前記セラミック系基板間は１００ミクロ
ン以上の厚半田，低熱膨張材等を用いて接合することを
特徴とする基板実装インバータ装置。2. The substrate-mounted inverter according to claim 1, wherein the metal substrate and the ceramic substrate are joined by using a solder having a thickness of 100 μm or more, a low thermal expansion material, or the like. apparatus.
において、 前記金属基板が熱伝導性の良い銅またはアルミニウムで
構成した場合、当該金属基板の一部をセラミック系基板
と熱膨張係数の近いＭＭＣで構成したことを特徴とする
基板実装インバータ装置。3. The board-mounted inverter device according to claim 1, wherein when the metal substrate is made of copper or aluminum having good thermal conductivity, a part of the metal substrate has an MMC having a thermal expansion coefficient close to that of the ceramic substrate. A board-mounted inverter device characterized by comprising:
において、 前記半導体チップは、前記スイッチング素子からなるス
イッチングチップとこのスイッチング素子に逆並列接続
される前記ダイオードとを組とし、３相インバータの上
アームを構成する前記スイッチング素子のコレクタ側、
前記３相インバータの下アームを構成する前記スイッチ
ング素子のエミッタ側を、前記セラミック系基板上に形
成される共通パターンに実装することを特徴とする基板
実装インバータ装置。4. The substrate-mounted inverter device according to claim 1, wherein the semiconductor chip is a combination of a switching chip including the switching element and the diode connected in anti-parallel to the switching element. A collector side of the switching element constituting an arm,
A board-mounted inverter device, wherein an emitter side of the switching element forming a lower arm of the three-phase inverter is mounted on a common pattern formed on the ceramic substrate.
において、 前記金属基板上に形成される上アーム側前記セラミック
系基板と下アーム側前記セラミック系基板とが所定の距
離を隔てて配置され、これら上下アームセラミック系両
基板間に前記制御部から導出される低インピーダンスの
ゲートパターンを前記スイッチングチップ毎に形成した
ことを特徴とする基板実装インバータ装置。5. The substrate-mounted inverter device according to claim 1, wherein the upper-arm-side ceramic-based substrate and the lower-arm-side ceramic-based substrate formed on the metal substrate are arranged at a predetermined distance from each other, A substrate-mounted inverter device, wherein a low-impedance gate pattern derived from the control unit is formed between the upper and lower arm ceramic substrates for each of the switching chips.
において、 前記制御部は、少なくとも制御用電源部およびゲート駆
動回路を含み、前記金属基板上に樹脂コーティングによ
って形成された制御プリント基板上に実装したことを特
徴とする基板実装インバータ装置。6. The board-mounted inverter device according to claim 1, wherein the control unit includes at least a control power supply unit and a gate drive circuit, and is mounted on a control printed board formed by resin coating on the metal substrate. A board-mounted inverter device characterized in that:
において、 前記フィルタコンデンサは、複数の小容量コンデンサの
並列回路とし、かつ、前記金属基板上に形成された絶縁
層を挟んで正極層および負極層を有する多層基板を介し
て設けられ、前記並列接続される複数のフィルタコンデ
ンサの正極端子および負極端子を前記多層基板の正極層
および負極層に接続し、低インダクタンスの配線構成と
したことを特徴とするの基板実装インバータ装置。7. The substrate-mounted inverter device according to claim 1, wherein the filter capacitor is a parallel circuit of a plurality of small-capacity capacitors, and a positive electrode layer and a negative electrode sandwiching an insulating layer formed on the metal substrate. A positive electrode terminal and a negative electrode terminal of the plurality of filter capacitors connected in parallel, which are provided via a multilayer substrate having layers, are connected to the positive electrode layer and the negative electrode layer of the multilayer substrate, thereby providing a low-inductance wiring configuration. And the board mounted inverter device.
において、 前記フィルタコンデンサと前記セラミック系基板上に形
成されるパターンとを低インダクタンスの配線部材で接
続したことを特徴とする基板実装インバータ装置。8. The substrate-mounted inverter device according to claim 1, wherein the filter capacitor and a pattern formed on the ceramic substrate are connected by a low-inductance wiring member.
において、 前記液冷ヒートシンクは、その液冷フィン部を前記金属
基板面にろう付け又は溶接付けによって一体化したこと
を特徴とする基板実装インバータ装置。9. The board-mounted inverter according to claim 1, wherein the liquid-cooled heat sink has a liquid-cooled fin portion integrated with the surface of the metal board by brazing or welding. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000097115A JP2001286156A (en) | 2000-03-31 | 2000-03-31 | Board mounted inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000097115A JP2001286156A (en) | 2000-03-31 | 2000-03-31 | Board mounted inverter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001286156A true JP2001286156A (en) | 2001-10-12 |
Family
ID=18611784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000097115A Pending JP2001286156A (en) | 2000-03-31 | 2000-03-31 | Board mounted inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001286156A (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003153554A (en) * | 2001-11-13 | 2003-05-23 | Honda Motor Co Ltd | Inverter device and its manufacturing method |
| JP2005033896A (en) * | 2003-07-10 | 2005-02-03 | Mitsubishi Heavy Ind Ltd | Controller of electric vehicle, and its controlling method |
| JP2005033901A (en) * | 2003-07-10 | 2005-02-03 | Mitsubishi Heavy Ind Ltd | Controller of electric vehicle, and its controlling method |
| US7042198B2 (en) | 2002-02-26 | 2006-05-09 | Keio University | System using a power converter |
| JP2007215366A (en) * | 2006-02-13 | 2007-08-23 | Hitachi Industrial Equipment Systems Co Ltd | Electric power conversion system |
| JP2007295765A (en) * | 2006-04-27 | 2007-11-08 | Hitachi Ltd | Power convertor |
| JP2008057875A (en) * | 2006-08-31 | 2008-03-13 | Mitsubishi Electric Corp | Refrigerating cycle device |
| JPWO2008001413A1 (en) * | 2006-06-23 | 2009-11-19 | 三菱電機株式会社 | Power converter |
| CN102169858A (en) * | 2010-01-29 | 2011-08-31 | 株式会社日立制作所 | Semiconductor power module, converter and method of manufacturing a cooling jacket |
| JP2018074485A (en) * | 2016-11-01 | 2018-05-10 | Ckd株式会社 | Low-pass filter |
| DE102018132663A1 (en) | 2017-12-22 | 2019-06-27 | Panasonic Intellectual Property Management Co., Ltd. | Switching Power Supply |
| US10652997B2 (en) | 2018-02-23 | 2020-05-12 | Panasonic Intellectual Property Management Co., Ltd. | Switching power supply device |
| CN112019179A (en) * | 2020-09-07 | 2020-12-01 | 南京宁普防雷技术有限公司 | Network signal electromagnetic pulse protection mechanism |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02290098A (en) * | 1989-02-10 | 1990-11-29 | Fuji Electric Co Ltd | Cooling device for inverter apparatus |
| JPH06291433A (en) * | 1993-03-31 | 1994-10-18 | Sanyo Electric Co Ltd | Hybrid integrated circuit |
| JPH07245951A (en) * | 1994-03-07 | 1995-09-19 | Toshiba Corp | Semiconductor stack |
| JPH09215344A (en) * | 1996-02-09 | 1997-08-15 | Denso Corp | Power control apparatus |
| JPH09307040A (en) * | 1996-05-15 | 1997-11-28 | Hitachi Ltd | Semiconductor device, inverter, and manufacture of semiconductor device |
| JPH1189248A (en) * | 1997-09-02 | 1999-03-30 | Denso Corp | Power control equipment |
| JPH1198815A (en) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | Power converter, and multilayer conductor and electric component connector |
| JP2000092858A (en) * | 1998-09-17 | 2000-03-31 | Hitachi Ltd | Power converting apparatus |
-
2000
- 2000-03-31 JP JP2000097115A patent/JP2001286156A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02290098A (en) * | 1989-02-10 | 1990-11-29 | Fuji Electric Co Ltd | Cooling device for inverter apparatus |
| JPH06291433A (en) * | 1993-03-31 | 1994-10-18 | Sanyo Electric Co Ltd | Hybrid integrated circuit |
| JPH07245951A (en) * | 1994-03-07 | 1995-09-19 | Toshiba Corp | Semiconductor stack |
| JPH09215344A (en) * | 1996-02-09 | 1997-08-15 | Denso Corp | Power control apparatus |
| JPH09307040A (en) * | 1996-05-15 | 1997-11-28 | Hitachi Ltd | Semiconductor device, inverter, and manufacture of semiconductor device |
| JPH1189248A (en) * | 1997-09-02 | 1999-03-30 | Denso Corp | Power control equipment |
| JPH1198815A (en) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | Power converter, and multilayer conductor and electric component connector |
| JP2000092858A (en) * | 1998-09-17 | 2000-03-31 | Hitachi Ltd | Power converting apparatus |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003153554A (en) * | 2001-11-13 | 2003-05-23 | Honda Motor Co Ltd | Inverter device and its manufacturing method |
| US6906935B2 (en) | 2001-11-13 | 2005-06-14 | Kabushiki Kaisha Toshiba | Inverter apparatus and method of manufacturing the same |
| US7042198B2 (en) | 2002-02-26 | 2006-05-09 | Keio University | System using a power converter |
| JP2005033896A (en) * | 2003-07-10 | 2005-02-03 | Mitsubishi Heavy Ind Ltd | Controller of electric vehicle, and its controlling method |
| JP2005033901A (en) * | 2003-07-10 | 2005-02-03 | Mitsubishi Heavy Ind Ltd | Controller of electric vehicle, and its controlling method |
| JP2007215366A (en) * | 2006-02-13 | 2007-08-23 | Hitachi Industrial Equipment Systems Co Ltd | Electric power conversion system |
| JP2007295765A (en) * | 2006-04-27 | 2007-11-08 | Hitachi Ltd | Power convertor |
| JPWO2008001413A1 (en) * | 2006-06-23 | 2009-11-19 | 三菱電機株式会社 | Power converter |
| JP2008057875A (en) * | 2006-08-31 | 2008-03-13 | Mitsubishi Electric Corp | Refrigerating cycle device |
| CN102169858A (en) * | 2010-01-29 | 2011-08-31 | 株式会社日立制作所 | Semiconductor power module, converter and method of manufacturing a cooling jacket |
| US8564953B2 (en) | 2010-01-29 | 2013-10-22 | Hitachi, Ltd. | Semiconductor power module, inverter/converter including the same, and method of manufacturing a cooling jacket for semiconductor power module |
| DE102011003307B4 (en) | 2010-01-29 | 2022-11-24 | Hitachi Power Semiconductor Device, Ltd. | Inverter or converter with a semiconductor power module |
| JP2018074485A (en) * | 2016-11-01 | 2018-05-10 | Ckd株式会社 | Low-pass filter |
| DE102018132663A1 (en) | 2017-12-22 | 2019-06-27 | Panasonic Intellectual Property Management Co., Ltd. | Switching Power Supply |
| US10411609B2 (en) | 2017-12-22 | 2019-09-10 | Panasonic Intellectual Property Management Co., Ltd. | Substrate mounted inverter device |
| US10652997B2 (en) | 2018-02-23 | 2020-05-12 | Panasonic Intellectual Property Management Co., Ltd. | Switching power supply device |
| CN112019179A (en) * | 2020-09-07 | 2020-12-01 | 南京宁普防雷技术有限公司 | Network signal electromagnetic pulse protection mechanism |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11532538B2 (en) | Component structure, power module and power module assembly structure | |
| JP3501685B2 (en) | Power converter | |
| JP3484122B2 (en) | Power converter | |
| US10354937B2 (en) | Three-dimensional packaging structure and packaging method of power devices | |
| JP3460973B2 (en) | Power converter | |
| JP5169353B2 (en) | Power module | |
| JP5789264B2 (en) | Circuit equipment | |
| JP2000091499A (en) | Power semiconductor module and motor drive system employing the same | |
| JPH0855956A (en) | Drive circuit device module | |
| JP6591556B2 (en) | Power converter | |
| JP5285348B2 (en) | Circuit equipment | |
| JP2001286156A (en) | Board mounted inverter | |
| WO2012039115A1 (en) | Circuit device | |
| JP3643525B2 (en) | Inverter device | |
| CN116325135A (en) | Semiconductor package, semiconductor device, and power conversion device | |
| JP2023544138A (en) | Power module with elevated power plane with integrated signal board and its mounting process | |
| JP5017970B2 (en) | Power converter | |
| JPH1118429A (en) | Control module | |
| US6295201B1 (en) | Bus bar having embedded switching device | |
| US20200211954A1 (en) | Semiconductor module | |
| JP2001077260A (en) | Semiconductor device and inverter device | |
| JP2015053410A (en) | Semiconductor module | |
| CN115173729A (en) | Intelligent power module | |
| JP6721066B2 (en) | Power converter | |
| JP2902993B2 (en) | Hybrid integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |