JP2902204B2 - 信号処理装置 - Google Patents

信号処理装置

Info

Publication number
JP2902204B2
JP2902204B2 JP4066115A JP6611592A JP2902204B2 JP 2902204 B2 JP2902204 B2 JP 2902204B2 JP 4066115 A JP4066115 A JP 4066115A JP 6611592 A JP6611592 A JP 6611592A JP 2902204 B2 JP2902204 B2 JP 2902204B2
Authority
JP
Japan
Prior art keywords
packet
data
signal
storage unit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4066115A
Other languages
English (en)
Other versions
JPH05265880A (ja
Inventor
幸信 西村
翔一 鷲野
憲司 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4066115A priority Critical patent/JP2902204B2/ja
Priority to US08/035,694 priority patent/US5381553A/en
Publication of JPH05265880A publication Critical patent/JPH05265880A/ja
Application granted granted Critical
Publication of JP2902204B2 publication Critical patent/JP2902204B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/2406—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using essentially read only memories
    • F02D41/2425—Particular ways of programming the data
    • F02D41/2487—Methods for rewriting
    • F02D41/249—Methods for preventing the loss of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
    • B60R16/0315—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for using multiplexing techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Control By Computers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、デジタル入力及びア
ナログ入力に基づき学習制御等の精密制御を行い、パル
ス幅やデューティ等の出力データをリアルタイムに高速
演算することが要求されるエンジン又はモータ等を制御
するための信号処理装置に関し、特に精密制御性を損な
うことなく充分な高速演算を実現した信号処理装置に関
するものである。
【０００２】
【従来の技術】従来より、例えばエンジン制御において
は、制御精度及び制御性能を改善するために、燃料制
御、ＩＳＣ(アイドル速度制御)、点火制御、パージ（ガ
ソリン帰還）制御及びＥＧＲ(排気ガス循環)制御等の種
々のパラメータに対して、学習制御を用いた精密な制御
が要求されている。特に、多気筒エンジンの高速回転時
においてリアルタイムに制御データを得るためには、極
めて高速な演算処理が要求される。
【０００３】図４はエンジン制御用の従来の信号処理装
置を示すブロック図である。図において、ＡＦは熱式空
気流量センサ(ＡＦＳ)から得られるアナログ信号からな
る空気流量、Ｎeは回転センサからクランク角180°毎に
パルス信号として得られるデジタル信号からなるエンジ
ンの回転信号である。
【０００４】ここでは、代表的に空気流量ＡＦ及び回転
信号Ｎｅのみを示したが、アナログの入力信号として
は、他に図示しない水温信号や吸気温信号等があり、デ
ジタルの入力信号としては、アイドルスイッチやスター
タスイッチからのオンオフ信号等がある。
【０００５】１はバッテリ、２はバッテリ１に接続され
たキースイッチ、３は空気流量ＡＦ及び回転信号Ｎｅが
入力されると共にバッテリ１及びキースイッチ２が接続
された信号処理装置、４は信号処理装置３から得られる
パルス幅信号Ｐによって駆動されるインジェクタ、５は
信号処理装置３から得られる調整量Ａによって駆動され
るＩＳＣＶ(アイドル速度制御バルブ)である。ここで
は、代表的にインジェクタ４及びＩＳＣＶ５のみを示し
たが、制御対象は所要の複数チャネル分だけ存在する。
【０００６】次に、信号処理装置３を構成している各要
素31〜37について説明する。31は各入力信号を取り込む
入力Ｉ／Ｆであり、空気流量ＡＦ等のアナログ信号を取
り込むためのアナログＩ／Ｆ31ａと、回転信号Ｎｅ等の
デジタル信号を取り込むためのデジタルＩ／Ｆ31ｂとを
備えている。
【０００７】32は入力Ｉ／Ｆ31を介して各入力信号を取
り込むＣＰＵであり、アナログ信号をデジタル変換する
ＡＤ変換器32ａを備えている。33はＣＰＵ32の演算処理
により得られたデータを出力するための出力Ｉ／Ｆであ
り、例えば、パルス幅信号Ｐを出力するインジェクタド
ライバ33ａと、調整量Ａを出力するＩＳＣＶドライバ33
ｂとを備えている。
【０００８】34はバッテリ１に直接接続された３〜５Ｖ
出力の定電圧電源、35はキースイッチ２を介してバッテ
リ１に接続された５Ｖ出力の定電圧電源、36は定電圧電
源35の出力端子から定電圧電源34の出力端子に向けて挿
入されたダイオードである。定電圧電源34は比較的小規
模の回路構成からなりＣＰＵ32のみに給電している。一
方、定電圧電源35は、入力Ｉ／Ｆ31及び出力Ｉ／Ｆ33に
給電すると共に、キースイッチ２がオン状態のときに
は、ダイオード36を介してＣＰＵにも給電している。
【０００９】Ｂはキースイッチ２を介したバッテリ１の
電源ラインであり、入力Ｉ／Ｆ31及び出力Ｉ／Ｆ33に接
続されると共に、インジェクタ４及びＩＳＣＶ５にも接
続されている。37は電源ラインＢの電圧低下を検知する
停電検知部であり、停電検知信号ＤはＣＰＵ32に入力さ
れる。
【００１０】次に、図４に示した従来の信号処理装置の
動作について説明する。エンジン運転状態を示す空気流
量ＡＦ及び回転信号Ｎｅ等の入力信号は、信号処理装置
３内の入力Ｉ／Ｆ31において、空気流量ＡＦ等のアナロ
グ信号はアナログＩ／Ｆ31ａで処理され、回転信号Ｎｅ
等のデジタル信号はデジタルＩ／Ｆ31ｂで処理され、そ
れぞれ所定の電圧信号に変換されてＣＰＵ32に入力され
る。電圧信号に変換された入力データのうち、アナログ
Ｉ／Ｆ31ａからのデータはＡＤ変換器32ａを介してＣＰ
Ｕ32に取り込まれ、デジタルＩ／Ｆ31ｂからのデータは
直接ＣＰＵ32に取り込まれる。
【００１１】即ち、ＣＰＵ32内のＡＤ変換器32ａは、ア
ナログＩ／Ｆ31ａを介したアナログ信号を所定のサンプ
リング時間でデジタル変換する。ここでは１チャネルの
みを図示するが、実際にはマルチプレクサにより複数チ
ャネルのＡＤ変換を行うことになる。一般に、空気流量
ＡＦについては１ｍ秒毎、その他のアナログ信号につい
ては５ｍ秒毎にサンプリング処理される。
【００１２】ＣＰＵ32の演算処理により得られる出力デ
ータのうち、一方は、回転信号Ｎｅに同期したパルス幅
信号Ｐに変換され、出力Ｉ／Ｆ33内のインジェクタドラ
イバ33ａを介してインジェクタ４を駆動し、エンジンの
供給燃料量を制御する。又、他方は、アイドル時のエン
ジン回転数を所定値とするための調整量Ａに変換され、
ＩＳＣＶドライバ33ｂを介してＩＳＣＶ５を駆動し、エ
ンジンの供給空気量を制御する。その他の燃料制御やＩ
ＳＣについては、公知例が多いので、ここでは説明しな
い。
【００１３】定電圧電源34は、キースイッチ２がオンの
ときに作動し、信号処理装置３内の入力Ｉ／Ｆ31、ＣＰ
Ｕ32及び出力Ｉ／Ｆ33に対する給電を行う。一方、定電
圧電源34と比べて小規模の定電圧電源34は、キースイッ
チ２のオンオフ状態にかかわらず作動し、キースイッチ
２がオフ状態のときには、ＣＰＵ32内のメモリを保持す
るための小電力をＣＰＵ32に供給する。
【００１４】停電検知部37は、キースイッチ２のオフに
より電源ラインＢの電圧が所定値以下になると、停電検
知信号Ｄを生成してＣＰＵ32に入力する。これにより、
ＣＰＵ32はスタンバイ状態となり、消費電力を抑制する
と共に、メモリ内容の保持を行う。ＣＰＵ32内のメモリ
の効用としては、燃料噴射制御における酸素センサフィ
ードバック制御による学習値や、ＩＳＣにおける回転数
フィードバック制御による学習値等を保持することがあ
る。又、ＣＰＵ32は、高精度の制御を実現するために、
エンジンの特定運転状態で各学習値を徐々に更新する制
御を行っている。
【００１５】
【発明が解決しようとする課題】従来の信号処理装置は
以上のように、ノイマン形の１個のＣＰＵ32を用いて、
リアルタイム性が要求される種々の処理を行っているの
で、制御性能がＣＰＵ32の能力に依存して制限され、処
理速度の点で十分に満足することができないという問題
点があった。
【００１６】この発明は上記のような問題点を解決する
ためになされたもので、学習制御及びデータ保持等の精
密制御性を確保しつつ、大幅な処理速度の向上を実現し
た信号処理装置を得ることを目的とする。又、加工中又
は加工後のパケットデータの内容をモニタ又は変更可能
にした信号処理装置を得ることを目的とする。
【００１７】
【課題を解決するための手段】この発明の請求項１に係
る信号処理装置は、アナログ信号をデジタル信号に変換
するＡＤ変換器と、デジタル信号に基づいてパケットを
生成するパケットＩ／Ｆと、ＡＤ変換器のタイミングを
制御すると共にパケットに基づいて出力データを生成す
るタイミングポート制御部と、電源電圧の低下を検知し
て停電検知信号を生成する停電検知部と、データ記憶部
及びデータフローループを含みパケット内のタグに基づ
いてパケットを加工するＤＦＰとを備え、ＤＦＰが、停
電検知信号に応答してパワーセーブし且つデータ記憶部
の内容を保持する機能と、パケットＩ／Ｆに対してデー
タ記憶部の内容を信号源として引き出すための入出力端
子とを含み、初期化ルーチンに基づいて、データ記憶部
に予め設定された値を入出力端子を介してパケットＩ／
Ｆに送出し、パケットＩ／Ｆは、データ記憶部からの値
をラッチすることにより、入力データとこの入力データ
の種類との対応をとるものである。
【００１８】又、この発明の請求項２に係る信号処理装
置は、パケットがデータと行先ノード番号を有するタグ
とを含み、ＤＦＰが、データフローループ内に挿入され
てパケットの合流及び分岐を行う複数の合流分岐チップ
と、タグに基づいて次の行先ノード番号、演算コード及
びハードウェアに対応する選択コードを読出して新たな
タグとして付け換える機能を有するプログラム記憶部
と、プログラム記憶部から送出されたパケットに基づい
て演算コード及び２項オペランドを含むパケットに変換
する発火処理部と、発火処理部からプログラム記憶部へ
の帰還ループに挿入されてパケットをキューするための
キューバッファと、発火処理部から送出されたパケット
内の次の行先ノード番号及び２項オペランドの情報に基
づいて、パケットが発火を示さない場合にはパケットを
帰還ループを介してプログラム記憶部に帰還し、パケッ
トが発火を示す場合には演算処理を実行すると共に、パ
ケットをデータ記憶部に記憶させるか又はパケットＩ／
Ｆに送出する演算処理部とを含むものである。
【００１９】
【００２０】
【作用】この発明の請求項１及び請求項２においては、
ノイマン形のＣＰＵと比べて顕著な高速演算性を有する
と共に停電検知信号に応答したパワーセーブ及びメモリ
保持機能を有するＤＦＰを用い、停電検知時でも高精度
制御に必要な貴重な学習データを保持して次回のバッテ
リ投入時に利用可能にする。又、ＤＦＰとパケットＩ／
Ｆ及びタイミングポート制御部とが協動して、制御精度
を損なうことなく高速性を向上させる。又、高速演算性
を有するＤＦＰを用いて、精度を損なわずに高速性を向
上させると共に、入出力端子を介してデータ記憶部の内
容を参照し、データ内容のモニタ及び変更を可能にす
る。
【００２１】
【００２２】
【実施例】
実施例１．以下、この発明の実施例１を図について説明
する。図１はこの発明の実施例１を示すブロック図であ
り、１〜５、31、32ａ及び33〜37は前述と同様のもので
ある。信号処理装置3Aは、図４内のＣＰＵ32に代えて、
パケットＢを生成する制御部39と、パケットＢに基づく
加工後のパケットＢ′を制御部39に再入力するＤＦＰ
(データ・フロー・プロセッサ)40とを備えている。
【００２３】制御部39は、アナログ信号をデジタル変換
するＡＤ変換器32ａと、デジタル信号を周期データ等に
変換すると共にＡＤ変換器32ａを制御するタイミングポ
ート制御部39ａと、ＡＤ変換器32ａ、デジタルＩ／Ｆ31
ｂ及びタイミングポート制御部39ａからの各入力データ
に基づいてパケットＢを生成するパケットＩ／Ｆ39ｂと
を備えている。
【００２４】パケットＩ／Ｆ39ｂは、生成されたパケッ
トＢをＤＦＰ40に入力すると共に、ＤＦＰ40で加工され
たパケットＢ′をタイミングポート制御部39ａに入力す
る。タイミングポート制御部39ａは、パケットＩ／Ｆ39
ｂから入力された加工後のパケットＢ′に基づいて出力
データを生成し、出力Ｉ／Ｆ33を介してインジェクタ４
及びＩＳＣＶ５に出力する。
【００２５】図２はパケットＢ及びＢ′の割り付け例を
示す説明図である。パケットＢ及びＢ′は例えば32ビッ
トからなり、ビット０〜15内のｄａｔａはデータ、ビッ
ト16〜20内のｎｏｄｅ＃は行先ノードのノード番号、ビ
ット21〜25内のｏｐｃはオペレーション(演算)コード、
ビット26〜28内のｃｏｌ／ｇｅｎはカラー／世代、ビッ
ト30及び31内のｓｅｌは選択コードである。図２に示す
パケットＢ及びＢ′の割り付けフォーマットは変更され
ないが、データｄａｔａ以外の行先ノード番号ｎｏｄｅ
＃等はタグを構成しており、ＤＦＰ40内の演算加工等に
より付け換えられる。
【００２６】次に、図２を参照しながら、図１に示した
この発明の実施例１の動作について説明する。まず、制
御部39内のＡＤ変換器32ａは、タイミングポート制御部
39ａの制御下による所定のサンプリング時間で、アナロ
グＩ／Ｆ31ａを介したアナログ信号をデジタル変換す
る。前述のように、ここでは１チャネルのみを図示する
が、実際には、マルチプレクサにより複数チャネルのＡ
Ｄ変換を行い、それぞれのサンプリング処理を行うこと
になる。
【００２７】パケットＩ／Ｆ39ｂは、ＡＦ変換されたア
ナログ信号に基づき、図２のように予め割り付けされた
ノード番号をまとめてパケットＢを生成し、ＤＦＰ30に
送出する。又、デジタルＩ／Ｆ31ｂからのオンオフデー
タを、各１入力を１ビットに割り付けてパケットＢとし
て生成する。
【００２８】更に、タイミングポート制御部39ａは、デ
ジタルＩ／Ｆ31ｂからのタイミングデータである回転信
号Ｎｅ等のパルス列信号を、タイミングポート制御部39
ａに内蔵されたカウンタタイマにより周期計測し、周期
データとしてパケットＩ／Ｆ39ｂに入力する。これによ
り、パケットＩ／Ｆ39ｂは、周期データをパケットＢと
して生成し、同様にＤＦＰ40に入力する。このとき、学
習制御に必要な世代データｇｅｎを付加する。
【００２９】次に、ＤＦＰ40内で演算処理されたデータ
として、例えば燃料噴射のパルス幅信号Ｐに相当するデ
ータが、パケットＩ／Ｆ39ｂ内で選出され、加工後のパ
ケットＢ′としてタイミングポート制御部39ａに送出さ
れる。タイミングポート制御部39は、パケットＢ′に基
づくデータをタイミング制御用の出力データとし、出力
Ｉ／Ｆ33を介してインジェクタ４及びＩＳＣＶ５に送出
する。尚、ＡＤ変換器32ａ及びタイミングポート制御部
39ａを合わせた機能を有するものとして、ＵＰＰ(ユニ
バーサル・パルス・プロセッサ)が知られている。
【００３０】ここで、パケットＩ／Ｆ39ｂにおいて種々
の入力データからパケットを生成するときのノードの割
り付け動作について説明する。まず、キースイッチ２を
オンしてバッテリ１が投入されると、制御部39によりＤ
ＦＰ40に対する初期化ルーチン処理が行われ、ＤＦＰ40
内のデータ記憶部に予め設定された値がパケットＩ／Ｆ
39ｂに送出される。パケットＩ／Ｆ39ｂは、この値をラ
ッチすることにより、入力データと入力データの種類と
を対応づけてパケットを生成する。
【００３１】信号処理装置3A内の制御部39は、電源投入
の初期においては、データ記憶部に予め設定されたデー
タを用いて初期化ルーチンで制御され、又、定電圧電源
34から給電継続中にキースイッチ２のオンにより起動さ
れたときには、初期化データの一部が保持されているデ
ータ記憶部のＲＡＭ内容に基づき制御される。
【００３２】図３はＤＦＰ40の構成を示すブロック図で
あり、例えば、嶋他による「データ駆動形プロセッサ向
き開発支援環境の一提案」（情報学会：並列処理シンポ
ジウムＪＳＰＰ'89の第281頁〜第288頁)に記載されたＤ
ＦＰ(既に開発されている)に対して、停電時のデータ保
持機能を付加したものである。
【００３３】図３において、40ａはパケットＩ／Ｆ39ｂ
から生成されたパケットＢを取り込む入力端子、40ｂは
加工後のパケットＢ′をパケットＩ／Ｆ39ｂに送出する
出力端子、40ｃは停電検知部37からの停電検知信号Ｄを
取り込む入力端子、40ｄはデータ記憶部(後述するデー
タストア)の内容を外部(パケットＩ／Ｆ39ｂ)からモニ
タ又は変更するために信号源として引き出す入出力端子
である。
【００３４】41ａ及び41ｂはパケットＢからＢ′に加工
するループ内に挿入された複数の合流分岐チップ(Ｊ＆
Ｂ)であり、41ａは分岐機能として使用されるＪ＆Ｂ、4
1ｂは合流機能として使用されるＪ＆Ｂである。
【００３５】42は内部に32段のキュー(待ち行列)を有す
るキューバッファ(ＱＢ)であり、図３の下側ループ内の
１つのＪ＆Ｂ41ａから上側ループ内の１つのＪ＆Ｂ41ｂ
への帰還ループ内に挿入されている。
【００３６】43は入力されたパケットＢに関する演算
(発火)処理等のプログラムが格納されたキャッシュプロ
グラムストア(ＣＰＳ)であり、上側ループ出口側のＪ＆
Ｂ41ｂと下側ループ入口側のＪ＆Ｂ41ａとの間に挿入さ
れている。44はＣＰＳ43の出力側に挿入された発火処理
部(ＦＣ)であり、演算コード及び２項オペランドを含む
信号を出力する。45はＣＰＳ43の外部に拡張されたプロ
グラムストア(ＥＰＳ)であり、必要に応じて参照できる
ようにＦＣ44の出口とＣＰＳ43の入口との間に挿入され
ている。
【００３７】46はＦＣ44から出力されるパケットに含ま
れる演算コード及び２項オペランドに従って発火を示す
場合には演算実行処理を行う演算処理部(ＦＰ)であり、
ＦＣ44と下側ループ入口のＪ＆Ｂ41ａとの間に挿入され
ている。47は外部に設置されたカラー及びスタック管理
部(ＥＣＳ)、48はＥＣＳ47に直列接続されて外部に拡張
されたＲＯＭ及びＲＡＭを含むデータストア(ＥＤＳ)で
あり、これらは図面下側ループのＪ＆Ｂ41ａから上側ル
ープのＪ＆Ｂ41ｂを介してＣＰＳ43への別の帰還ループ
に挿入されている。49は入力端子40ｃから取り込まれた
停電検知信号Ｄに応答するクロック制御回路(ＣＬＫ)、
50はＣＬＫ49により駆動制御される発振器である。
【００３８】以下、図２及び図３を参照しながら、ＤＦ
Ｐ40の動作について説明する。図２のフォーマットから
なるパケットＢは、入力端子40ａからＤＦＰ40に取り込
まれ、３つのＪ＆Ｂ41ａ及び41ｂを経由してＣＰＳ43に
入力される。ＣＰＳ43は、ＥＰＳ45と協動しており、Ｆ
Ｃ44を通過したパケットＢの次の行先ノードをトリガと
して、次に必要となるプログラムをＥＰＳ45から取り出
し、ＣＰＳ43内に格納する。
【００３９】ＣＰＳ43は、パケットＢ内の行先ノード番
号から、次の行先ノード番号、演算コード、ハードウェ
アに対応する選択コード等を読出し、新たなタグとして
付け換える機能を有する。従って、ＣＰＳ43は、パケッ
トＢのデータがプログラムに従う所要の状態になるま
で、ＱＢ42を含む帰還ループを介してパケットＢを循環
させ、データがそろった時点で、ＦＣ44において発火を
示すパケットとし、ＦＰ46において演算処理を実行させ
る。
【００４０】ＦＣ44は、単項演算の場合にはそのまま、
２項演算の場合にはオペランド対即ち第１項及び第２項
を形成した後、演算すべきパケットの場合には、発火を
示すパケットとしてＦＰ46に出力する。ＥＰ46は、演算
パケット内のオペレーション(命令)コード(ＯＰＣ)に従
って演算処理を行い、次のＪ＆Ｂ41ａの分岐機能によっ
て出力端子40ｂ側へ出力されるパケットか否かを判定す
る。
【００４１】もし、出力されないパケットであれば、次
のＪ＆Ｂ41ａからＱＢ42及びＪ＆Ｂ41ｂを介して再びＣ
ＰＳ43に戻るか、又は、ＥＣＳ47及びＥＤＳ48を介して
記憶された後、ＣＰＳ43に戻り、同様の処理を繰り返
す。又、出力されるパケットであれば、Ｊ＆Ｂ41ｂから
出力端子40ｂを介してパケットＩ／Ｆ39ｂに送出され
る。更に、ＥＤＳ48の内容は、入出力端子40ｄを介して
外部に引き出され、必要に応じてモニタ又は変更され
る。
【００４２】一方、キースイッチ２がオフされて停電検
知信号Ｄが生成されると、ＣＬＫ49は、停電検知信号Ｄ
に応答して発振器50の発振を停止させ、ＤＦＰ40の内部
クロックを停止させてパワーダウンさせると共に、定電
圧電源34からの給電により、ＥＤＳ(データストア)48内
のＲＡＭの書込を禁止して内容を保持する。
【００４３】このように、パケットＩ／Ｆ39ｂから生成
されたパケットＢを、ＤＦＰ40内のＣＰＳ43のプログラ
ムに従って演算加工し、タイミングポート制御部39ａに
より加工後のパケットＢ′に基づく出力データを生成す
ることができる。又、入出力端子40ｄを介して、ＤＦＰ
40内のＥＤＳ48の内容をモニタ又は変更したりすること
ができる。更に、停電検知信号Ｄに応答して、ＤＦＰ40
の低消費電力化及びＥＤＳ48のデータ保持を実現するこ
とができる。従って、ＣＰＵ32のみに依存する従来例と
比べて、精密制御性を損なうことなく、極めて高速なデ
ータ演算処理が可能となる。
【００４４】
【発明の効果】以上のようにこの発明の請求項１及び請
求項２によれば、アナログ信号をデジタル信号に変換す
るＡＤ変換器と、デジタル信号に基づいてパケットを生
成するパケットＩ／Ｆと、ＡＤ変換器のタイミングを制
御すると共にパケットに基づいて出力データを生成する
タイミングポート制御部と、電源電圧の低下を検知して
停電検知信号を生成する停電検知部と、データ記憶部及
びデータフローループを含みパケット内のタグに基づい
てパケットを加工するＤＦＰとを備え、ＤＦＰが停電検
知信号に応答してパワーセーブし且つデータ記憶部の内
容を保持するようにしたので、学習制御及びデータ保持
等の精密制御性を確保しつつ、大幅な処理速度の向上を
実現した信号処理装置が得られる効果がある。又、ＤＦ
Ｐが、パケットＩ／Ｆに対してデータ記憶部の内容を信
号源として引き出すための入出力端子を含み、初期化ル
ーチンに基づいて、データ記憶部に予め設定された値を
入出力端子を介してパケットＩ／Ｆに送出し、パケット
Ｉ／Ｆが、データ記憶部からの値をラッチすることによ
り入力データ及び入力データの種類の対応をとるように
したので、精度を損なわずに高速性を向上させると共
に、入出力端子を介してデータ記憶部の内容を参照し、
データ内容のモニタ及び変更を可能にした信号処理装置
が得られる効果がある。
【００４５】
【図面の簡単な説明】
【図１】この発明の実施例１を示すブロック図である。
【図２】この発明において用いられるパケットのフォー
マットを示す説明図である。
【図３】図１内のＤＦＰの構成を示すブロック図であ
る。
【図４】従来の信号処理装置を示すブロック図である。
【符号の説明】
１ バッテリ ３Ａ 信号処理装置 ３２ａ ＡＤ変換器 ３７ 停電検知部 ３９ａ タイミングポート制御部 ３９ｂ パケットＩ／Ｆ ４０ ＤＦＰ(データフロープロセッサ) ４０ｄ 入出力端子 ４１ａ、４１ｂ Ｊ＆Ｂ(合流分岐チップ) ４２ ＱＢ(キューバッファ) ４３ ＣＰＳ(プログラム記憶部) ４４ ＦＣ(発火処理部) ４６ ＦＰ(演算処理部) ４８ ＥＤＳ(データ記憶部) ＡＦ 空気流量(アナログ信号) Ｎｅ 回転信号(デジタル信号) Ｐ パルス幅信号(出力データ) Ａ 調整量(出力データ) Ｂ パケット Ｂ′ 加工後のパケット Ｄ 停電検知信号 ｄａｔａ データ ｎｏｔｅ＃ 行先ノード番号 ｏｐｃ 演算コード ｓｅｌ 選択コード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−226883（ＪＰ，Ａ) 特開 平２−310788（ＪＰ，Ａ) 特開 昭62−6315（ＪＰ，Ａ) 特開 平２−278412（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 15/82 G06F 12/16 340 G06F 1/30

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 デジタル信号及びアナログ信号の入力デ
    ータに基づき種々の出力データをリアルタイムに演算す
    る信号処理装置において、 前記アナログ信号をデジタル信号に変換するＡＤ変換器
    と、 前記デジタル信号に基づいてパケットを生成するパケッ
    トＩ／Ｆと、 前記ＡＤ変換器のタイミングを制御すると共に前記パケ
    ットに基づいて前記出力データを生成するタイミングポ
    ート制御部と、 電源電圧の低下を検知して停電検知信号を生成する停電
    検知部と、 データ記憶部及びデータフローループを含み前記パケッ
    ト内のタグに基づいて前記パケットを加工するＤＦＰ
    と、 を備え、 前記ＤＦＰは、 前記停電検知信号に応答してパワーセーブし且つ前記デ
    ータ記憶部の内容を保持する機能と、 前記パケットＩ／Ｆに対して前記データ記憶部の内容を
    信号源として引き出すための入出力端子とを含み、 初期化ルーチンに基づいて、前記データ記憶部に予め設
    定された値を前記入出力端子を介して前記パケットＩ／
    Ｆに送出し、 前記パケットＩ／Ｆは、前記データ記憶部からの値をラ
    ッチすることにより、前記入力データとこの入力データ
    の種類との対応をとる ことを特徴とする信号処理装置。
  2. 【請求項２】 前記パケットは、データと、行先ノード
    番号を有するタグとを含み、 前記ＤＦＰは、 前記データフローループ内に挿入されて前記パケットの
    合流及び分岐を行う複数の合流分岐チップと、 前記タグに基づいて次の行先ノード番号、演算コード及
    びハードウェアに対応する選択コードを読出して新たな
    タグとして付け換える機能を有するプログラム記憶部
    と、 前記プログラム記憶部から送出されたパケットに基づい
    て演算コード及び２項オペランドを含むパケットに変換
    する発火処理部と、 前記発火処理部から前記プログラム記憶部への帰還ルー
    プに挿入されて前記パケットをキューするためのキュー
    バッファと、 前記発火処理部から送出されたパケット内の次の行先ノ
    ード番号及び２項オペランドの情報に基づいて、前記パ
    ケットが発火を示さない場合には前記パケットを前記帰
    還ループを介して前記プログラム記憶部に帰還し、前記
    パケットが発火を示す場合には演算処理を実行すると共
    に、前記パケットを前記データ記憶部に記憶させるか又
    は前記パケットＩ／Ｆに送出する演算処理部と、 を含むことを特徴とする請求項１の信号処理装置。
JP4066115A 1992-03-24 1992-03-24 信号処理装置 Expired - Fee Related JP2902204B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4066115A JP2902204B2 (ja) 1992-03-24 1992-03-24 信号処理装置
US08/035,694 US5381553A (en) 1992-03-24 1993-03-23 Signal processing apparatus for performing high speed arithmetic operations and having a power consumption reduction feature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4066115A JP2902204B2 (ja) 1992-03-24 1992-03-24 信号処理装置

Publications (2)

Publication Number Publication Date
JPH05265880A JPH05265880A (ja) 1993-10-15
JP2902204B2 true JP2902204B2 (ja) 1999-06-07

Family

ID=13306566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4066115A Expired - Fee Related JP2902204B2 (ja) 1992-03-24 1992-03-24 信号処理装置

Country Status (2)

Country Link
US (1) US5381553A (ja)
JP (1) JP2902204B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1313947C (zh) * 2003-03-06 2007-05-02 华硕电脑股份有限公司 搭载台式电脑处理器的可携式电脑及其省电方法
US6906618B2 (en) * 2003-06-26 2005-06-14 Abet Technologies, Llc Method and system for bidirectional data and power transmission
WO2006028923A2 (en) * 2004-09-01 2006-03-16 Abet Technologies, Llc Method and system for bidirectional communications and power transmission
WO2006034323A2 (en) * 2004-09-21 2006-03-30 Abet Technologies, Llc Communication and ac power system
MX2007009154A (es) * 2005-01-31 2007-10-08 Abet Technologies Llc Sistema de computo seguro.
JP4572711B2 (ja) * 2005-03-25 2010-11-04 横河電機株式会社 電源システム
CN108826354B (zh) * 2018-05-11 2019-07-12 上海交通大学 一种基于强化学习的火电燃烧优化方法
WO2021026063A1 (en) * 2019-08-02 2021-02-11 Contrast, Inc. Code-independent graph technology

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969614A (en) * 1973-12-12 1976-07-13 Ford Motor Company Method and apparatus for engine control
GB1536046A (en) * 1976-06-30 1978-12-20 Ibm Data processing system power control
US4237343A (en) * 1978-02-09 1980-12-02 Kurtin Stephen L Digital delay/ambience processor
US4313159A (en) * 1979-02-21 1982-01-26 Massachusetts Institute Of Technology Data storage and access apparatus
JPS56116147A (en) * 1980-02-20 1981-09-11 Hitachi Ltd Digital semiconductor integrated circuit and digital control system using it
JPS6052301A (ja) * 1983-09-02 1985-03-25 株式会社平安鉄工所 加工用モ−タ
US4750111A (en) * 1984-08-22 1988-06-07 Crosby Jr Edward D Computer system for processing analog and digital data
US4679077A (en) * 1984-11-10 1987-07-07 Matsushita Electric Works, Ltd. Visual Image sensor system
US4868773A (en) * 1985-03-15 1989-09-19 Purdue Research Foundation Digital filtering by threshold decomposition
JPS626315A (ja) * 1985-07-02 1987-01-13 Matsushita Electric Ind Co Ltd マイクロコンピユ−タのメモリバツクアツプ装置
US4718057A (en) * 1985-08-30 1988-01-05 Advanced Micro Devices, Inc. Streamlined digital signal processor
US4740744A (en) * 1985-09-18 1988-04-26 Lp Com Digital signal processing apparatus for analog signals having wide frequency and dynamic ranges
JPS63129425A (ja) * 1986-11-19 1988-06-01 Mitsubishi Electric Corp デ−タ処理装置
US5115510A (en) * 1987-10-20 1992-05-19 Sharp Kabushiki Kaisha Multistage data flow processor with instruction packet, fetch, storage transmission and address generation controlled by destination information
JPH0758458B2 (ja) * 1988-07-21 1995-06-21 三菱電機株式会社 データ転送装置及びそれを使用したパイプライン処理装置
JPH02278412A (ja) * 1989-04-20 1990-11-14 Sanyo Electric Co Ltd 電源遮断時の処理方式
JP2559850B2 (ja) * 1989-05-26 1996-12-04 三菱電機株式会社 制御用プロセッサ
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
JPH03226883A (ja) * 1990-01-31 1991-10-07 Mitsubishi Electric Corp 制御プロセッサ
US5121121A (en) * 1991-05-15 1992-06-09 United Technologies Corporation Fast A/D converter

Also Published As

Publication number Publication date
US5381553A (en) 1995-01-10
JPH05265880A (ja) 1993-10-15

Similar Documents

Publication Publication Date Title
JP2902204B2 (ja) 信号処理装置
JPH0238791B2 (ja)
CN100442016C (zh) 一种基于双dsp的集成化组合导航计算机
US5784627A (en) Integrated timer for power management and watchdog functions
EP0017218B1 (en) Method of electronically controlling internal combustion engines
US4372274A (en) Digital control system for internal combustion engine
EP0616123B1 (en) An A/D conversion control apparatus for an internal combustion engine
EP0369470A1 (en) Data processing apparatus for producing in sequence pulses having variable width at output ports
EP0695987B1 (en) Improved timer for a data processor
US5740087A (en) Apparatus and method for regulating power consumption in a digital system
US5274833A (en) Data-flow processor having timer control mechanism for effecting time control processing by creating or introducing timer packet into data path
JP2559850B2 (ja) 制御用プロセッサ
JP2000207174A (ja) 電子制御装置
JPS61234267A (ja) 内燃機関の点火制御装置
US4428051A (en) Electronic control apparatus for internal combustion engine
JP3861740B2 (ja) 電子制御装置
JP2000278131A (ja) アナログ／ディジタル変換装置
JP2004185378A (ja) クロック同期式シリアル通信装置および半導体集積回路装置
JPH0972238A (ja) タイマ装置
JPS57206738A (en) Electronic fuel injection controller of internal combustion engine
US4984167A (en) Control apparatus and method for an internal combustion engine
JP3176055B2 (ja) パワーｍｏｓ集積回路
JPH0736742A (ja) プログラム動作監視回路
JPH076435B2 (ja) 燃料噴射制御装置
JPS58176440A (ja) 内燃機関の空燃比制御方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees