JP2899375B2 - Ｌｓｉの同時スイッチング検出装置 - Google Patents
Ｌｓｉの同時スイッチング検出装置Info
- Publication number
- JP2899375B2 JP2899375B2 JP2191477A JP19147790A JP2899375B2 JP 2899375 B2 JP2899375 B2 JP 2899375B2 JP 2191477 A JP2191477 A JP 2191477A JP 19147790 A JP19147790 A JP 19147790A JP 2899375 B2 JP2899375 B2 JP 2899375B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- lsi
- simultaneous switching
- data
- signal data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 ［概要］ 論理シミュレーションにおいて、LSIの出力端子の信
号が同時に多数変化した場合の同時スイッチング検出装
置に関し、 ノイズ等の悪影響を発生させる同時スイッチング現象
をLSI製造前に短時間で確認することができるLSIの同時
スイッチング検出装置を提供することを目的とし、 LSIの回路データと、その動作を調べるための信号デ
ータとに基づいて論理シミュレーションを実行し、各出
力端子の出力信号データを出力する論理シミュレータ部
と、各出力端子の出力信号データを記憶する出力信号デ
ータ記憶部と、出力信号データについての最初の信号変
化点から予め設定された検出時間内における信号変化数
が、予め設定された最大信号変化数を超えるか否か検出
する同時スイッチング検出部とを備えて構成した。
号が同時に多数変化した場合の同時スイッチング検出装
置に関し、 ノイズ等の悪影響を発生させる同時スイッチング現象
をLSI製造前に短時間で確認することができるLSIの同時
スイッチング検出装置を提供することを目的とし、 LSIの回路データと、その動作を調べるための信号デ
ータとに基づいて論理シミュレーションを実行し、各出
力端子の出力信号データを出力する論理シミュレータ部
と、各出力端子の出力信号データを記憶する出力信号デ
ータ記憶部と、出力信号データについての最初の信号変
化点から予め設定された検出時間内における信号変化数
が、予め設定された最大信号変化数を超えるか否か検出
する同時スイッチング検出部とを備えて構成した。
［産業上の利用分野］ 本発明は論理シミュレーションにおいて、LSIの出力
端子の信号が同時に多数変化した場合の同時スイッチン
グ検出装置に関するものである。
端子の信号が同時に多数変化した場合の同時スイッチン
グ検出装置に関するものである。
近年、LSIの高精度化が進み、かつ、スイッチングス
ピードが高速化してきている。これに伴い、特にバス等
の出力バッファにおいて多数の信号が瞬時的にオン，オ
フすると、過大な電流が流れて電圧降下を引き起こし、
これが原因となってノイズが発生するといったことが問
題となっている。
ピードが高速化してきている。これに伴い、特にバス等
の出力バッファにおいて多数の信号が瞬時的にオン，オ
フすると、過大な電流が流れて電圧降下を引き起こし、
これが原因となってノイズが発生するといったことが問
題となっている。
そこで、LSIの論理シミュレーションを実行する際、
同時スイッチング現象を検出する必要がある。
同時スイッチング現象を検出する必要がある。
［従来の技術］ 従来、CMOSLSIのようなロジック回路においては、入
力信号は「１」が「０」のどちらかであり、出力信号に
おいても論理振幅がきちんと再生されることが前提とな
っていた。このため、ノイズに対してそれほど考慮する
必要はなく、論理シミュレーションを実行する際にも、
このような問題は特に考慮されていなかった。
力信号は「１」が「０」のどちらかであり、出力信号に
おいても論理振幅がきちんと再生されることが前提とな
っていた。このため、ノイズに対してそれほど考慮する
必要はなく、論理シミュレーションを実行する際にも、
このような問題は特に考慮されていなかった。
［発明が解決しようとする課題］ しかしながら、スイッチングスピードが高速化するに
つれ、LSIの出力端子において信号が瞬間にオン，オフ
して、その影響によりノイズが発生し、そのノイズがそ
のLSIの入力端子に加わったり、他のLSIに伝搬したりし
て、不良動作を起こすといった問題を生じていた。
つれ、LSIの出力端子において信号が瞬間にオン，オフ
して、その影響によりノイズが発生し、そのノイズがそ
のLSIの入力端子に加わったり、他のLSIに伝搬したりし
て、不良動作を起こすといった問題を生じていた。
又、LSIが大規模化するに伴い、外部出力端子ならび
にテストパターン数は膨大となり、同時スイッチング現
象をシミュレーション段階において人手により確認する
には非常に時間がかかるといった問題も生じていた。
にテストパターン数は膨大となり、同時スイッチング現
象をシミュレーション段階において人手により確認する
には非常に時間がかかるといった問題も生じていた。
本発明は上記問題点を解決するためになされたもので
あって、ノイズ等の悪影響を発生させる同時スイッチン
グ現象をLSI製造前に短時間で確認することができるLSI
の同時スイッチング検出装置を提供することを目的とす
る。
あって、ノイズ等の悪影響を発生させる同時スイッチン
グ現象をLSI製造前に短時間で確認することができるLSI
の同時スイッチング検出装置を提供することを目的とす
る。
［課題を解決するための手段］ 第１図は本発明の原理説明図である。
論理シミュレータ部３は、LSIの回路データ１と、こ
のLSIに入力しその動作を調べるための信号データ２と
に基づいて論理シミュレーションを実行し、各出力端子
の信号変化及び変化時間等の出力信号データを出力する
ものであり、出力信号データ記憶部４にその出力結果が
記憶される。
のLSIに入力しその動作を調べるための信号データ２と
に基づいて論理シミュレーションを実行し、各出力端子
の信号変化及び変化時間等の出力信号データを出力する
ものであり、出力信号データ記憶部４にその出力結果が
記憶される。
同時スイッチング検出部６は出力信号データ記憶部４
に記憶された各出力端子の出力信号データを入力し、出
力信号データについての最初の信号変化点から予め設定
された検出時間内における信号変化数が、予め設定され
た最大信号変化数を超えるか否かを検出する。
に記憶された各出力端子の出力信号データを入力し、出
力信号データについての最初の信号変化点から予め設定
された検出時間内における信号変化数が、予め設定され
た最大信号変化数を超えるか否かを検出する。
［作用］ 従って、出力信号データ記憶部４に各出力端子の信号
変化及び変化時間等の出力信号データが記録されている
ため、同時スイッチング検出部６はある時間における各
出力信号データの信号変化に着目しながら、次の信号変
化を追っていくだけで容易に同時スイッチングを検出す
ることが可能となる。
変化及び変化時間等の出力信号データが記録されている
ため、同時スイッチング検出部６はある時間における各
出力信号データの信号変化に着目しながら、次の信号変
化を追っていくだけで容易に同時スイッチングを検出す
ることが可能となる。
又、論理シミュレータ部３によるシミュレーション結
果が出力信号データ記憶部４に記憶されているため、同
時スイッチング条件５の設定を変更することにより、一
度シミュレーションを実行するだけで様々な条件下での
同時スイッチングの検出が可能となる。
果が出力信号データ記憶部４に記憶されているため、同
時スイッチング条件５の設定を変更することにより、一
度シミュレーションを実行するだけで様々な条件下での
同時スイッチングの検出が可能となる。
［実施例］ 以下、本発明を具体化した一実施例を第2,3図に従っ
て説明する。
て説明する。
第２図は同時スイッチング検出装置の構成を示してい
る。
る。
論理シミュレータ部３は、回路データ１と、このLSI
に入力しその動作を調べるための信号データ２とを入力
し、両データ1,2に基づいて論理シミュレーションを実
行する。回路データ１には例えば第６図に示すLSI20の
ゲート及びバッファ等の各種論理ブロックのデータが記
憶されており、論理シミュレータ部３はそのｎ個の出力
端子P1〜Pnについて、例えば第３図に示すように信号変
化及び変化時間等の出力信号データを出力する。そし
て、出力端子P1〜Pnの出力信号データは出力信号データ
記憶部４に記憶される。
に入力しその動作を調べるための信号データ２とを入力
し、両データ1,2に基づいて論理シミュレーションを実
行する。回路データ１には例えば第６図に示すLSI20の
ゲート及びバッファ等の各種論理ブロックのデータが記
憶されており、論理シミュレータ部３はそのｎ個の出力
端子P1〜Pnについて、例えば第３図に示すように信号変
化及び変化時間等の出力信号データを出力する。そし
て、出力端子P1〜Pnの出力信号データは出力信号データ
記憶部４に記憶される。
同時スイッチング検出部６は時間幅管理回路７、変化
数算出回路８及び変化数比較回路９とで構成され、同時
スイッチング検出部６にはメモリ10が接続されている。
同メモリ10には検出時間幅データTmax及び最大信号変化
数データCNTmaxよりなる同時スイッチング条件を外部よ
り設定することができるようになっており、その検出時
間幅データTmaxは時間幅管理回路７に入力され、最大信
号変化数データCNTmaxは変化数比較回路９に入力され
る。
数算出回路８及び変化数比較回路９とで構成され、同時
スイッチング検出部６にはメモリ10が接続されている。
同メモリ10には検出時間幅データTmax及び最大信号変化
数データCNTmaxよりなる同時スイッチング条件を外部よ
り設定することができるようになっており、その検出時
間幅データTmaxは時間幅管理回路７に入力され、最大信
号変化数データCNTmaxは変化数比較回路９に入力され
る。
時間幅管理回路７は前記出力信号データ記憶部４から
例えば第３図に示す各出力端子P1〜Pnの出力信号データ
を入力し、最初の信号変化点、即ち出力端子P1の変化点
ａに着目し、前記検出時間幅データTmaxに基づいてその
変化点ａから検出時間幅Tmaxを設定する。変化数算出回
路８は前記時間幅管理回路７により設定された検出時間
幅Tmaxにおける各出力端子P1〜Pnの信号変化数を求め
る。例えば、第３図において変化点ａを基準として設定
された検出時間幅Tmaxでは、出力端子P1,P2,P3,Pn−1,P
nの５つの信号変化が求められる。そして、この算出結
果は次段の変化数比較回路９に出力される。
例えば第３図に示す各出力端子P1〜Pnの出力信号データ
を入力し、最初の信号変化点、即ち出力端子P1の変化点
ａに着目し、前記検出時間幅データTmaxに基づいてその
変化点ａから検出時間幅Tmaxを設定する。変化数算出回
路８は前記時間幅管理回路７により設定された検出時間
幅Tmaxにおける各出力端子P1〜Pnの信号変化数を求め
る。例えば、第３図において変化点ａを基準として設定
された検出時間幅Tmaxでは、出力端子P1,P2,P3,Pn−1,P
nの５つの信号変化が求められる。そして、この算出結
果は次段の変化数比較回路９に出力される。
変化数比較回路９は前記変化数算出回路８により算出
された変化数と、前記最大信号変化数CNTmaxとを比較
し、変化数が最大信号変化数CNTmax以上であると、同時
スイッチングが起きたとして処理結果を出力する。
された変化数と、前記最大信号変化数CNTmaxとを比較
し、変化数が最大信号変化数CNTmax以上であると、同時
スイッチングが起きたとして処理結果を出力する。
以後、同様にして時間幅管理回路７は変化点b,c,・・
・,iへと順次着目点を移動して検出時間幅Tmaxを設定
し、変化数算出回路８は時間幅管理回路７により設定さ
れた検出時間幅Tmaxにおける各出力端子P1〜Pnの信号変
化数を求め、変化数比較回路９は変化数算出回路８によ
る算出結果と、最大信号変化数CNTmaxとを比較して同時
スイッチングが起きたか否かを出力する。
・,iへと順次着目点を移動して検出時間幅Tmaxを設定
し、変化数算出回路８は時間幅管理回路７により設定さ
れた検出時間幅Tmaxにおける各出力端子P1〜Pnの信号変
化数を求め、変化数比較回路９は変化数算出回路８によ
る算出結果と、最大信号変化数CNTmaxとを比較して同時
スイッチングが起きたか否かを出力する。
このように、本実施例によれば各出力端子P1〜Pnの出
力信号データのある時間における信号変化に着目しなが
ら、順次、次の信号変化を追っていくだけで容易、か
つ、短時間でノイズ等の悪影響を発生させる同時スイッ
チングを検出することができる。これにより、LSIの設
計段階においてその対策を講じて高精度、高品質なLSI
を製造することができる。
力信号データのある時間における信号変化に着目しなが
ら、順次、次の信号変化を追っていくだけで容易、か
つ、短時間でノイズ等の悪影響を発生させる同時スイッ
チングを検出することができる。これにより、LSIの設
計段階においてその対策を講じて高精度、高品質なLSI
を製造することができる。
又、本実施例では論理シミュレータ部３より出力され
た各出力端子の信号変化及び変化時間等の出力信号デー
タを出力信号データ記憶部４に記憶したので、検出時間
幅データTmax又は最大信号変化数データCNTmaxの値を変
更すれば、一度シミュレーションを実行するだけで様々
な条件下での同時スイッチングを検出することができ
る。
た各出力端子の信号変化及び変化時間等の出力信号デー
タを出力信号データ記憶部４に記憶したので、検出時間
幅データTmax又は最大信号変化数データCNTmaxの値を変
更すれば、一度シミュレーションを実行するだけで様々
な条件下での同時スイッチングを検出することができ
る。
［別の実施例］ 次に別の実施例を第４〜６図に従って説明する。
尚、説明の便宜上、第２図と同様の構成については同
一の符号を付して説明を一部省略する。
一の符号を付して説明を一部省略する。
第４図に示すように、本実施例の同時スイッチング検
出部６は時間幅管理回路７、電流値加算回路11及び電流
値比較回路12とで構成されている。同時スイッチング検
出部６に接続されたメモリ13には外部より設定可能な検
出時間幅データTmax及び許容最大電流データImaxよりな
る同時スイッチング条件と、グループデータGPが記憶さ
れている。許容最大電流データImaxは電流値比較回路12
に入力され、グループデータGPは電流値加算回路11に入
力される。
出部６は時間幅管理回路７、電流値加算回路11及び電流
値比較回路12とで構成されている。同時スイッチング検
出部６に接続されたメモリ13には外部より設定可能な検
出時間幅データTmax及び許容最大電流データImaxよりな
る同時スイッチング条件と、グループデータGPが記憶さ
れている。許容最大電流データImaxは電流値比較回路12
に入力され、グループデータGPは電流値加算回路11に入
力される。
グループデータGPは第６図に示すように、LSI20の出
力端子P1〜Pnについて入出力バッファ21,22等に接続さ
れる出力端子と、それらの出力端子に接続される入出力
バッファの電流値とで定義されている。例えば、第６図
において、入出力バッファ21について見ると、出力端子
P1〜P6と、入出力バッファ21における各電流値I1〜I6と
でグループデータGPが定義されている。許容最大電流デ
ータImaxは前記グループデータGP内における入出力バッ
ファの電流の最大値で定義されている。
力端子P1〜Pnについて入出力バッファ21,22等に接続さ
れる出力端子と、それらの出力端子に接続される入出力
バッファの電流値とで定義されている。例えば、第６図
において、入出力バッファ21について見ると、出力端子
P1〜P6と、入出力バッファ21における各電流値I1〜I6と
でグループデータGPが定義されている。許容最大電流デ
ータImaxは前記グループデータGP内における入出力バッ
ファの電流の最大値で定義されている。
そして、本実施例における時間幅管理回路７は前記出
力信号データ記憶部４から例えば第５図に示すように入
出力バッファ21に接続される各出力端子P1〜P6の出力信
号データを入力し、最初の信号変化点、即ち出力端子P1
の変化点ｊに着目し、その変化点ａから検出時間幅Tmax
を設定する。
力信号データ記憶部４から例えば第５図に示すように入
出力バッファ21に接続される各出力端子P1〜P6の出力信
号データを入力し、最初の信号変化点、即ち出力端子P1
の変化点ｊに着目し、その変化点ａから検出時間幅Tmax
を設定する。
電流値加算回路11は時間幅管理回路７により設定され
た検出時間幅Tmaxにおいて信号変化した各入出力バッフ
ァの電流値の合計を求める。例えば、第５図において変
化点ｊを基準として設定された検出時間幅Tmaxでは、出
力端子P1,P2,P4,P6の４つの信号変化があり、電流値合
計（I1＋I2＋I4＋I6）が求められ、この算出結果は次段
の電流値比較回路12に出力される。
た検出時間幅Tmaxにおいて信号変化した各入出力バッフ
ァの電流値の合計を求める。例えば、第５図において変
化点ｊを基準として設定された検出時間幅Tmaxでは、出
力端子P1,P2,P4,P6の４つの信号変化があり、電流値合
計（I1＋I2＋I4＋I6）が求められ、この算出結果は次段
の電流値比較回路12に出力される。
電流値比較回路12は前記電流値加算回路11により算出
された電流値合計（I1＋I2＋I4＋I6）と、前記許容最大
電流Imaxとを比較し、電流値合計が許容最大電流Imaxよ
り大きいと、同時スイッチングが起きたとして処理結果
を出力する。
された電流値合計（I1＋I2＋I4＋I6）と、前記許容最大
電流Imaxとを比較し、電流値合計が許容最大電流Imaxよ
り大きいと、同時スイッチングが起きたとして処理結果
を出力する。
以後、前記実施例と同様に、順次、変化点k,l,・・
・,qへと着目点を移動し、電流値合計を算出し、それを
許容最大電流Imaxと比較して同時スイッチングを検出す
る。
・,qへと着目点を移動し、電流値合計を算出し、それを
許容最大電流Imaxと比較して同時スイッチングを検出す
る。
さて、本実施例では入出力バッファに接続される各出
力端子のグループの出力信号データを入力し、ある時間
における信号変化に着目しながら、順次、次の信号変化
を追っていくとともに、入出力バッファの電流を加味し
た同時スイッチング検出を行うようにした。これは、実
際には信号変化した出力端子に接続される入出力バッフ
ァの電流が大きいほど、同時スイッチングにより受ける
影響が大きいことを考慮したもので、同時スイッチング
現象を確実に検出することができる。
力端子のグループの出力信号データを入力し、ある時間
における信号変化に着目しながら、順次、次の信号変化
を追っていくとともに、入出力バッファの電流を加味し
た同時スイッチング検出を行うようにした。これは、実
際には信号変化した出力端子に接続される入出力バッフ
ァの電流が大きいほど、同時スイッチングにより受ける
影響が大きいことを考慮したもので、同時スイッチング
現象を確実に検出することができる。
［発明の効果］ 以上詳述したように、本発明によればノイズ等の悪影
響を発生させる同時スイッチング現象をLSI製造前に短
時間で確認することができ、これによりLSIの設計段階
においてその対策を講じて高精度、高品質なLSIを製造
することができる優れた効果がある。
響を発生させる同時スイッチング現象をLSI製造前に短
時間で確認することができ、これによりLSIの設計段階
においてその対策を講じて高精度、高品質なLSIを製造
することができる優れた効果がある。
第１図は本発明の原理説明図、 第２図は一実施例における同時スイッチング検出装置の
構成を示すブロック図、 第３図は一実施例の作用説明図、 第４図は別例における同時スイッチング検出装置の構成
を示すブロック図、 第５図は別例の作用説明図、 第６図はLSIと入出力バッファとの結線図である。 図において、 １は回路データ、 ２は信号データ、 ３は論理シミュレータ部、 ４は出力信号データ記憶部、 ５は同時スイッチング条件、 ６は同時スイッチング検出部である。
構成を示すブロック図、 第３図は一実施例の作用説明図、 第４図は別例における同時スイッチング検出装置の構成
を示すブロック図、 第５図は別例の作用説明図、 第６図はLSIと入出力バッファとの結線図である。 図において、 １は回路データ、 ２は信号データ、 ３は論理シミュレータ部、 ４は出力信号データ記憶部、 ５は同時スイッチング条件、 ６は同時スイッチング検出部である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−233382（ＪＰ，Ａ) 特開 昭49−74856（ＪＰ，Ａ) 特開 平２−97112（ＪＰ，Ａ) 特開 平１−258460（ＪＰ，Ａ) 特開 昭60−138478（ＪＰ，Ａ) 特公 昭44−13425（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 G01R 31/26 H01L 21/822 H01L 27/64
Claims (1)
- 【請求項１】LSIの回路データ（１）と、このLSIに入力
しその動作を調べるための信号データ（２）とに基づい
て論理シミュレーションを実行し、各出力端子の信号変
化及び変化時間等の出力信号データを出力する論理シミ
ュレータ部（３）と、 前記論理シミュレータ部（３）から出力された各出力端
子の出力信号データを記憶する出力信号データ記憶部
（４）と、 前記出力信号データ記憶部（４）に記憶された各出力端
子の出力信号データを入力し、前記出力信号データにつ
いての最初の信号変化点から予め設定された検出時間内
における信号変化数が、予め設定された最大信号変化数
を超えるか否かを検出する同時スイッチング検出部
（６）と を備えたことを特徴とするLSIの同時スイッチング検出
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191477A JP2899375B2 (ja) | 1990-07-18 | 1990-07-18 | Ｌｓｉの同時スイッチング検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191477A JP2899375B2 (ja) | 1990-07-18 | 1990-07-18 | Ｌｓｉの同時スイッチング検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0476938A JPH0476938A (ja) | 1992-03-11 |
| JP2899375B2 true JP2899375B2 (ja) | 1999-06-02 |
Family
ID=16275306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2191477A Expired - Fee Related JP2899375B2 (ja) | 1990-07-18 | 1990-07-18 | Ｌｓｉの同時スイッチング検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2899375B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3183244B2 (ja) | 1998-03-03 | 2001-07-09 | 日本電気株式会社 | 集積回路のテスト方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4747036B2 (ja) * | 2006-05-31 | 2011-08-10 | 富士通株式会社 | Ｌｓｉ解析プログラム、該プログラムを記録した記録媒体、ｌｓｉ解析装置、およびｌｓｉ解析方法 |
-
1990
- 1990-07-18 JP JP2191477A patent/JP2899375B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3183244B2 (ja) | 1998-03-03 | 2001-07-09 | 日本電気株式会社 | 集積回路のテスト方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0476938A (ja) | 1992-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| JP3836884B2 (ja) | プログラム可能な遅延を与える装置および方法 | |
| JP2776549B2 (ja) | 半導体集積回路 | |
| JP2899375B2 (ja) | Ｌｓｉの同時スイッチング検出装置 | |
| JPH0644031B2 (ja) | テスト回路 | |
| JPH0352692B2 (ja) | ||
| JP3196734B2 (ja) | タイミング解析装置、方法及び記録媒体 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPH04370775A (ja) | Ｌｓｉ試験システム | |
| JPH03189736A (ja) | 選択回路の障害検出方式 | |
| JPH02184048A (ja) | メモリ内蔵半導体集積回路装置 | |
| JPH04301782A (ja) | テスト容易化回路 | |
| JPS63244664A (ja) | 集積回路装置 | |
| JPS5920872A (ja) | 検査容易な論理回路 | |
| JPH02205109A (ja) | スキヤンラッチ回路 | |
| JPH04184681A (ja) | 簡易故障シミュレーション方法 | |
| Macii et al. | Testing stuck-open faults in CMOS circuits using single test patterns | |
| JPH02259882A (ja) | 信号伝播時間計算方法 | |
| JPH0627774B2 (ja) | 故障シミュレーション方法 | |
| JPS6180068A (ja) | テスト信号発生回路 | |
| JPH04215080A (ja) | 故障検出回路 | |
| JPH03231173A (ja) | ハザード検出方法 | |
| JPH0410040A (ja) | メモリモジュール | |
| JPS60124737A (ja) | パリテイトリ−回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |