JP2898975B2 - 証印印字用料金印字システム - Google Patents
証印印字用料金印字システムInfo
- Publication number
- JP2898975B2 JP2898975B2 JP62220098A JP22009887A JP2898975B2 JP 2898975 B2 JP2898975 B2 JP 2898975B2 JP 62220098 A JP62220098 A JP 62220098A JP 22009887 A JP22009887 A JP 22009887A JP 2898975 B2 JP2898975 B2 JP 2898975B2
- Authority
- JP
- Japan
- Prior art keywords
- postage
- printing
- microcomputer
- module
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
- G07B17/00193—Constructional details of apparatus in a franking system
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00459—Details relating to mailpieces in a franking system
- G07B17/00508—Printing or attaching on mailpieces
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
- G07B17/00193—Constructional details of apparatus in a franking system
- G07B2017/00241—Modular design
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
- G07B17/00193—Constructional details of apparatus in a franking system
- G07B2017/00258—Electronic hardware aspects, e.g. type of circuits used
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00459—Details relating to mailpieces in a franking system
- G07B17/00508—Printing or attaching on mailpieces
- G07B2017/00572—Details of printed item
- G07B2017/0058—Printing of code
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00459—Details relating to mailpieces in a franking system
- G07B17/00508—Printing or attaching on mailpieces
- G07B2017/00637—Special printing techniques, e.g. interlacing
- G07B2017/00645—Separating print into fixed and variable parts
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00733—Cryptography or similar special procedures in a franking system
- G07B2017/00959—Cryptographic modules, e.g. a PC encryption board
- G07B2017/00967—PSD [Postal Security Device] as defined by the USPS [US Postal Service]
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、モジュラ形式の料金印字装置に係り、とく
に印字された表示の値を記録するための会計レジスタを
含む安全な料金装置モジュールを持つとともに、電子形
式で蓄積された表示を持つ装置に関する。たとえば、モ
ジュラ郵税印字装置では、安全料金モジュールが印字モ
ジュールから分離可能であり、印字されるべき表示を料
金モジュール内に蓄積することにより一層大きな安全が
達成される。そして、料金モジュールは表示を印字する
許可付きの印字モジュールを提供するだけでなく、料金
モジュールが表示そのものを提供するものでなければな
らない。 （従来技術） 切手貼付代わりに郵便料金の印字を行う郵税メータ
は、通常郵便物上に郵便情報を印字するプリンタを含ん
でいる。この種の郵税料金計は、1978年６月27日発行の
米国特許第4,097,923号明細書に記述されている。1983
年12月20日発行の米国特許第4,422,148号明細書にも、
もう一つのプリンタを用いた例が記述されている。 上記郵税料金計は、いくつかの変形を伴う。たとえば
ある変形例では、遠隔料金徴収が利用でき、この場合キ
ーボード上に３位置料金徴収スイッチの操作用のキーが
設けられている。装置の操作者は、遠隔料金徴収を行う
キーボードにエントリするための適当な組み合わせが与
えられる。他の変形例では、キーボード上の３つの料金
徴収スイッチが、キーを必要としない簡単なノブにより
制御される。この種の装置では、料金計は郵便局で手動
で再徴収されるが、サービス機能は遠隔料金徴収装置形
式のユニットのものと同様の方法で局部的に損なわれ
る。 上述の料金計は、いずれも料金計と一体的なプリンタ
を含んでいる。これらの料金計は例示したような用途に
用いられているが、コスト低減および速度、効率の向上
のために、常に新規で改良された郵税料金計装置を開発
することが重要である。 周知のように、通常の装置では郵税料金計は、郵便物
等に料金表示を行うために印字装置を含んでいる。この
料金計に内蔵の印字装置は、コストおよび料金計の複雑
さを加えることになる。 このような内蔵印字装置を持たない郵税料金計が、特
願平62-58388号に記述されており、この料金計はホスト
に備えられたプリンタに確認信号を与える。次いで、プ
リンタは確認信号からの情報を含む情報を印字する。 通常は、電子料金計では料金計内の郵税料金ファンド
が安全であることが重要である。ファンドが安全である
こととは、プリンタが郵税料金の表示を印字するとき、
郵税料金計内の会計レジスタが常に印字が行われたこと
を反映すべきであるといることである。通常の郵便装置
では、料金計とプリンタとが一体的であるから、これら
両者はインターロックされて郵税料金表示の印字が会計
処理なしに行われないようになっている。郵便局は、一
般に会計情報が郵税料金計内に蓄積され安全に保管され
ることを要求する。そして、改良された郵便装置は、料
金計に保管されたファンドの量の変化が不正規手続きお
よび会計未処理となることを防止する安全措置を含むべ
きである。また郵便局は、料金計が、利用中も利用され
ていないときも、登録および周期（つまり、たとえば６
ヶ月毎の）的な検査の要件に厳格に適合するようにして
おくことを要求する。これは、郵便局に料金計の使用お
よび虚偽の発見について記録を保持することを可能にす
る。そして、記録管理、検査および料金計の使用に関す
る管理コストもある。 依然として、より低廉で高速の郵税料金計の要望があ
る。上述のように、通常は郵税料金計がそのコストを押
し上げる周辺機器と組み合わされている。 そこで、より低廉でより能率的な郵便装置に適合し得
て、上述の郵税料金計を組み合わされた高度の安全レベ
ルを維持することもできる郵税料金計を開発することが
重要である。 （発明の目的） 上記目的は、安全ヴォールトモジュール内に配され、
印字される表示を蓄積する蓄積手段を持つ本発明の証印
印字装置により達成される。また、このヴォールトモジ
ュールは、装置会計データを安全に維持し、記録として
保存しておくものである。このヴォールトモジュールに
は、プリンタモジュールに結合されているホストモジュ
ールに結合されており、表示が印字される。ヴォールト
モジュールおよびホストモジュールは、メモリ交換、両
者間での双方向のデータのブロックを転送する技術を行
う高速通信バスによりともに結合されている。 後述する実施例では、会計ユニットを有する電子郵便
税料金計を含んだ高速郵便装置が示されている。会計ユ
ニットは、処置ユニット、実施例ではマイクロコンピュ
ータ、不揮発性メモリ（NVM）およびマイクロコンピュ
ータに接続された不揮発性Ｍデータ保護ユニットをそな
える。加えて、マイクロコンピュータは表示メモリに結
合されており、郵便料金表示の固定パターンがデジタル
形式で蓄積されている。 郵便料金計は、郵便料金表示のために、所与値として
のコード化された価値数と、書類上の印字するための表
示の固定パターンとを発生する能力を提供する。この発
生された価値数は会計処理されていない印字の検出方法
を提供し、かつ料金計会計レジスタ上の情報を郵便局に
供給する。この実施例の高速プリンタは、郵便装置、ま
たは郵便装置の一部であってもよい他のホスト内に位置
する。 この実施例のホストまたは郵便装置は、原則的に第２
のホストおよび高速プリンタをそなえる。料金計は、高
速で安全度の高いデータバス上を郵便装置またはホスト
によって通信することができ、すべての会計機能を行
い、ファンドを受け入れ、電子郵便装置が一般に行う他
の動作から離れるために利用しなくなったときゼロにリ
セットする。この料金計はまた、ホストと通信して郵便
料金表示の固定パターンそのもののデジタル表示を提供
する。加えて、現存する料金計で使用されている機械的
に安全な風袋および電磁的シールド、隔離した電源およ
び隔離した通信リンクなどの安全技術を用いることはこ
の料金計に有利なことである。 この実施例の電子郵税料金計は、上述のように、郵税
を印字せずに郵税量を表すコード化された数値を表す電
子信号、加えて郵税表示の固定部分のデジタル表示を供
給する。この実施例では、コード化された数値はドル換
算料金、料金計シリアル番号および発行日として印字さ
れる。数値は通常の場合、必要なら自動検出に適するよ
うな装置が許容するフォーマットに印字される。このコ
ード化された数値は、会計処理されていないドル換算値
の不法印字を検出するのに用いられる。 図示実施例では、郵便装置処理ユニットはキーボード
または同様の装置からドル換算値を受け取り、その情報
を料金計の処理ユニットに送る。次いで料金計は、キー
と料金計の処理ユニットから供給された原テキストを用
いてコード化された数値を発生する。この原テキスト
は、郵税情報および料金計の料金計会計レジスタであ
る。日付、書類の源、目標等の他の情報も必要性および
使用者の要望に応じて使用される。 次いで料金計は、料金計シリアル番号および郵税表示
の固定パターンを郵便装置またはホストの処理ユニット
に送る。ホスト内の処理ユニットは、こののち郵税表
示、料金計シリアル番号、ドル換算値および数値をプリ
ンタに送る。これに応じてプリンタは、郵税表示、日
付、料金計シリアル番号、ドル換算値および数値を郵便
物または書類上に印字する。 そして、図示実施例では、料金計内のマイクロプロセ
ッサが郵便装置内のマイクロプロセッサまたは他の形式
のホストユニットと通信する。この装置では、料金計は
コード化された数値および郵税表示の固定部分を表す電
子信号を郵便装置に送る。郵税料金計からの適当な信号
の受信の後、郵便装置はそのプリンタに信号を与えて所
望郵税を含む郵税表示を印字する。 この実施例は、プリンタを含まないからそれだけ簡単
で低廉である。加えて、この形式の郵税料金計は、広範
な郵税料金計または他の周辺機器に適応できる。郵税表
示の有効性保護のために用いられるコード化手法は、た
とえば料金計内の会計情報を保護するために通常用いら
れるものを含む当業者に知られた種々の手法であってよ
い。 したがって、この装置は低廉で簡単であり、種々の郵
便装置に適用できる郵税料金計を提供する。この装置は
また、印刷機能を完全に有しない郵税料金計に料金計シ
リアル番号および郵税表示を表す電気信号、ならびに数
値のみが周辺機器すなわちプリンタ付き郵便装置に供給
することを行う。またこの装置は、郵便局または他の機
関に、より正確で新しい記録を料金計の使用毎に維持す
ることにより虚偽を発見し易くする。 本発明の装置はまた、料金計とホストとの間に高速で
安全な通信バスを用い、さらにインクジェットプリンタ
のような高速プリンタを用いることにより郵税表示の迅
速な印字を提供する。 （関連技術） 本発明の説明のために、下記２件の関連特許出願が参
照される。それらの出願は、その全体を参照して本明細
書に記載される。すなわち、「価値印刷システム用安全
印刷機」と題するPaulT. Talmageその他による出願（米
国特許出願第902,904号）および「価値印刷システム用
安全メータ格納ヴォールト」と題するPaul Talmageによ
る出願（米国特許出願第902,844号）である。 （実施例） 第１図は、本発明による郵便物印刷システムを示す構
成図である。本発明による郵便物印刷システムは、郵便
メータ１（以下、電子ヴォールトまたはヴォールトと称
す）よりなり、これはホスト２と通信する。ホスト２は
主として郵便物印刷機であり、またメータと連通してい
る他の種々の装置であることができる。ホスト２は、郵
税料金を含む図柄としての固定パターン郵税証印を他の
書類３に関する情報とともに、印刷機17により印刷す
る。 本実施例におけるメータ１は、処理ユニットまたはマ
イクロコンピュータ10よりなり、マイクロコンピュータ
10は安全性論理を介して不揮発性記憶装置（NVM）11に
接続される。処理ユニットは、たとえばマイクロプロセ
ッサ、マイクロコントローラ、マイクロコンピュータま
たは処理能力を提供する他の情報装置であり、以後プロ
セッサ、マイクロコンピュータまたはマイクロプロセッ
サの何れかを指すものとする。本実施例のメータ１は、
それと関連する印刷機を有さず、代りに確認番号および
郵税証印の固定パターンを表わす電子信号をホスト２に
与える。 図から明らかなように、ホスト２は第２の処理ユニッ
トまたはマイクロコンピュータよりなり、印刷機17を有
することもある。印刷機は別に設けてもよい。マイクロ
コンピュータ16は、通信を往復させる情報をメータのマ
イクロコンピュータ10および印刷機17に与え、適当な情
報が与えられゝば印刷を開始せしめる。 鍵盤その他（図示せず）は、郵税の額を表わす情報を
マイクロコンピュータ16に送る。その後、マイクロコン
ピュータ16は郵税よりなる信号をマイクロコンピュータ
10に送り、印刷に対する確認番号を得る。 マイクロコンピュータ16は、信号をマイクロコンピュ
ータ10から受領した後、不揮発性記録装置（NVM）11に
記憶されているキーに部分的に基づいて暗号に書き直さ
れた確認番号を演算する。不揮発性記憶装置（NVM）11
へのアクセスは、安全性論理12を介して得られる。その
安全性論理12は、計算、暗号化およびNVM11内に記憶さ
れた他のデータの日附正確性を保証する。確認番号は、
たとえば郵税料金メータのシリアル番号およびNVM11内
に記憶された秘密符号とを組合せることにより演算され
る。 その後、確認番号は、蓄積手段としての証印ROM13に
記憶された郵税証印18の固定パターンを示し、ホスト２
のコンピュータ16に伝えられると印刷工程を開始させ
る。上記のような印刷機は、書類３上にマイクロコンピ
ュータ16から伝えられた情報を印刷する。このように、
メータは、書類３上に印刷されるべき郵税証印の固定パ
ターン、メータのシリアル番号および確認番号をホスト
２に提供する。ホスト２は、郵税料金を提供する。 本実施例においては、ホスト２またはメータ１の何れ
かは、市、国および日附の情報を提供する。 第２図において、証印18は、図による証印の押捺パタ
ーン19、ドルの額22、日附および発信都市およびメータ
のシリアル番号21を有する。さらに、証印18は確認番号
24を有する。パターン19は、金額と異り、各印刷される
証印に対してそのパターンを決める必要がないので、固
定されると云われている。この第２図において、パター
ンは鷲の図柄表示を有するように示されるが、種々の一
定の明確なパターンが、本発明を具体化する価値印刷シ
ステムを特に適用することにより使用される。 第３図および第４図は、郵便物印刷システムの作用を
説明するフローチャートである。最初に、ホスト２は必
要な郵税ドル額を箱枠40にて示される作業者またはその
他の出所より受領する。その後、ドル額はメータ１（第
１図）（箱枠41に示す）に伝達される。第４図におい
て、メータ１はホスト２（箱枠42）からドル額を受領
し、その後確認番号（箱枠43）を発生する。確認番号を
発生後、メータ１はメータシリアル番号、郵便情報を含
む確認番号、および証印の固定部分をホスト２（箱枠4
4）に送り返す。第３図において、ホスト２はメータシ
リアル番号、確認番号および証印の固定部分をメータ
（枠45）から受領する。その後、印刷機17（第１図）
は、郵税証印19の固定部分、ドルの額22、日附23、メー
タシリアル番号21、およびメータ１から受領した確認番
号24を書類３上に印刷する。 本発明による郵税メータの目的は、郵税証印を書類上
に高速度で印刷することであるから、メータ１とホスト
２との間のデータの伝達は、高速度でかつ効果的に行わ
れねばならない。この要求は、第１図の証印ROM13に記
憶される郵税証印18の固定パターン19の表示を考慮する
ことにより一層明瞭になる。 ドットマトリックス型印刷装置による印刷に適する形
式において表わされる郵税証印は、１インチ×２インチ
の標準サイズを有し、240行よりなる。各行は120ドット
を有し、各ドットは３段階の強さレベルのいづれか１を
有する。このようなドットマトリックス型の証印を表わ
すに要するビットの総数は、68,400または略10,800バイ
トである。明らかに、もし郵税証印が、印刷される各書
類毎にホスト２に供給されるならば、特に高速郵税料金
測定システムにおいては、３ケ以上の書類が各秒毎に印
刷されることを考慮に入れる、かなりの量のデータが迅
速にメータ１とホスト２との間に伝達されねばならな
い。 メータ１とホスト２とを結ぶ高速データ通信母線に対
する要求に加えて、上記高速ドットマトリクス印刷の要
求は、適当な高速印刷機の使用を必要とする。このよう
な印刷機は、高速作業に対する能力を有する他に、印刷
の質および郵税料金の印刷、および他の価値ある証印を
印刷するのに適する他の印刷特性を提供し得るものでな
くてはならない。このような印刷機の一つは、インク噴
射印刷機である。このインク噴射印刷機においては、イ
ンクの小滴が公知の如く電子的に制御された偏向板によ
って高速度で静電偏向される。 第５図は、高速、モジュール化された郵税料金測定シ
ステム50の一実施例を示す構成図である。図示されるシ
ステム50は、３つの主要モジュールよりなる。すなわ
ち、これらのモジュールは、安全料金計モジュール、す
なわちヴォールト52、印刷制御モジュール、すなわちホ
スト54およびインク噴射モジュール56である。 ヴォールト（Vault）52はさらに会計CPU58よりなり、
それはZilog Corporationおよび他の製造業者により製
造されるZ-80の如きマイクロプロセッサよりなる。 公知のように、このようなマイクロプロセッサは、制
御母線60、データ母線62およびアドレス母線64を特徴と
する母線構造を有している。これら母線の目的は、メモ
リおよび母線に接続された入出力装置への、およびそれ
らからのプログラム指示を制御、識別ならびに伝達する
ことである。母線60および62には、安全性論理回路66が
接続される。この回路は、メータ計算データが記憶され
ている２個のRAMへなされるメモリアクセスを制御する
ために、CPU58により発生されたアドレスを監視する。
これらのメモリは、不揮発性記憶RAM（NOVRAM）68およ
びバッテリバックドアップ（BB）RAM70に電力がシステ
ム50より除去されたときに、BBRAM内に記憶されている
データを維持する。公知のように、NOVRAM68の如き不揮
発性記憶RAMはRAMから電力が除去された後に、記憶され
ているデータを保持する特徴を有するものである。 安全性論理66に利用できる安全性論理回路は、1985年
３月12日に出願され、標記出願の譲受人に譲渡された
「不揮発性記憶メモリ安全性回路」と題する米国特許出
願第710,802号に開示されている。本願において開示さ
れた回路は、計算メモリが絶えず稼働可能である時間の
量を制御する手段および記憶された価値ある会計情報
が、不注意に変更または消失されるのを防ぐ保護手段を
提供する。 会計情報を保持するために２個の別置メモリを使用す
ることは、米国特許第4,481,604号に開示されている。
この米国特許において、電子郵税料金メータに生ずる誤
謬条件の可能性を減少するのに、このようなメモリ冗長
度が利用される。 CPU58には、母線60,62および64により、プログラム記
憶ROM74が接続される。このROM74においては、CPU58に
より要求される作業指示および定数が記憶されている。 また、RAM76が設けられ、郵税料金の記録を含む一時
的データおよび通常のプログラムを遂行する間、CPU58
により要求される他の情報を記憶する。公知のように、
このような装置は“スクラッチ パッド"RAMと通常言わ
れている。 CPU58にはまた、クロック／カレンダ装置78が接続さ
れる。その装置は、現在の時間および日附に関する情報
を保持するために設けられる。このような情報は、主と
して郵税証印の一部として印刷するために要求される。
本実施例においては、ヴォールト52は、印刷のために現
在の時刻および日附をホスト54に提供する。図面に明ら
かなように、クロック／カレンダ装置78はホスト58内に
含まれることができ、それによって各印刷される郵税証
印毎にヴォールト52からホスト54に提供される。さらに
他の実施例においては、ヴォールト52およびホスト54は
それぞれクロック／カレンダ装置を有する。ヴォールト
52およびホスト54のそれぞれにおいて適当なソフトウェ
アルーチンが、郵税証印の印刷の前に、各モジュールに
おける時間と日附が一致していることを証明するために
利用される。それにより、安全性がより一層向上され
る。 母線60,62および64に接続される上記設置の他に、証
印ROM80が設けられる。本発明によると、郵税証印18の
固定パターン19（第２図に示す）の表示またはコピーを
ROM80が永久的に記憶している。上記のように、本実施
例においては、押捺パターン19はそれを印刷するのに必
要とされるドットマトリクスパターンを表わす一連のデ
ータバイトとして記憶される。固定パターン19を表わす
データのバイトは、印刷される郵税証印毎にヴォールト
52によりホスト54に提供される。したがって、システム
50を使用することにより高度の安全性が下記の点におい
て達成される。すなわち、ヴォールト52が付設されてお
らず、さらに２個のモジュール間に必要な連絡が予め規
定されかつ特殊な方法においてなされていなければ、郵
税証印の図式が故意または不注意にホスト54により再生
され得ないということである。このように、各被印刷郵
税証印のヴォールト52による計算は確実なものとなる。 上記より明らかなように、本発明の上記の面は種々の
適当な方法により遂行される。たとえば、固定パターン
19はなお一層の安全性を得るために分解されるか、また
は暗号化されてROM80内に記憶される。他の一例とし
て、固定パターン19は、データがヴォールト52またはホ
スト54内に記憶されている数式により演算されるとき、
証印の図式パターンを画くのに適した一定の順序データ
として、ROM80内に記憶される。 本発明のこの面を使用したさらに他の例として、ROM8
0内の証印表示はヴォールト52により記憶されるため
に、ホスト54に供給される。この証印表示は、システム
50が使用されるため、先ず発動され準備されるとき、一
回提供されるであろう。したがって、システム50の使用
の間、証印のコピーをホスト54が保持するから、各証印
印刷作業間の伝達に必要なデータ量は極めて低減され
る。ヴォールト52およびホスト54間にできるだけ多量の
データを伝送するための効率的かつ高速手段を提供する
ために、高速データ通信手段が要求される。この通信手
段は、CPU58をホスト54内の制御CPU84に結合するCPU間
インターフェース82により提供される。CPU間インター
フェース82の動作は、下記に詳細に記述される。 CPU84の機能は、書類の位置およびホスト54に結合さ
れた郵便物印刷機（図示せず）により提供されるシステ
ムタイミング入力に応じて、印刷機モジュール56により
書類（第５図に図示せず）上にする郵便税証印の印刷を
制御することである。このような郵便物印刷機は、主と
して書類フィーダおよび書類コンベヤよりなり、封筒に
挿入するために書類を照合する作用をする。封筒には、
一定価格の正確な郵税が印刷される。ある高速郵便物印
刷機においては、郵税の印刷を必要とする封筒を３枚以
上１秒間に印刷できるものがある。このような高速作業
はCPU84が「実時間」情況下において作動し、したがっ
てこの作動に適合した型を有することを必要とする。こ
のような要求に適合したマイクロプロセッサの一つの型
は、68000ファミリのマイクロプロセッサの一員であ
り、この種のマイクロプロセッサは、Motorola corpora
tionおよびその他製造業者により製造されている。 CPU84には、複数の母線、すなわち制御母線86、デー
タ母線88およびアドレス母線90が接続され、それらはCP
U84を複数のメモリおよびI/O装置に結合するためのもの
である。 復号器論理ブロック92は、公知の方法にてアドレス、
制御母線90および86を復号する作用をして、複数の装置
選択信号（図示省略）の中の一つを発生してCPU84の母
線86、88および90に接続された装置の中の適当な一つを
動作させる。 指示ROM94は、CPU84により要求される作動指示および
定数を有しており、郵税証印の印刷を制御する機能を果
すものである。スクラッチパッドRAM96は、作業に必要
な可変および一時的データを有するようCPU84により利
用される。 CPU84に郵便物印刷機および外部装置を連通するため
の手段を備えるために、同期検証論理ブロック98および
郵税入力論理ブロック102が設けられる。この同期検証
論理98の目的はCPU98に郵便物印刷機（図示省略）から
の入力を供給することであり、この入力は郵便物印刷機
（図示省略）により処理される書類に関するタイミング
および位置を表わすものである。さらに、同期検証論理
98は、CPU84から必要制御信号を郵便物印刷機（図示省
略）へ出力するために設けられる。 郵税入力論理102ブロックは、各書類につき要求され
る郵税のドル額を表わすデータを入力するために設けら
れる。この入力は、たとえば作業者鍵盤または書類重量
測定機の出力により供給される。各書類につき要求され
る郵税の額は、上記したように、ヴォールト52がその額
の計算をなし得るようにCPU84からCPU58へ供給される。 さらに上記の論理ブロックの他に、RS-232-CまたはIE
EE-488または他の汎用直列または平行通信チャンネルの
如き標準通信リンクを介して、CPU84を他の装置にイン
ターフェースするための通信リンク100、すなわち通信
論理ブロックが設けられる。通信リンク100に接続され
る装置の例としては、システムの状態および計算情報を
印刷するための印刷機または郵便施設会計コンピュータ
のような中央コンピュータとの電話通信をなさしめる変
復調装置である。 CPU84に基本的な機能の一つ、すなわち郵税証印の印
刷を果す能力を与えるために、高速DMA104装置が設けら
れ、母線86,88および89をインク噴射印刷機モジュール5
6に接続する。公知のように、このようなDMA装置は、主
としてモジュール56のようなI/O装置とマイクロプロセ
ッサメモリ間に、システムマイクロプロセッサを介在せ
しめることなくデータを伝達する働きをする。 作動に当たってCPU84は、RAM96内にヴォールト52によ
り提供される郵税証印の固定パターンを示すデータバイ
ト、およびさらに郵税額22および日附23（第２図に図
示）の如き可変部分を示すデータを臨時的に記憶する。
完全な証印は、たとえば証印18を形成するために要する
ドットマトリクスパターンを示す複数のバイトとして表
わされる。CPU84により作動された後に、DMA104はモジ
ュール56に書類上に印刷するために、MAM96からの証印
ドットマトリクスデータを供給する働きをする。 上記の如く、本発明のこの実施例の一面は郵税証印18
の固定部分19のドットマトリクス表示のようなデータの
大ブロックを急速にヴォールト52からホスト54へ伝達す
る能力である。本明細書に記載される如く、本発明はRA
Mメモリ交換またはスワッピング技術を使用するデータ
ブロック伝達手段を有する。 第６図は、第５図のCPU間インターフェース82を示す
構成図である。インターフェース82は、アドレスおよび
制御母線マルチプレクサ110よりなる。インターフェー
ス82は、ヴォールト（52）制御母線60（VCTRL）を第１
通信RAM（112）制御母線114または第２通信RAM（116）
制御母線118の何れかに制御可能に接続し、さらにまた
ヴォールト（52）アドレス母線64（VADRS）をRAM（11
2）アドレス母線120またはRAM（116）アドレス母線122
の何れかに同時に接続するためのものである。 マルチプレクサ110は、さらにホスト（54）制御母線8
6（HCTRL）をRAM（112）制御母線118またはRAM（116）
制御母線118の何れかに同時的に接続し、さらにまたホ
スト（54）アドレス母線90（HADRS）をRAM112アドレス
母線120またはRAM（116）アドレス母線122の何れかに同
時的に接続するものである。上記により明らかなよう
に、マルチプレクサ110は次のように作動する。すなわ
ち、ヴォールト52がRAM112に接続されると、ホスト54は
RAM116に接続され、交互にヴォールト52がRAM116に接続
されると、ホスト54がRAM112に接続される。データマル
チプレクサ124は同様に作動し、ヴォールト（52）デー
タ母線62（VDATA）をRAM112のデータ母線126またはRAM1
16のデータ母線128に接続する。ホスト（54）（HDATA）
データ母線88は、同様にRAM112またはRAM116の何れかに
接続される。マルチプレクサ110と124とは、マルチプレ
クサコントロール（132）論理ブロックにより生成され
たMUXCTRL（130）信号により制御される。コントロール
132は、入力VRW134（ヴォールト読み／書き）、HRW136
（ホスト読み／書き）、VCRSEL138（ヴォールト通信レ
ジスタ選択）およびHCRSEL140（ホスト通信レジスタ選
択）、入力駆動コントロール132に応答し、RAM112およ
び116をヴォールト52およびホスト54間において交換す
る。このRAM112および116の交換を容易にするために、
１バイトヴォールト通信レジスタ142（VCR）と１バイト
ホスト通信レジスタ144とが設けられる。VCR142はヴォ
ールト52に書込まれ、ホスト54により読取られるように
作動することができる。 ヴォールト52およびホスト54はそれらの通信レジスタ
をそれぞれ読取り、コントロール132の７ビット状態符
号が他方により書込まれたかどうかを決定する。各通信
レジスタの第８番目のビットは、下記に詳述されるよう
に、メモリ交換サイクルに関するコントロール132の現
在の状態を示す。状態符号は、たとえばRAM112または11
6内に記憶されていたデータの型を表わすものである。
たとえば状態符号が、ヴォールトがRAM112または116の
一つの中にデータのブロックを記憶していることを示す
ホスト54により検出されるならば、VCR142に書込みによ
って応答するであろう。この書込みは、コントロール
（132）活性化ライン146により遂行される。ヴォールト
52が予めHCR144に書込みをしていたと仮定すると、RAM
メモリ交換またはスワッピングは、コントロール132に
より自動的に遂行される。もしヴォールト52が未だにHC
R144に書込みをしていなかったならば、ヴォールト52が
HCR144に書込むまではスワッピングは未決定である。HC
R144に対する書込みは、コントロール（132）活性化ラ
イン148により達成される。スワッピングがコントロー
ルにより遂行された後に、ヴォールト52によりデータを
与えられていたRAMはホスト54に連結される。したがっ
て、ホスト54がRAM内のデータを読むことが可能にな
る。 データブロックを２個の処理手段間に伝達する方法
（この方法は本発明の一特徴をなす）にしたがって、CP
R間インターフェース82の上記作動の概略が提供され
る。第７図、特に第7a図について、ヴォールト52はまず
データ107のブロックをたとえばRAM112内に供給する。
このデータは、郵税証印の固定パターンのドットマトリ
クス表示である。データの１ブロックはRAM112に記憶さ
れる１バイトから、RAM112内にて記憶され、そのバイト
の数は本実施例では2047バイトである。データ107は、V
CTRL60、VADRS64およびVDATA62（これらは集合的に母線
109として示される）を介して供給される。母線109は、
マルチプレクサ110および124（略図的に、第７図におい
てスイッチ111として示される）を介してRAM112のアド
レス（120）、コントロール（114）およびデータ（12
6）母線に結合される。これらの母線は、集合的に母線1
13として示される。 第7b図において、データ107をRAM112に書込んだ後、
ヴォールト52は線115により示されるように、適当な通
信符号をHCR144に書込む。通信符号の書込みは、線117
により示されるようにコントロール132により感知さ
れ、コントロール132にホスト54によるVCR142へ次の書
込みに対する準備をさせる。さらにまた、ヴォールト52
によるHCR144に書込まれた通信符号は、その後、線119
にて示されるようにホスト54により読取られるのに利用
できる。 第7c図において、HCR144に書込まれた通信符号を読取
った後に、ホスト54は線121により示されるように、適
当な通信符号をVCR142に書込むことによって応答する。
この通信符号121の書込みは、線123により示されるよう
にコントロール132により感知される。コントロール132
は以前より線117により備えられていたので、符号121の
書込みサイクルの終了に当たりマルチプレクサ111を反
転するように動作する。さらに、ホスト54によりVCR142
に書込まれた符号121は、その後ヴォールト52により線1
25により示されるように、読取られるのに利用される。 第7d図において、符号書込みサイクル（第7c図に示す
121）の終了後、スイッチ111によりなされた接続がコン
トロール132により反転され、RAM112はホスト54に接続
され、RAM116はヴォールト52に接続されるようになる。
ホスト54は、ヴォールト52によりRAM112内に記憶された
データ107のブロックの読取りが可能となる。このデー
タ107は、HCTRL86、HADRS90およびHDATA88母線（集合的
に母線129として示される）を経て読取られる。また母
線129は、スイッチ111を経てRAM112の線113より結合さ
れる。図面に明らかなように、ホスト54はデータ107を
読取っているが、ヴォールト52は同時にさらに他のデー
タブロック（図示省略）をRAM116へ供給することができ
る。このさらに他のデータは、後にホスト54によりデー
タ107の後に読取られる。同時に第7a図において、ホス
ト54は、ヴォールト52によるRAM112のデータの供給と同
時にデータ（図示省略）のブロックをRAM116へ供給する
ことができる。 本発明の一面を示すCPU間インタフェース82の作用
は、他のCPU通信技術に比べ多くの利点を有する。 この利点の一つは、各CPU、すなわちCPU58とCPU84は
それに接続されている通信RAMへの書込み、およびそれ
よりの読取りを他のCPUから妨害されることなく行うこ
とができるという点にある。したがって、メモリアクセ
スの調節は必要でなく、このような調節によって蒙る追
加メモリアクセス時間はなくてすむ。 他の利点は、各CPUはこれに接続している通信RAMの全
内容へのアクセスを有しており、したがってこのような
アクセスを制御するソフトウェアプログラムの性質を簡
易化することである。 本発明のCPU間インターフェース82のさらに他の利点
は、次の点にある。すなわち、このインターフェースの
使用が、ヴォールト52がアクセスをHCR144に書込むこと
により許可しなければ、ヴォールト52に対するアクセス
を得ることができないので、ホスト54とヴォールト52間
の追加的な安全性を提供することである。通信RAM内に
記憶されたヴォールトデータに対するアクセスを得るた
めに、ホスト54により書込まれた上記通信符号は暗号化
されたものでも良く、したがってヴォールトデータの安
全性を保証する。こゝで注意すべきことは、ホスト54は
ヴォールト52内のデータに対して制限されたアクセスを
有するのみであるということである。このアクセスは、
通信RAM内のヴォールト52により供給されたデータに限
られている。したがって、ホスト52NVMRAM68またはBBRA
M70内に記憶されている貴重な会計データを故意または
不注意に、変更または消去する可能性は除かれる。 第８図、第９図および第10図について述べれば、これ
はCPU間インターフェース82のブロック線図である。こ
こに、図示論理回路の動作の説明そ容易にするため、論
理１信号を“高”、論理０信号を“低”とする。またも
し信号が肯定されるならば、これは低とみなされる。同
様に、もしある信号が否定されるならば、この信号は高
とみなされる。 第８図には、通信RAM112と通信RAM116が図示されてい
る。それぞれに接続された11アドレスライン、VMA0〜VM
A10およびHMA0〜HMA10によって、RAM112とRAM116はそれ
ぞれ2048バイトのデータを記憶することができるが、後
述のようにそのうち2047バイトのみが使用される。また
各RAM112と116は、アドレスバス120と122のほか、それ
ぞれ制御バス114,118とデータバス126,128とを有する。 制御バス114は、通信VMCE150（チップ・エネーブ
ル）、VMRW152（読み出し／書き込み）およびVMOE（出
力エネーブル）からなる。肯定されるVMCE150が、動作
のためにRAM112を選択する。RAMの書き込みサイクル中
にVMCE150に関連して肯定されるVMRW152が、データバス
126上に存在するデータをアドレスバス120によって選択
された場所に記憶するために、RAM112を作動する。RAM
読み出しサイクル中にVMCE150と関連して肯定されるVMO
E154が、RAM112中の複数のデータバスドライバ（図示さ
れず）を作動して、これによってアドレスバス120によ
って選択されたデータをデータバス126上に出力させ
る。RAM116のアドレスバス122、制御バス118およびデー
タバス128の動作は、RAM112について上述したものと同
一である。 第９図に図示のアドレス−制御マルチプレクサは、複
数のクオッド２入力−１出力型マルチプレクサ162〜176
からなる。作動に際して、このような１つのマルチプレ
クサ（たとえばマルチプレクサ162）は、Ｓ（選択）入
力が高であるか低であるかによって、入力1Aまたは1Bに
現れるデータを出力1Yから出力する。代表的には、Ｓ入
力が低の場合、入力1Aに加えられるデータが出力1Yに現
れる。Ｓ入力が高である場合、入力1Bに加えられたデー
タが出力1Yに現れる。同様に、入力2Aと2Bに現れるデー
タは、出力2Yに現れる。図示のように、マルチプレクサ
162〜168の入力ＡはVADRS64とVCTRL60とに関連され、こ
れに対して入力ＢはHADRS90とHCTRL86とに関連されてい
る。マルチプレクサ162〜168の出力Ｙは、RAM112のアド
レスバス120と制御バス114とに接続されている。 またこの図から明らかなように、マルチプレクサ170
〜176の入力ＡはHADRS90とHCTRL86とに接続され、その
入力ＢはVADRS64とVCTRL60に接続されている。マルチプ
レクサ170と176の出力Ｙは、RAM116のアドレスバス122
と制御バス118に接続されている。このようにして、マ
ルチプレクサ162〜176のＳ制御入力に共通に接続された
MUXCTRL130が低であるとき、RAM112のアドレスバス120
と制御バス114がそれぞれVADRS64とVCTRL60によって、
それぞれマルチプレクサ162〜168を介して駆動される。
同様に、RAM116のアドレスバス122と制御バス118は、HA
DRS90とHCTRL86とによって、それぞれマルチプレクサ17
0〜176を介して駆動される。MUXRAL130が高の場合、逆
の状態が生じる。すなわち、RAM112はHADRS90とHCTRL86
とによって駆動され、RAM116はVADRS64とVCTRL60によっ
て駆動される。マルチプレクサ162〜176がそれぞれの出
力を駆動できるように、各マルチプレクサデバイスの作
動低出力エネーブルピンがライン178を通して回路アー
スに共通に接続されている。 さらにマルチプレクサ110はNANDゲート180を有し、こ
のゲートの11入力は、それぞれVADRS64のアドレスライ
ンVA0〜VA10に接続される。ゲート180の出力は、VADRS6
4がアドレスヘキサデシマル7FFに等しい時に低となり、
したがって信号VCRSEL138を肯定する。同様にNANDゲー
ト182は、HADRS90のそれぞれのアドレスラインHA0〜HA1
0に接続され、HADRS90がアドレスヘキサデシマル7FFに
等しい時にHCRSEL140を肯定する。このようにして、通
信レジスタのアドレス、すなわちVCR142〜HCR144はRAM1
12と116のアドレスと重なる。さらに詳しくは、各RAMの
最高指令可能場所は実際上通信レジスタのアドレスであ
る。このように、アドレスオーバラップの目的は、下記
のマルチプレクサ制御132の説明において明らかとなろ
う。 第10図について述べれば、データマルチプレクサ124
とマルチプレクサ制御132とが図示されている。データ
マルチプレクサ124は４個のバストランシーバ184,186,1
88,190を含み、これらのバストランシーバはそれぞれRA
M112と116のデータバス126,128をヴォールトデータバス
VDATA62またはホストデータバスHDATA88に選択的に接続
する。トランシーバ184と190を通してのデータ流れ方向
は、VMRW152ラインの状態によって選択され、ヴォール
ト52ラム書き込みサイクル（VMRW肯定）中のデータ流れ
方向は、VDATA62からラム112の方向である。ヴォールト
52読み出しサイクル（VMRW高）中のトランシーバ184と1
90を通してのデータ流れは、ラム112または116からVDAT
A62への方向である。トランシーバ186と188は同様に、
ホストデータバスHDATA88をラム112または116に接続す
るように、HMRW158の状態によって制御される。 どのトランシーバが作動されるかの選択、すなわちど
のトランシーバがエネーブル（EN）入力を低にするかの
選択は、インバータ198とNANDゲート204n,204o,204pお
よび204gと関連してMUXCTRL130の状態によって示され
る。 図示のようにMUXCTRL130が低の場合、トランシーバ18
4のEN入力は、インバータ198の出力256と否定されるVCR
SEL138との関連において、ゲート204nの出力254によっ
て低になされる。同様に、トランシーバ188は出力256と
否定されるHCRSEL140との関連において、ゲート204pの
出力258によってエネーブル化される。このようにしてV
DATA62がRAM112に接続され、HDATA88がRAM116に接続さ
れる。低であるMUXCTRAL130は、ゲート204oと204qの出
力260と262に対してそれぞれ高を強制することによっ
て、トランシーバ186,190をディスエーブル化する。 MUXCTRL130が高の場合、インバータの出力256が低で
あるから、ゲート204nと204pとを介して、トランシーバ
184と188とをディスエーブル化すると同時に、ゲート20
4nを介してトランシーバ186をエネーブル化し、またゲ
ート204qを介してトランシーバ190をエネーブル化す
る。このようにして、MUXCTRAL130が高の場合、VDATA62
がトランシーバ190を介してRAM116に接続され、HDATA88
がトランシーバ186を介してRAM112に接続される。 前述のように、VCR142とHCR144のアドレスがRAMS112
と116のアドレスに重なる。ヴォールト52またはホスト5
4がそれぞれの通信レジスタを読み出すときにバスコン
テンション状態を避けるため、この時間中トランシーバ
184〜190をディスエーブル化する必要がある。これは、
VCRSEL138信号とHCRSEL140信号とがゲート204h〜204qに
対する入力として含まれることによって達成される。 たとえばVCRSEL138は、ヴォールト52がVCR142を読み
出す間、肯定されている。VCRSEL138はVCR142の出力制
御に加えられて、内部のバスドライバをエネーブル化し
てVDATA62を駆動することにより、先にホスト54によっ
てVCR142の中に記憶されたデータを出力する。出力254
と262が高になされたことによって、VCRSEL138が肯定さ
れる時、両方のヴォールトトランシーバ、すなわち184
と190がディスエーブル化される。このようにして、VCR
142のみがエネーブル化されてVDATA62を駆動する。ホス
ト54がHCR144を読み出す間に、同様に肯定される信号HC
RSEL140がゲート204oと204pとを介して、トランシーバ1
86と188をディスエーブル化することによって、HCRSEL1
40がHCR144のみをエネーブル化してHDATA88を駆動す
る。 いま、第９図の下部に図示のマルチプレクサ制御132
について述べれば、制御132は、所望の機能を実施する
ために相互接続された種々の型の論理要素を有する組み
合わせ論理ブロックからなることが分かる。基本的にそ
の機能は、RAM対112と116をヴォールト52またはホスト5
4に接続するため、MUXCTRL130信号の状態を制御するに
ある。制御132によってなされる他の機能は、通信レジ
スタ142と144の動作を制御し、さらにこれらの通信レジ
スタ142と144がそれぞれホスト54とヴォールト52によっ
て書き込まれた時に、RAM112と116の交換を実施するに
ある。 第10図に図示のように、マルチプレクサ制御132は第
１および第２セット−リセットフリップ−フロップ（SR
FF）221と223とからなり、これらのSRFFは交差接続NAND
ゲート204c,204d,204eおよび204fからなる。SRFF221は
出力222を有し、SRFF223は出力224を有する。さらに制
御132はフリップ−フロップ（FF）225を有し、このフリ
ップ−フロップ225はNANDゲート204g〜204と、インバー
タ202c,202dおよび202eとからなる。FF225の出力226はX
ORゲート208とNANDゲート204mからる。 制御132の動作の説明を容易にするため、前記のよう
にMUXCTRAL130が低であって、ヴォールト52をRAM112に
接続し、ホスト54をRAM116に接続するものと仮定する。
また出力222と224が低、出力226が高と仮定する。 いまホスト54がRAM交換を開始しようとすれば、ホス
ト54は適当なコードをVCR142に書き込むであろう。これ
は、ホスト54がデータをHDATA88上に置き、HRW136と関
連してHCRSEL140を肯定する時に実施され、これら２信
号は、ホスト54が書き込みサイクル中にRAMアドレス7FF
をアドレスする時に肯定されることを注意しよう。HRW1
36とHCRSEL140が肯定されてORゲート200bの出力212を低
になし、この低になった出力がインバータ202bによって
反転されてインバータ202bの出力228に高として現れ
る。 出力228はORゲート200dの一方の入力に接続され、ゲ
ート200dの他方の入力はSRFF223の出力224に接続され、
この出力224はこの時点においては低である。高出力228
の付加は、ゲート200dの出力230を高にならせ、この出
力230はNANDゲート204bの一方の入力に加えられる。ゲ
ート204bの他方の入力はFF225の出力226に接続され、こ
の出力226はこの時点において高である。ゲート204bの
両方の入力は高であって出力232を低にし、この出力がS
RFF223の出力224を状態変化させて高にさせる。この高
出力がORゲート200dにフィードバックされるので、ホス
ト54の書き込みサイクルの終了時に、出力224は高に留
まる。ホスト54の書き込みサイクルの終了は、出力212
を高に戻らせる。出力212上のこの信号の立ち上がり縁
がVCR142のCLK入力を起動させることによって、レジス
タ142によってHDATA88上に存在する前記データコードを
記憶させる。 前記ホスト書き込みサイクルの終了時に、制御132は
「アームされた」と言うことができる。すなわち、次の
HCR144への書き込みがMUXCTRL130の状態を変更させ、こ
れによりマルチプレクサ110と124を起動させて、RAM112
と116をヴォールト52とホスト54の間において交換また
は「スワップ」させる。 HCR144に書き込むため、ヴォールト52がVRW134と関連
してVCRSEL138を肯定し、これらの２信号の肯定がORゲ
ート200aの出力216を低にならせる。出力216の低がイン
バータ202aによって反転され、高としてORゲート200cの
入力234に加えられる。ORゲート200cの出力236がNANDゲ
ート204aの入力に加えられ、NANDゲート204の他方の入
力はFF225の出力226の故にすでに高状態にある。次に、
NAND204の出力238が低に移行し、この出力238がSRFF221
の出力222を高にさせる。この高状態がORゲート200cに
フィードバックされるので、ヴォールト52の書き込みサ
イクルの終了時に出力222が高状態に留まる。 ４入力NANDゲート206はその入力として、SRFF221の出
力222と、SRFF223の出力224と、ORゲート200bの出力212
と、ORゲート200aの出力216とを有する。このようにし
て、前記ホスト54とヴォールト52の書き込みサイクルの
直後に、NANDゲート206の出力220が高状態となることが
分かる。出力220は単一入力としてFF225に加えられ、ま
たNORゲート196aと196bからなるヴォールト交換状態ラ
ッチ240、およびNORゲート196cと196dからなるホスト交
換状態ラッチに対する入力となる。 状態ラッチの目的は、ヴォールト52に対する表示ビッ
トまたは状態ビットを提供するにある。状態ビットの状
態は、ホスト54が状態語をVCR142に書き込んだか否か、
またメモリ交換が生じたか否かを表示する。 操作に際して、状態ラッチ240の出力254は、NORゲー
ト196aと196bに対する入力の正規状態の故に、原則とし
て高状態にある。NOR196bに対する１つの入力はインバ
ータ202bの出力228であり、この出力はVCR142へのホス
ト54の書き込みサイクル中のみ高状態になることは理解
されよう。 NOR196bの出力254は常態において高であり、この出力
が入力としてバスバッファ192に加えられ、さらに入力
としてNOR196aに加えられる。前記のように、NOR196に
対する他方の入力は、ANDゲート206の常態において低状
態の出力220である。VCR142に対するホスト54の書き込
みサイクル中に、出力228は高状態であり、この出力228
が出力254を低状態にならせる。この低状態がNOR196aに
フィードバックされ、前記ホスト54の書き込みサイクル
後に出力254を低状態に留まらせる。バッファ192の出力
258が、VDATA62のVD7に接続される。バッファ192のエネ
ーブル入力が出力138に接続され、この出力はヴォール
ト52のVCR142読み出し中に低状態にある。このようにし
て、VCR142から読み返される状態語は、ホスト54によっ
てVCR142の中に記憶された７ビットのデータからなり、
データの第８ビットは状態ラッチ142の状態である。ヴ
ォールト52は、出力258の状態をモニタすることによっ
て、ホスト54がVCR142に書き込み、これによってメモリ
交換をアームし、または開始したか否かを確定すること
ができる。 ANDゲート206の出力220が高状態となるときに状態ラ
ッチ240がその常態の高出力状態にリセットされ、さら
に後で述べるように出力220はメモリ交換中高状態にな
る。このようにして、ヴォールト52は、出力258をモニ
タすることにより、いつメモリ交換が生じたかを確定す
ることができる。 状態ラッチ242の動作は、状態ラッチ240の動作と同様
である。出力234は、入力としてNORゲート196dに接続さ
れてラッチ242の出力256を変更し、この出力256の状態
は、バスバッファ194の出力260を介してホスト54に与え
られることは理解されよう。 FF225の動作を説明しやすくするため、下記の４表、
すなわち表１〜表４を参照しよう。これらの表には、一
部の論理デバイスの出力状態が示されている。初期状態
を表１に示した下記の状態と仮定する:FF225出力MUXCTR
L130が低、出力226が高、またNAND206の出力220が低。 表２に見られるように、出力220が高となり、ヴォー
ルト52とホスト54が共に通信レジスタ144と142に書き込
んだことを示す場合、FF225がMUXCTRL130を低状態から
高状態に変化させる。このようにして、前述のようにマ
ルチプレクサ110と124がヴォールト52をラム112に接続
させる。また、出力226が低状態になされることも理解
できよう。出力226が低状態になると、SRFF221と223の
両方をリセットさせることにより、出力222と224を低状
態になす。出力221と223はNAND206に対する入力である
から、出力220も低状態に戻る。このようにして、出力2
20が高状態になった直後に、FF225の作用によってこれ
は低状態に戻る。出力220が高状態に留まる時間間隔
は、FF225とSRFF221および223を含む論理素子の伝搬遅
れによって確定され、代表的な遅れ時間は50ナノ秒であ
る。 表３について述べれば、出力220が低状態に戻った直
後のFF225を含む種々の出力の状態を示す。この表から
明らかなように、MUXCTRL130は高状態に留まり、これは
望ましい結果である。また出力226は高状態に戻ってお
り、これによりSRFF221と223を再びヴォールト52および
ホスト54によってセットさせることができる。 いま表４について見れば、これは他のメモリ交換サイ
クルであって、この場合ヴォールト52とホスト54は再び
通信レジスタ144と142にそれぞれ書き込んでいる。この
表から見られるようにMUXCTRL130は再び低状態となり、
これによって、下記に述べたようにマルチプレクサ110
と124を起動させる。また出力226は再び低状態となり、
この低状態が表２について述べたようにSRFF221と223を
リセットするであろう。 表１ 出力 状態 130 低 220 低 244 高 245 高 246 高 247 低 248 高 249 低 250 高 251 高 252 低 226 高 表２ 出力 状態 130 高 220 高 244 低 245 高 246 高 247 低 248 高 249 高 250 低 251 高 252 高 226 低 表３ 出力 状態 130 高 220 低 244 高 245 高 246 低 247 高 248 低 249 低 250 高 251 低 252 低 226 高 表４ 出力 状態 130 低 220 高 244 低 245 低 246 高 247 高 248 低 249 高 250 高 251 高 252 高 226 低 CPU間インターフェース82は、個別の論理素子からな
るものと前述したが、その中に含まれる回路を集積回路
（IC）とし、NANDゲートおよびインバータなどの個別の
論理デバイスを単一回路パッケージの中に含まれた共通
基板上に製造することによって適当に製造できる。また
ヴォールト52を含む回路も単数または複数のICデバイス
として製造し、サイズ、所要電力および製造コストを低
減させ得る。さらに、このような単数または複数のICデ
バイスは、各種の小型の低コストのエンクロージャ内部
のパッケージングに適している。 このようなヴォールトエンクロージャ300を、第11図
に図示する。この場合、ヴォールト52の各回路が、第５
図のブロック52の機能を有する単一のLSI（大規模集積
回路）302の中に集積されている。この図から明らかな
ように、回路302は、マイクロプロセッサ304と、安全性
論理306と、NVM380と、BBRAM310と、プログラムROM312
と、スクラッチパッドRAM314と、クロック／カレンダ31
6と、証印ROM318とからなる。さらに回路302は、ホスト
システム322と通信するためのCPU間インターフェース32
0を含み、このホストシステムは、文書（図示せず）に
対して証印を押すための高速インクジェットプリンタ−
モジュール（図示せず）を有する郵送機とすることがで
きる。 エンクロージャ300は、代表的なクレジットカードの
実際寸法を有し、デバイス302を環境汚染から防護する
とともに、電気絶縁性で剛性または半剛性の絶縁物質の
ラミネートで作ることができる。またエンクロージャ30
0は、CPU間インターフェース320をホスト322に接続する
ために、外側面に露出された複数の導体324を有するこ
とができる。 操作に際して、モジュール300をホスト322の中に備え
られた嵌合エンクロージャ326の中に挿入し、導体324を
ホストCPU330の同形の導体328に接触させてホストCPU33
0をヴォールトLSI回路302に接続させることができる。 このようなクレジットカード状エンクロージャの中に
ヴォールトエレクトロニクスを格納する利点は、種々あ
る。第１に、このような小型のヴォールトは低コストの
大量生産技術に適している。第２に、このようなヴォー
ルトは、これを適当な郵便施設に転送しまたは郵送し
て、その中に収容されている会計データを読み出し、妥
当性を検査することができる。 本発明は、上記実施例に限定されるものでなく、その
趣旨の範囲内において任意に変更実施できる。
に印字された表示の値を記録するための会計レジスタを
含む安全な料金装置モジュールを持つとともに、電子形
式で蓄積された表示を持つ装置に関する。たとえば、モ
ジュラ郵税印字装置では、安全料金モジュールが印字モ
ジュールから分離可能であり、印字されるべき表示を料
金モジュール内に蓄積することにより一層大きな安全が
達成される。そして、料金モジュールは表示を印字する
許可付きの印字モジュールを提供するだけでなく、料金
モジュールが表示そのものを提供するものでなければな
らない。 （従来技術） 切手貼付代わりに郵便料金の印字を行う郵税メータ
は、通常郵便物上に郵便情報を印字するプリンタを含ん
でいる。この種の郵税料金計は、1978年６月27日発行の
米国特許第4,097,923号明細書に記述されている。1983
年12月20日発行の米国特許第4,422,148号明細書にも、
もう一つのプリンタを用いた例が記述されている。 上記郵税料金計は、いくつかの変形を伴う。たとえば
ある変形例では、遠隔料金徴収が利用でき、この場合キ
ーボード上に３位置料金徴収スイッチの操作用のキーが
設けられている。装置の操作者は、遠隔料金徴収を行う
キーボードにエントリするための適当な組み合わせが与
えられる。他の変形例では、キーボード上の３つの料金
徴収スイッチが、キーを必要としない簡単なノブにより
制御される。この種の装置では、料金計は郵便局で手動
で再徴収されるが、サービス機能は遠隔料金徴収装置形
式のユニットのものと同様の方法で局部的に損なわれ
る。 上述の料金計は、いずれも料金計と一体的なプリンタ
を含んでいる。これらの料金計は例示したような用途に
用いられているが、コスト低減および速度、効率の向上
のために、常に新規で改良された郵税料金計装置を開発
することが重要である。 周知のように、通常の装置では郵税料金計は、郵便物
等に料金表示を行うために印字装置を含んでいる。この
料金計に内蔵の印字装置は、コストおよび料金計の複雑
さを加えることになる。 このような内蔵印字装置を持たない郵税料金計が、特
願平62-58388号に記述されており、この料金計はホスト
に備えられたプリンタに確認信号を与える。次いで、プ
リンタは確認信号からの情報を含む情報を印字する。 通常は、電子料金計では料金計内の郵税料金ファンド
が安全であることが重要である。ファンドが安全である
こととは、プリンタが郵税料金の表示を印字するとき、
郵税料金計内の会計レジスタが常に印字が行われたこと
を反映すべきであるといることである。通常の郵便装置
では、料金計とプリンタとが一体的であるから、これら
両者はインターロックされて郵税料金表示の印字が会計
処理なしに行われないようになっている。郵便局は、一
般に会計情報が郵税料金計内に蓄積され安全に保管され
ることを要求する。そして、改良された郵便装置は、料
金計に保管されたファンドの量の変化が不正規手続きお
よび会計未処理となることを防止する安全措置を含むべ
きである。また郵便局は、料金計が、利用中も利用され
ていないときも、登録および周期（つまり、たとえば６
ヶ月毎の）的な検査の要件に厳格に適合するようにして
おくことを要求する。これは、郵便局に料金計の使用お
よび虚偽の発見について記録を保持することを可能にす
る。そして、記録管理、検査および料金計の使用に関す
る管理コストもある。 依然として、より低廉で高速の郵税料金計の要望があ
る。上述のように、通常は郵税料金計がそのコストを押
し上げる周辺機器と組み合わされている。 そこで、より低廉でより能率的な郵便装置に適合し得
て、上述の郵税料金計を組み合わされた高度の安全レベ
ルを維持することもできる郵税料金計を開発することが
重要である。 （発明の目的） 上記目的は、安全ヴォールトモジュール内に配され、
印字される表示を蓄積する蓄積手段を持つ本発明の証印
印字装置により達成される。また、このヴォールトモジ
ュールは、装置会計データを安全に維持し、記録として
保存しておくものである。このヴォールトモジュールに
は、プリンタモジュールに結合されているホストモジュ
ールに結合されており、表示が印字される。ヴォールト
モジュールおよびホストモジュールは、メモリ交換、両
者間での双方向のデータのブロックを転送する技術を行
う高速通信バスによりともに結合されている。 後述する実施例では、会計ユニットを有する電子郵便
税料金計を含んだ高速郵便装置が示されている。会計ユ
ニットは、処置ユニット、実施例ではマイクロコンピュ
ータ、不揮発性メモリ（NVM）およびマイクロコンピュ
ータに接続された不揮発性Ｍデータ保護ユニットをそな
える。加えて、マイクロコンピュータは表示メモリに結
合されており、郵便料金表示の固定パターンがデジタル
形式で蓄積されている。 郵便料金計は、郵便料金表示のために、所与値として
のコード化された価値数と、書類上の印字するための表
示の固定パターンとを発生する能力を提供する。この発
生された価値数は会計処理されていない印字の検出方法
を提供し、かつ料金計会計レジスタ上の情報を郵便局に
供給する。この実施例の高速プリンタは、郵便装置、ま
たは郵便装置の一部であってもよい他のホスト内に位置
する。 この実施例のホストまたは郵便装置は、原則的に第２
のホストおよび高速プリンタをそなえる。料金計は、高
速で安全度の高いデータバス上を郵便装置またはホスト
によって通信することができ、すべての会計機能を行
い、ファンドを受け入れ、電子郵便装置が一般に行う他
の動作から離れるために利用しなくなったときゼロにリ
セットする。この料金計はまた、ホストと通信して郵便
料金表示の固定パターンそのもののデジタル表示を提供
する。加えて、現存する料金計で使用されている機械的
に安全な風袋および電磁的シールド、隔離した電源およ
び隔離した通信リンクなどの安全技術を用いることはこ
の料金計に有利なことである。 この実施例の電子郵税料金計は、上述のように、郵税
を印字せずに郵税量を表すコード化された数値を表す電
子信号、加えて郵税表示の固定部分のデジタル表示を供
給する。この実施例では、コード化された数値はドル換
算料金、料金計シリアル番号および発行日として印字さ
れる。数値は通常の場合、必要なら自動検出に適するよ
うな装置が許容するフォーマットに印字される。このコ
ード化された数値は、会計処理されていないドル換算値
の不法印字を検出するのに用いられる。 図示実施例では、郵便装置処理ユニットはキーボード
または同様の装置からドル換算値を受け取り、その情報
を料金計の処理ユニットに送る。次いで料金計は、キー
と料金計の処理ユニットから供給された原テキストを用
いてコード化された数値を発生する。この原テキスト
は、郵税情報および料金計の料金計会計レジスタであ
る。日付、書類の源、目標等の他の情報も必要性および
使用者の要望に応じて使用される。 次いで料金計は、料金計シリアル番号および郵税表示
の固定パターンを郵便装置またはホストの処理ユニット
に送る。ホスト内の処理ユニットは、こののち郵税表
示、料金計シリアル番号、ドル換算値および数値をプリ
ンタに送る。これに応じてプリンタは、郵税表示、日
付、料金計シリアル番号、ドル換算値および数値を郵便
物または書類上に印字する。 そして、図示実施例では、料金計内のマイクロプロセ
ッサが郵便装置内のマイクロプロセッサまたは他の形式
のホストユニットと通信する。この装置では、料金計は
コード化された数値および郵税表示の固定部分を表す電
子信号を郵便装置に送る。郵税料金計からの適当な信号
の受信の後、郵便装置はそのプリンタに信号を与えて所
望郵税を含む郵税表示を印字する。 この実施例は、プリンタを含まないからそれだけ簡単
で低廉である。加えて、この形式の郵税料金計は、広範
な郵税料金計または他の周辺機器に適応できる。郵税表
示の有効性保護のために用いられるコード化手法は、た
とえば料金計内の会計情報を保護するために通常用いら
れるものを含む当業者に知られた種々の手法であってよ
い。 したがって、この装置は低廉で簡単であり、種々の郵
便装置に適用できる郵税料金計を提供する。この装置は
また、印刷機能を完全に有しない郵税料金計に料金計シ
リアル番号および郵税表示を表す電気信号、ならびに数
値のみが周辺機器すなわちプリンタ付き郵便装置に供給
することを行う。またこの装置は、郵便局または他の機
関に、より正確で新しい記録を料金計の使用毎に維持す
ることにより虚偽を発見し易くする。 本発明の装置はまた、料金計とホストとの間に高速で
安全な通信バスを用い、さらにインクジェットプリンタ
のような高速プリンタを用いることにより郵税表示の迅
速な印字を提供する。 （関連技術） 本発明の説明のために、下記２件の関連特許出願が参
照される。それらの出願は、その全体を参照して本明細
書に記載される。すなわち、「価値印刷システム用安全
印刷機」と題するPaulT. Talmageその他による出願（米
国特許出願第902,904号）および「価値印刷システム用
安全メータ格納ヴォールト」と題するPaul Talmageによ
る出願（米国特許出願第902,844号）である。 （実施例） 第１図は、本発明による郵便物印刷システムを示す構
成図である。本発明による郵便物印刷システムは、郵便
メータ１（以下、電子ヴォールトまたはヴォールトと称
す）よりなり、これはホスト２と通信する。ホスト２は
主として郵便物印刷機であり、またメータと連通してい
る他の種々の装置であることができる。ホスト２は、郵
税料金を含む図柄としての固定パターン郵税証印を他の
書類３に関する情報とともに、印刷機17により印刷す
る。 本実施例におけるメータ１は、処理ユニットまたはマ
イクロコンピュータ10よりなり、マイクロコンピュータ
10は安全性論理を介して不揮発性記憶装置（NVM）11に
接続される。処理ユニットは、たとえばマイクロプロセ
ッサ、マイクロコントローラ、マイクロコンピュータま
たは処理能力を提供する他の情報装置であり、以後プロ
セッサ、マイクロコンピュータまたはマイクロプロセッ
サの何れかを指すものとする。本実施例のメータ１は、
それと関連する印刷機を有さず、代りに確認番号および
郵税証印の固定パターンを表わす電子信号をホスト２に
与える。 図から明らかなように、ホスト２は第２の処理ユニッ
トまたはマイクロコンピュータよりなり、印刷機17を有
することもある。印刷機は別に設けてもよい。マイクロ
コンピュータ16は、通信を往復させる情報をメータのマ
イクロコンピュータ10および印刷機17に与え、適当な情
報が与えられゝば印刷を開始せしめる。 鍵盤その他（図示せず）は、郵税の額を表わす情報を
マイクロコンピュータ16に送る。その後、マイクロコン
ピュータ16は郵税よりなる信号をマイクロコンピュータ
10に送り、印刷に対する確認番号を得る。 マイクロコンピュータ16は、信号をマイクロコンピュ
ータ10から受領した後、不揮発性記録装置（NVM）11に
記憶されているキーに部分的に基づいて暗号に書き直さ
れた確認番号を演算する。不揮発性記憶装置（NVM）11
へのアクセスは、安全性論理12を介して得られる。その
安全性論理12は、計算、暗号化およびNVM11内に記憶さ
れた他のデータの日附正確性を保証する。確認番号は、
たとえば郵税料金メータのシリアル番号およびNVM11内
に記憶された秘密符号とを組合せることにより演算され
る。 その後、確認番号は、蓄積手段としての証印ROM13に
記憶された郵税証印18の固定パターンを示し、ホスト２
のコンピュータ16に伝えられると印刷工程を開始させ
る。上記のような印刷機は、書類３上にマイクロコンピ
ュータ16から伝えられた情報を印刷する。このように、
メータは、書類３上に印刷されるべき郵税証印の固定パ
ターン、メータのシリアル番号および確認番号をホスト
２に提供する。ホスト２は、郵税料金を提供する。 本実施例においては、ホスト２またはメータ１の何れ
かは、市、国および日附の情報を提供する。 第２図において、証印18は、図による証印の押捺パタ
ーン19、ドルの額22、日附および発信都市およびメータ
のシリアル番号21を有する。さらに、証印18は確認番号
24を有する。パターン19は、金額と異り、各印刷される
証印に対してそのパターンを決める必要がないので、固
定されると云われている。この第２図において、パター
ンは鷲の図柄表示を有するように示されるが、種々の一
定の明確なパターンが、本発明を具体化する価値印刷シ
ステムを特に適用することにより使用される。 第３図および第４図は、郵便物印刷システムの作用を
説明するフローチャートである。最初に、ホスト２は必
要な郵税ドル額を箱枠40にて示される作業者またはその
他の出所より受領する。その後、ドル額はメータ１（第
１図）（箱枠41に示す）に伝達される。第４図におい
て、メータ１はホスト２（箱枠42）からドル額を受領
し、その後確認番号（箱枠43）を発生する。確認番号を
発生後、メータ１はメータシリアル番号、郵便情報を含
む確認番号、および証印の固定部分をホスト２（箱枠4
4）に送り返す。第３図において、ホスト２はメータシ
リアル番号、確認番号および証印の固定部分をメータ
（枠45）から受領する。その後、印刷機17（第１図）
は、郵税証印19の固定部分、ドルの額22、日附23、メー
タシリアル番号21、およびメータ１から受領した確認番
号24を書類３上に印刷する。 本発明による郵税メータの目的は、郵税証印を書類上
に高速度で印刷することであるから、メータ１とホスト
２との間のデータの伝達は、高速度でかつ効果的に行わ
れねばならない。この要求は、第１図の証印ROM13に記
憶される郵税証印18の固定パターン19の表示を考慮する
ことにより一層明瞭になる。 ドットマトリックス型印刷装置による印刷に適する形
式において表わされる郵税証印は、１インチ×２インチ
の標準サイズを有し、240行よりなる。各行は120ドット
を有し、各ドットは３段階の強さレベルのいづれか１を
有する。このようなドットマトリックス型の証印を表わ
すに要するビットの総数は、68,400または略10,800バイ
トである。明らかに、もし郵税証印が、印刷される各書
類毎にホスト２に供給されるならば、特に高速郵税料金
測定システムにおいては、３ケ以上の書類が各秒毎に印
刷されることを考慮に入れる、かなりの量のデータが迅
速にメータ１とホスト２との間に伝達されねばならな
い。 メータ１とホスト２とを結ぶ高速データ通信母線に対
する要求に加えて、上記高速ドットマトリクス印刷の要
求は、適当な高速印刷機の使用を必要とする。このよう
な印刷機は、高速作業に対する能力を有する他に、印刷
の質および郵税料金の印刷、および他の価値ある証印を
印刷するのに適する他の印刷特性を提供し得るものでな
くてはならない。このような印刷機の一つは、インク噴
射印刷機である。このインク噴射印刷機においては、イ
ンクの小滴が公知の如く電子的に制御された偏向板によ
って高速度で静電偏向される。 第５図は、高速、モジュール化された郵税料金測定シ
ステム50の一実施例を示す構成図である。図示されるシ
ステム50は、３つの主要モジュールよりなる。すなわ
ち、これらのモジュールは、安全料金計モジュール、す
なわちヴォールト52、印刷制御モジュール、すなわちホ
スト54およびインク噴射モジュール56である。 ヴォールト（Vault）52はさらに会計CPU58よりなり、
それはZilog Corporationおよび他の製造業者により製
造されるZ-80の如きマイクロプロセッサよりなる。 公知のように、このようなマイクロプロセッサは、制
御母線60、データ母線62およびアドレス母線64を特徴と
する母線構造を有している。これら母線の目的は、メモ
リおよび母線に接続された入出力装置への、およびそれ
らからのプログラム指示を制御、識別ならびに伝達する
ことである。母線60および62には、安全性論理回路66が
接続される。この回路は、メータ計算データが記憶され
ている２個のRAMへなされるメモリアクセスを制御する
ために、CPU58により発生されたアドレスを監視する。
これらのメモリは、不揮発性記憶RAM（NOVRAM）68およ
びバッテリバックドアップ（BB）RAM70に電力がシステ
ム50より除去されたときに、BBRAM内に記憶されている
データを維持する。公知のように、NOVRAM68の如き不揮
発性記憶RAMはRAMから電力が除去された後に、記憶され
ているデータを保持する特徴を有するものである。 安全性論理66に利用できる安全性論理回路は、1985年
３月12日に出願され、標記出願の譲受人に譲渡された
「不揮発性記憶メモリ安全性回路」と題する米国特許出
願第710,802号に開示されている。本願において開示さ
れた回路は、計算メモリが絶えず稼働可能である時間の
量を制御する手段および記憶された価値ある会計情報
が、不注意に変更または消失されるのを防ぐ保護手段を
提供する。 会計情報を保持するために２個の別置メモリを使用す
ることは、米国特許第4,481,604号に開示されている。
この米国特許において、電子郵税料金メータに生ずる誤
謬条件の可能性を減少するのに、このようなメモリ冗長
度が利用される。 CPU58には、母線60,62および64により、プログラム記
憶ROM74が接続される。このROM74においては、CPU58に
より要求される作業指示および定数が記憶されている。 また、RAM76が設けられ、郵税料金の記録を含む一時
的データおよび通常のプログラムを遂行する間、CPU58
により要求される他の情報を記憶する。公知のように、
このような装置は“スクラッチ パッド"RAMと通常言わ
れている。 CPU58にはまた、クロック／カレンダ装置78が接続さ
れる。その装置は、現在の時間および日附に関する情報
を保持するために設けられる。このような情報は、主と
して郵税証印の一部として印刷するために要求される。
本実施例においては、ヴォールト52は、印刷のために現
在の時刻および日附をホスト54に提供する。図面に明ら
かなように、クロック／カレンダ装置78はホスト58内に
含まれることができ、それによって各印刷される郵税証
印毎にヴォールト52からホスト54に提供される。さらに
他の実施例においては、ヴォールト52およびホスト54は
それぞれクロック／カレンダ装置を有する。ヴォールト
52およびホスト54のそれぞれにおいて適当なソフトウェ
アルーチンが、郵税証印の印刷の前に、各モジュールに
おける時間と日附が一致していることを証明するために
利用される。それにより、安全性がより一層向上され
る。 母線60,62および64に接続される上記設置の他に、証
印ROM80が設けられる。本発明によると、郵税証印18の
固定パターン19（第２図に示す）の表示またはコピーを
ROM80が永久的に記憶している。上記のように、本実施
例においては、押捺パターン19はそれを印刷するのに必
要とされるドットマトリクスパターンを表わす一連のデ
ータバイトとして記憶される。固定パターン19を表わす
データのバイトは、印刷される郵税証印毎にヴォールト
52によりホスト54に提供される。したがって、システム
50を使用することにより高度の安全性が下記の点におい
て達成される。すなわち、ヴォールト52が付設されてお
らず、さらに２個のモジュール間に必要な連絡が予め規
定されかつ特殊な方法においてなされていなければ、郵
税証印の図式が故意または不注意にホスト54により再生
され得ないということである。このように、各被印刷郵
税証印のヴォールト52による計算は確実なものとなる。 上記より明らかなように、本発明の上記の面は種々の
適当な方法により遂行される。たとえば、固定パターン
19はなお一層の安全性を得るために分解されるか、また
は暗号化されてROM80内に記憶される。他の一例とし
て、固定パターン19は、データがヴォールト52またはホ
スト54内に記憶されている数式により演算されるとき、
証印の図式パターンを画くのに適した一定の順序データ
として、ROM80内に記憶される。 本発明のこの面を使用したさらに他の例として、ROM8
0内の証印表示はヴォールト52により記憶されるため
に、ホスト54に供給される。この証印表示は、システム
50が使用されるため、先ず発動され準備されるとき、一
回提供されるであろう。したがって、システム50の使用
の間、証印のコピーをホスト54が保持するから、各証印
印刷作業間の伝達に必要なデータ量は極めて低減され
る。ヴォールト52およびホスト54間にできるだけ多量の
データを伝送するための効率的かつ高速手段を提供する
ために、高速データ通信手段が要求される。この通信手
段は、CPU58をホスト54内の制御CPU84に結合するCPU間
インターフェース82により提供される。CPU間インター
フェース82の動作は、下記に詳細に記述される。 CPU84の機能は、書類の位置およびホスト54に結合さ
れた郵便物印刷機（図示せず）により提供されるシステ
ムタイミング入力に応じて、印刷機モジュール56により
書類（第５図に図示せず）上にする郵便税証印の印刷を
制御することである。このような郵便物印刷機は、主と
して書類フィーダおよび書類コンベヤよりなり、封筒に
挿入するために書類を照合する作用をする。封筒には、
一定価格の正確な郵税が印刷される。ある高速郵便物印
刷機においては、郵税の印刷を必要とする封筒を３枚以
上１秒間に印刷できるものがある。このような高速作業
はCPU84が「実時間」情況下において作動し、したがっ
てこの作動に適合した型を有することを必要とする。こ
のような要求に適合したマイクロプロセッサの一つの型
は、68000ファミリのマイクロプロセッサの一員であ
り、この種のマイクロプロセッサは、Motorola corpora
tionおよびその他製造業者により製造されている。 CPU84には、複数の母線、すなわち制御母線86、デー
タ母線88およびアドレス母線90が接続され、それらはCP
U84を複数のメモリおよびI/O装置に結合するためのもの
である。 復号器論理ブロック92は、公知の方法にてアドレス、
制御母線90および86を復号する作用をして、複数の装置
選択信号（図示省略）の中の一つを発生してCPU84の母
線86、88および90に接続された装置の中の適当な一つを
動作させる。 指示ROM94は、CPU84により要求される作動指示および
定数を有しており、郵税証印の印刷を制御する機能を果
すものである。スクラッチパッドRAM96は、作業に必要
な可変および一時的データを有するようCPU84により利
用される。 CPU84に郵便物印刷機および外部装置を連通するため
の手段を備えるために、同期検証論理ブロック98および
郵税入力論理ブロック102が設けられる。この同期検証
論理98の目的はCPU98に郵便物印刷機（図示省略）から
の入力を供給することであり、この入力は郵便物印刷機
（図示省略）により処理される書類に関するタイミング
および位置を表わすものである。さらに、同期検証論理
98は、CPU84から必要制御信号を郵便物印刷機（図示省
略）へ出力するために設けられる。 郵税入力論理102ブロックは、各書類につき要求され
る郵税のドル額を表わすデータを入力するために設けら
れる。この入力は、たとえば作業者鍵盤または書類重量
測定機の出力により供給される。各書類につき要求され
る郵税の額は、上記したように、ヴォールト52がその額
の計算をなし得るようにCPU84からCPU58へ供給される。 さらに上記の論理ブロックの他に、RS-232-CまたはIE
EE-488または他の汎用直列または平行通信チャンネルの
如き標準通信リンクを介して、CPU84を他の装置にイン
ターフェースするための通信リンク100、すなわち通信
論理ブロックが設けられる。通信リンク100に接続され
る装置の例としては、システムの状態および計算情報を
印刷するための印刷機または郵便施設会計コンピュータ
のような中央コンピュータとの電話通信をなさしめる変
復調装置である。 CPU84に基本的な機能の一つ、すなわち郵税証印の印
刷を果す能力を与えるために、高速DMA104装置が設けら
れ、母線86,88および89をインク噴射印刷機モジュール5
6に接続する。公知のように、このようなDMA装置は、主
としてモジュール56のようなI/O装置とマイクロプロセ
ッサメモリ間に、システムマイクロプロセッサを介在せ
しめることなくデータを伝達する働きをする。 作動に当たってCPU84は、RAM96内にヴォールト52によ
り提供される郵税証印の固定パターンを示すデータバイ
ト、およびさらに郵税額22および日附23（第２図に図
示）の如き可変部分を示すデータを臨時的に記憶する。
完全な証印は、たとえば証印18を形成するために要する
ドットマトリクスパターンを示す複数のバイトとして表
わされる。CPU84により作動された後に、DMA104はモジ
ュール56に書類上に印刷するために、MAM96からの証印
ドットマトリクスデータを供給する働きをする。 上記の如く、本発明のこの実施例の一面は郵税証印18
の固定部分19のドットマトリクス表示のようなデータの
大ブロックを急速にヴォールト52からホスト54へ伝達す
る能力である。本明細書に記載される如く、本発明はRA
Mメモリ交換またはスワッピング技術を使用するデータ
ブロック伝達手段を有する。 第６図は、第５図のCPU間インターフェース82を示す
構成図である。インターフェース82は、アドレスおよび
制御母線マルチプレクサ110よりなる。インターフェー
ス82は、ヴォールト（52）制御母線60（VCTRL）を第１
通信RAM（112）制御母線114または第２通信RAM（116）
制御母線118の何れかに制御可能に接続し、さらにまた
ヴォールト（52）アドレス母線64（VADRS）をRAM（11
2）アドレス母線120またはRAM（116）アドレス母線122
の何れかに同時に接続するためのものである。 マルチプレクサ110は、さらにホスト（54）制御母線8
6（HCTRL）をRAM（112）制御母線118またはRAM（116）
制御母線118の何れかに同時的に接続し、さらにまたホ
スト（54）アドレス母線90（HADRS）をRAM112アドレス
母線120またはRAM（116）アドレス母線122の何れかに同
時的に接続するものである。上記により明らかなよう
に、マルチプレクサ110は次のように作動する。すなわ
ち、ヴォールト52がRAM112に接続されると、ホスト54は
RAM116に接続され、交互にヴォールト52がRAM116に接続
されると、ホスト54がRAM112に接続される。データマル
チプレクサ124は同様に作動し、ヴォールト（52）デー
タ母線62（VDATA）をRAM112のデータ母線126またはRAM1
16のデータ母線128に接続する。ホスト（54）（HDATA）
データ母線88は、同様にRAM112またはRAM116の何れかに
接続される。マルチプレクサ110と124とは、マルチプレ
クサコントロール（132）論理ブロックにより生成され
たMUXCTRL（130）信号により制御される。コントロール
132は、入力VRW134（ヴォールト読み／書き）、HRW136
（ホスト読み／書き）、VCRSEL138（ヴォールト通信レ
ジスタ選択）およびHCRSEL140（ホスト通信レジスタ選
択）、入力駆動コントロール132に応答し、RAM112およ
び116をヴォールト52およびホスト54間において交換す
る。このRAM112および116の交換を容易にするために、
１バイトヴォールト通信レジスタ142（VCR）と１バイト
ホスト通信レジスタ144とが設けられる。VCR142はヴォ
ールト52に書込まれ、ホスト54により読取られるように
作動することができる。 ヴォールト52およびホスト54はそれらの通信レジスタ
をそれぞれ読取り、コントロール132の７ビット状態符
号が他方により書込まれたかどうかを決定する。各通信
レジスタの第８番目のビットは、下記に詳述されるよう
に、メモリ交換サイクルに関するコントロール132の現
在の状態を示す。状態符号は、たとえばRAM112または11
6内に記憶されていたデータの型を表わすものである。
たとえば状態符号が、ヴォールトがRAM112または116の
一つの中にデータのブロックを記憶していることを示す
ホスト54により検出されるならば、VCR142に書込みによ
って応答するであろう。この書込みは、コントロール
（132）活性化ライン146により遂行される。ヴォールト
52が予めHCR144に書込みをしていたと仮定すると、RAM
メモリ交換またはスワッピングは、コントロール132に
より自動的に遂行される。もしヴォールト52が未だにHC
R144に書込みをしていなかったならば、ヴォールト52が
HCR144に書込むまではスワッピングは未決定である。HC
R144に対する書込みは、コントロール（132）活性化ラ
イン148により達成される。スワッピングがコントロー
ルにより遂行された後に、ヴォールト52によりデータを
与えられていたRAMはホスト54に連結される。したがっ
て、ホスト54がRAM内のデータを読むことが可能にな
る。 データブロックを２個の処理手段間に伝達する方法
（この方法は本発明の一特徴をなす）にしたがって、CP
R間インターフェース82の上記作動の概略が提供され
る。第７図、特に第7a図について、ヴォールト52はまず
データ107のブロックをたとえばRAM112内に供給する。
このデータは、郵税証印の固定パターンのドットマトリ
クス表示である。データの１ブロックはRAM112に記憶さ
れる１バイトから、RAM112内にて記憶され、そのバイト
の数は本実施例では2047バイトである。データ107は、V
CTRL60、VADRS64およびVDATA62（これらは集合的に母線
109として示される）を介して供給される。母線109は、
マルチプレクサ110および124（略図的に、第７図におい
てスイッチ111として示される）を介してRAM112のアド
レス（120）、コントロール（114）およびデータ（12
6）母線に結合される。これらの母線は、集合的に母線1
13として示される。 第7b図において、データ107をRAM112に書込んだ後、
ヴォールト52は線115により示されるように、適当な通
信符号をHCR144に書込む。通信符号の書込みは、線117
により示されるようにコントロール132により感知さ
れ、コントロール132にホスト54によるVCR142へ次の書
込みに対する準備をさせる。さらにまた、ヴォールト52
によるHCR144に書込まれた通信符号は、その後、線119
にて示されるようにホスト54により読取られるのに利用
できる。 第7c図において、HCR144に書込まれた通信符号を読取
った後に、ホスト54は線121により示されるように、適
当な通信符号をVCR142に書込むことによって応答する。
この通信符号121の書込みは、線123により示されるよう
にコントロール132により感知される。コントロール132
は以前より線117により備えられていたので、符号121の
書込みサイクルの終了に当たりマルチプレクサ111を反
転するように動作する。さらに、ホスト54によりVCR142
に書込まれた符号121は、その後ヴォールト52により線1
25により示されるように、読取られるのに利用される。 第7d図において、符号書込みサイクル（第7c図に示す
121）の終了後、スイッチ111によりなされた接続がコン
トロール132により反転され、RAM112はホスト54に接続
され、RAM116はヴォールト52に接続されるようになる。
ホスト54は、ヴォールト52によりRAM112内に記憶された
データ107のブロックの読取りが可能となる。このデー
タ107は、HCTRL86、HADRS90およびHDATA88母線（集合的
に母線129として示される）を経て読取られる。また母
線129は、スイッチ111を経てRAM112の線113より結合さ
れる。図面に明らかなように、ホスト54はデータ107を
読取っているが、ヴォールト52は同時にさらに他のデー
タブロック（図示省略）をRAM116へ供給することができ
る。このさらに他のデータは、後にホスト54によりデー
タ107の後に読取られる。同時に第7a図において、ホス
ト54は、ヴォールト52によるRAM112のデータの供給と同
時にデータ（図示省略）のブロックをRAM116へ供給する
ことができる。 本発明の一面を示すCPU間インタフェース82の作用
は、他のCPU通信技術に比べ多くの利点を有する。 この利点の一つは、各CPU、すなわちCPU58とCPU84は
それに接続されている通信RAMへの書込み、およびそれ
よりの読取りを他のCPUから妨害されることなく行うこ
とができるという点にある。したがって、メモリアクセ
スの調節は必要でなく、このような調節によって蒙る追
加メモリアクセス時間はなくてすむ。 他の利点は、各CPUはこれに接続している通信RAMの全
内容へのアクセスを有しており、したがってこのような
アクセスを制御するソフトウェアプログラムの性質を簡
易化することである。 本発明のCPU間インターフェース82のさらに他の利点
は、次の点にある。すなわち、このインターフェースの
使用が、ヴォールト52がアクセスをHCR144に書込むこと
により許可しなければ、ヴォールト52に対するアクセス
を得ることができないので、ホスト54とヴォールト52間
の追加的な安全性を提供することである。通信RAM内に
記憶されたヴォールトデータに対するアクセスを得るた
めに、ホスト54により書込まれた上記通信符号は暗号化
されたものでも良く、したがってヴォールトデータの安
全性を保証する。こゝで注意すべきことは、ホスト54は
ヴォールト52内のデータに対して制限されたアクセスを
有するのみであるということである。このアクセスは、
通信RAM内のヴォールト52により供給されたデータに限
られている。したがって、ホスト52NVMRAM68またはBBRA
M70内に記憶されている貴重な会計データを故意または
不注意に、変更または消去する可能性は除かれる。 第８図、第９図および第10図について述べれば、これ
はCPU間インターフェース82のブロック線図である。こ
こに、図示論理回路の動作の説明そ容易にするため、論
理１信号を“高”、論理０信号を“低”とする。またも
し信号が肯定されるならば、これは低とみなされる。同
様に、もしある信号が否定されるならば、この信号は高
とみなされる。 第８図には、通信RAM112と通信RAM116が図示されてい
る。それぞれに接続された11アドレスライン、VMA0〜VM
A10およびHMA0〜HMA10によって、RAM112とRAM116はそれ
ぞれ2048バイトのデータを記憶することができるが、後
述のようにそのうち2047バイトのみが使用される。また
各RAM112と116は、アドレスバス120と122のほか、それ
ぞれ制御バス114,118とデータバス126,128とを有する。 制御バス114は、通信VMCE150（チップ・エネーブ
ル）、VMRW152（読み出し／書き込み）およびVMOE（出
力エネーブル）からなる。肯定されるVMCE150が、動作
のためにRAM112を選択する。RAMの書き込みサイクル中
にVMCE150に関連して肯定されるVMRW152が、データバス
126上に存在するデータをアドレスバス120によって選択
された場所に記憶するために、RAM112を作動する。RAM
読み出しサイクル中にVMCE150と関連して肯定されるVMO
E154が、RAM112中の複数のデータバスドライバ（図示さ
れず）を作動して、これによってアドレスバス120によ
って選択されたデータをデータバス126上に出力させ
る。RAM116のアドレスバス122、制御バス118およびデー
タバス128の動作は、RAM112について上述したものと同
一である。 第９図に図示のアドレス−制御マルチプレクサは、複
数のクオッド２入力−１出力型マルチプレクサ162〜176
からなる。作動に際して、このような１つのマルチプレ
クサ（たとえばマルチプレクサ162）は、Ｓ（選択）入
力が高であるか低であるかによって、入力1Aまたは1Bに
現れるデータを出力1Yから出力する。代表的には、Ｓ入
力が低の場合、入力1Aに加えられるデータが出力1Yに現
れる。Ｓ入力が高である場合、入力1Bに加えられたデー
タが出力1Yに現れる。同様に、入力2Aと2Bに現れるデー
タは、出力2Yに現れる。図示のように、マルチプレクサ
162〜168の入力ＡはVADRS64とVCTRL60とに関連され、こ
れに対して入力ＢはHADRS90とHCTRL86とに関連されてい
る。マルチプレクサ162〜168の出力Ｙは、RAM112のアド
レスバス120と制御バス114とに接続されている。 またこの図から明らかなように、マルチプレクサ170
〜176の入力ＡはHADRS90とHCTRL86とに接続され、その
入力ＢはVADRS64とVCTRL60に接続されている。マルチプ
レクサ170と176の出力Ｙは、RAM116のアドレスバス122
と制御バス118に接続されている。このようにして、マ
ルチプレクサ162〜176のＳ制御入力に共通に接続された
MUXCTRL130が低であるとき、RAM112のアドレスバス120
と制御バス114がそれぞれVADRS64とVCTRL60によって、
それぞれマルチプレクサ162〜168を介して駆動される。
同様に、RAM116のアドレスバス122と制御バス118は、HA
DRS90とHCTRL86とによって、それぞれマルチプレクサ17
0〜176を介して駆動される。MUXRAL130が高の場合、逆
の状態が生じる。すなわち、RAM112はHADRS90とHCTRL86
とによって駆動され、RAM116はVADRS64とVCTRL60によっ
て駆動される。マルチプレクサ162〜176がそれぞれの出
力を駆動できるように、各マルチプレクサデバイスの作
動低出力エネーブルピンがライン178を通して回路アー
スに共通に接続されている。 さらにマルチプレクサ110はNANDゲート180を有し、こ
のゲートの11入力は、それぞれVADRS64のアドレスライ
ンVA0〜VA10に接続される。ゲート180の出力は、VADRS6
4がアドレスヘキサデシマル7FFに等しい時に低となり、
したがって信号VCRSEL138を肯定する。同様にNANDゲー
ト182は、HADRS90のそれぞれのアドレスラインHA0〜HA1
0に接続され、HADRS90がアドレスヘキサデシマル7FFに
等しい時にHCRSEL140を肯定する。このようにして、通
信レジスタのアドレス、すなわちVCR142〜HCR144はRAM1
12と116のアドレスと重なる。さらに詳しくは、各RAMの
最高指令可能場所は実際上通信レジスタのアドレスであ
る。このように、アドレスオーバラップの目的は、下記
のマルチプレクサ制御132の説明において明らかとなろ
う。 第10図について述べれば、データマルチプレクサ124
とマルチプレクサ制御132とが図示されている。データ
マルチプレクサ124は４個のバストランシーバ184,186,1
88,190を含み、これらのバストランシーバはそれぞれRA
M112と116のデータバス126,128をヴォールトデータバス
VDATA62またはホストデータバスHDATA88に選択的に接続
する。トランシーバ184と190を通してのデータ流れ方向
は、VMRW152ラインの状態によって選択され、ヴォール
ト52ラム書き込みサイクル（VMRW肯定）中のデータ流れ
方向は、VDATA62からラム112の方向である。ヴォールト
52読み出しサイクル（VMRW高）中のトランシーバ184と1
90を通してのデータ流れは、ラム112または116からVDAT
A62への方向である。トランシーバ186と188は同様に、
ホストデータバスHDATA88をラム112または116に接続す
るように、HMRW158の状態によって制御される。 どのトランシーバが作動されるかの選択、すなわちど
のトランシーバがエネーブル（EN）入力を低にするかの
選択は、インバータ198とNANDゲート204n,204o,204pお
よび204gと関連してMUXCTRL130の状態によって示され
る。 図示のようにMUXCTRL130が低の場合、トランシーバ18
4のEN入力は、インバータ198の出力256と否定されるVCR
SEL138との関連において、ゲート204nの出力254によっ
て低になされる。同様に、トランシーバ188は出力256と
否定されるHCRSEL140との関連において、ゲート204pの
出力258によってエネーブル化される。このようにしてV
DATA62がRAM112に接続され、HDATA88がRAM116に接続さ
れる。低であるMUXCTRAL130は、ゲート204oと204qの出
力260と262に対してそれぞれ高を強制することによっ
て、トランシーバ186,190をディスエーブル化する。 MUXCTRL130が高の場合、インバータの出力256が低で
あるから、ゲート204nと204pとを介して、トランシーバ
184と188とをディスエーブル化すると同時に、ゲート20
4nを介してトランシーバ186をエネーブル化し、またゲ
ート204qを介してトランシーバ190をエネーブル化す
る。このようにして、MUXCTRAL130が高の場合、VDATA62
がトランシーバ190を介してRAM116に接続され、HDATA88
がトランシーバ186を介してRAM112に接続される。 前述のように、VCR142とHCR144のアドレスがRAMS112
と116のアドレスに重なる。ヴォールト52またはホスト5
4がそれぞれの通信レジスタを読み出すときにバスコン
テンション状態を避けるため、この時間中トランシーバ
184〜190をディスエーブル化する必要がある。これは、
VCRSEL138信号とHCRSEL140信号とがゲート204h〜204qに
対する入力として含まれることによって達成される。 たとえばVCRSEL138は、ヴォールト52がVCR142を読み
出す間、肯定されている。VCRSEL138はVCR142の出力制
御に加えられて、内部のバスドライバをエネーブル化し
てVDATA62を駆動することにより、先にホスト54によっ
てVCR142の中に記憶されたデータを出力する。出力254
と262が高になされたことによって、VCRSEL138が肯定さ
れる時、両方のヴォールトトランシーバ、すなわち184
と190がディスエーブル化される。このようにして、VCR
142のみがエネーブル化されてVDATA62を駆動する。ホス
ト54がHCR144を読み出す間に、同様に肯定される信号HC
RSEL140がゲート204oと204pとを介して、トランシーバ1
86と188をディスエーブル化することによって、HCRSEL1
40がHCR144のみをエネーブル化してHDATA88を駆動す
る。 いま、第９図の下部に図示のマルチプレクサ制御132
について述べれば、制御132は、所望の機能を実施する
ために相互接続された種々の型の論理要素を有する組み
合わせ論理ブロックからなることが分かる。基本的にそ
の機能は、RAM対112と116をヴォールト52またはホスト5
4に接続するため、MUXCTRL130信号の状態を制御するに
ある。制御132によってなされる他の機能は、通信レジ
スタ142と144の動作を制御し、さらにこれらの通信レジ
スタ142と144がそれぞれホスト54とヴォールト52によっ
て書き込まれた時に、RAM112と116の交換を実施するに
ある。 第10図に図示のように、マルチプレクサ制御132は第
１および第２セット−リセットフリップ−フロップ（SR
FF）221と223とからなり、これらのSRFFは交差接続NAND
ゲート204c,204d,204eおよび204fからなる。SRFF221は
出力222を有し、SRFF223は出力224を有する。さらに制
御132はフリップ−フロップ（FF）225を有し、このフリ
ップ−フロップ225はNANDゲート204g〜204と、インバー
タ202c,202dおよび202eとからなる。FF225の出力226はX
ORゲート208とNANDゲート204mからる。 制御132の動作の説明を容易にするため、前記のよう
にMUXCTRAL130が低であって、ヴォールト52をRAM112に
接続し、ホスト54をRAM116に接続するものと仮定する。
また出力222と224が低、出力226が高と仮定する。 いまホスト54がRAM交換を開始しようとすれば、ホス
ト54は適当なコードをVCR142に書き込むであろう。これ
は、ホスト54がデータをHDATA88上に置き、HRW136と関
連してHCRSEL140を肯定する時に実施され、これら２信
号は、ホスト54が書き込みサイクル中にRAMアドレス7FF
をアドレスする時に肯定されることを注意しよう。HRW1
36とHCRSEL140が肯定されてORゲート200bの出力212を低
になし、この低になった出力がインバータ202bによって
反転されてインバータ202bの出力228に高として現れ
る。 出力228はORゲート200dの一方の入力に接続され、ゲ
ート200dの他方の入力はSRFF223の出力224に接続され、
この出力224はこの時点においては低である。高出力228
の付加は、ゲート200dの出力230を高にならせ、この出
力230はNANDゲート204bの一方の入力に加えられる。ゲ
ート204bの他方の入力はFF225の出力226に接続され、こ
の出力226はこの時点において高である。ゲート204bの
両方の入力は高であって出力232を低にし、この出力がS
RFF223の出力224を状態変化させて高にさせる。この高
出力がORゲート200dにフィードバックされるので、ホス
ト54の書き込みサイクルの終了時に、出力224は高に留
まる。ホスト54の書き込みサイクルの終了は、出力212
を高に戻らせる。出力212上のこの信号の立ち上がり縁
がVCR142のCLK入力を起動させることによって、レジス
タ142によってHDATA88上に存在する前記データコードを
記憶させる。 前記ホスト書き込みサイクルの終了時に、制御132は
「アームされた」と言うことができる。すなわち、次の
HCR144への書き込みがMUXCTRL130の状態を変更させ、こ
れによりマルチプレクサ110と124を起動させて、RAM112
と116をヴォールト52とホスト54の間において交換また
は「スワップ」させる。 HCR144に書き込むため、ヴォールト52がVRW134と関連
してVCRSEL138を肯定し、これらの２信号の肯定がORゲ
ート200aの出力216を低にならせる。出力216の低がイン
バータ202aによって反転され、高としてORゲート200cの
入力234に加えられる。ORゲート200cの出力236がNANDゲ
ート204aの入力に加えられ、NANDゲート204の他方の入
力はFF225の出力226の故にすでに高状態にある。次に、
NAND204の出力238が低に移行し、この出力238がSRFF221
の出力222を高にさせる。この高状態がORゲート200cに
フィードバックされるので、ヴォールト52の書き込みサ
イクルの終了時に出力222が高状態に留まる。 ４入力NANDゲート206はその入力として、SRFF221の出
力222と、SRFF223の出力224と、ORゲート200bの出力212
と、ORゲート200aの出力216とを有する。このようにし
て、前記ホスト54とヴォールト52の書き込みサイクルの
直後に、NANDゲート206の出力220が高状態となることが
分かる。出力220は単一入力としてFF225に加えられ、ま
たNORゲート196aと196bからなるヴォールト交換状態ラ
ッチ240、およびNORゲート196cと196dからなるホスト交
換状態ラッチに対する入力となる。 状態ラッチの目的は、ヴォールト52に対する表示ビッ
トまたは状態ビットを提供するにある。状態ビットの状
態は、ホスト54が状態語をVCR142に書き込んだか否か、
またメモリ交換が生じたか否かを表示する。 操作に際して、状態ラッチ240の出力254は、NORゲー
ト196aと196bに対する入力の正規状態の故に、原則とし
て高状態にある。NOR196bに対する１つの入力はインバ
ータ202bの出力228であり、この出力はVCR142へのホス
ト54の書き込みサイクル中のみ高状態になることは理解
されよう。 NOR196bの出力254は常態において高であり、この出力
が入力としてバスバッファ192に加えられ、さらに入力
としてNOR196aに加えられる。前記のように、NOR196に
対する他方の入力は、ANDゲート206の常態において低状
態の出力220である。VCR142に対するホスト54の書き込
みサイクル中に、出力228は高状態であり、この出力228
が出力254を低状態にならせる。この低状態がNOR196aに
フィードバックされ、前記ホスト54の書き込みサイクル
後に出力254を低状態に留まらせる。バッファ192の出力
258が、VDATA62のVD7に接続される。バッファ192のエネ
ーブル入力が出力138に接続され、この出力はヴォール
ト52のVCR142読み出し中に低状態にある。このようにし
て、VCR142から読み返される状態語は、ホスト54によっ
てVCR142の中に記憶された７ビットのデータからなり、
データの第８ビットは状態ラッチ142の状態である。ヴ
ォールト52は、出力258の状態をモニタすることによっ
て、ホスト54がVCR142に書き込み、これによってメモリ
交換をアームし、または開始したか否かを確定すること
ができる。 ANDゲート206の出力220が高状態となるときに状態ラ
ッチ240がその常態の高出力状態にリセットされ、さら
に後で述べるように出力220はメモリ交換中高状態にな
る。このようにして、ヴォールト52は、出力258をモニ
タすることにより、いつメモリ交換が生じたかを確定す
ることができる。 状態ラッチ242の動作は、状態ラッチ240の動作と同様
である。出力234は、入力としてNORゲート196dに接続さ
れてラッチ242の出力256を変更し、この出力256の状態
は、バスバッファ194の出力260を介してホスト54に与え
られることは理解されよう。 FF225の動作を説明しやすくするため、下記の４表、
すなわち表１〜表４を参照しよう。これらの表には、一
部の論理デバイスの出力状態が示されている。初期状態
を表１に示した下記の状態と仮定する:FF225出力MUXCTR
L130が低、出力226が高、またNAND206の出力220が低。 表２に見られるように、出力220が高となり、ヴォー
ルト52とホスト54が共に通信レジスタ144と142に書き込
んだことを示す場合、FF225がMUXCTRL130を低状態から
高状態に変化させる。このようにして、前述のようにマ
ルチプレクサ110と124がヴォールト52をラム112に接続
させる。また、出力226が低状態になされることも理解
できよう。出力226が低状態になると、SRFF221と223の
両方をリセットさせることにより、出力222と224を低状
態になす。出力221と223はNAND206に対する入力である
から、出力220も低状態に戻る。このようにして、出力2
20が高状態になった直後に、FF225の作用によってこれ
は低状態に戻る。出力220が高状態に留まる時間間隔
は、FF225とSRFF221および223を含む論理素子の伝搬遅
れによって確定され、代表的な遅れ時間は50ナノ秒であ
る。 表３について述べれば、出力220が低状態に戻った直
後のFF225を含む種々の出力の状態を示す。この表から
明らかなように、MUXCTRL130は高状態に留まり、これは
望ましい結果である。また出力226は高状態に戻ってお
り、これによりSRFF221と223を再びヴォールト52および
ホスト54によってセットさせることができる。 いま表４について見れば、これは他のメモリ交換サイ
クルであって、この場合ヴォールト52とホスト54は再び
通信レジスタ144と142にそれぞれ書き込んでいる。この
表から見られるようにMUXCTRL130は再び低状態となり、
これによって、下記に述べたようにマルチプレクサ110
と124を起動させる。また出力226は再び低状態となり、
この低状態が表２について述べたようにSRFF221と223を
リセットするであろう。 表１ 出力 状態 130 低 220 低 244 高 245 高 246 高 247 低 248 高 249 低 250 高 251 高 252 低 226 高 表２ 出力 状態 130 高 220 高 244 低 245 高 246 高 247 低 248 高 249 高 250 低 251 高 252 高 226 低 表３ 出力 状態 130 高 220 低 244 高 245 高 246 低 247 高 248 低 249 低 250 高 251 低 252 低 226 高 表４ 出力 状態 130 低 220 高 244 低 245 低 246 高 247 高 248 低 249 高 250 高 251 高 252 高 226 低 CPU間インターフェース82は、個別の論理素子からな
るものと前述したが、その中に含まれる回路を集積回路
（IC）とし、NANDゲートおよびインバータなどの個別の
論理デバイスを単一回路パッケージの中に含まれた共通
基板上に製造することによって適当に製造できる。また
ヴォールト52を含む回路も単数または複数のICデバイス
として製造し、サイズ、所要電力および製造コストを低
減させ得る。さらに、このような単数または複数のICデ
バイスは、各種の小型の低コストのエンクロージャ内部
のパッケージングに適している。 このようなヴォールトエンクロージャ300を、第11図
に図示する。この場合、ヴォールト52の各回路が、第５
図のブロック52の機能を有する単一のLSI（大規模集積
回路）302の中に集積されている。この図から明らかな
ように、回路302は、マイクロプロセッサ304と、安全性
論理306と、NVM380と、BBRAM310と、プログラムROM312
と、スクラッチパッドRAM314と、クロック／カレンダ31
6と、証印ROM318とからなる。さらに回路302は、ホスト
システム322と通信するためのCPU間インターフェース32
0を含み、このホストシステムは、文書（図示せず）に
対して証印を押すための高速インクジェットプリンタ−
モジュール（図示せず）を有する郵送機とすることがで
きる。 エンクロージャ300は、代表的なクレジットカードの
実際寸法を有し、デバイス302を環境汚染から防護する
とともに、電気絶縁性で剛性または半剛性の絶縁物質の
ラミネートで作ることができる。またエンクロージャ30
0は、CPU間インターフェース320をホスト322に接続する
ために、外側面に露出された複数の導体324を有するこ
とができる。 操作に際して、モジュール300をホスト322の中に備え
られた嵌合エンクロージャ326の中に挿入し、導体324を
ホストCPU330の同形の導体328に接触させてホストCPU33
0をヴォールトLSI回路302に接続させることができる。 このようなクレジットカード状エンクロージャの中に
ヴォールトエレクトロニクスを格納する利点は、種々あ
る。第１に、このような小型のヴォールトは低コストの
大量生産技術に適している。第２に、このようなヴォー
ルトは、これを適当な郵便施設に転送しまたは郵送し
て、その中に収容されている会計データを読み出し、妥
当性を検査することができる。 本発明は、上記実施例に限定されるものでなく、その
趣旨の範囲内において任意に変更実施できる。
【図面の簡単な説明】
第１図は、電子郵便物印刷システムを示す構成図。
第２図は、第１図による郵便物印刷システムにより印刷
された郵税証印を示す図。 第３図は、第１図の郵便物印刷システムのホストの動作
を示すフローチャート。 第４図は、第１図の郵便物印刷システムのメータの作用
を示すフローチャート。 第５図は、郵便物印刷システムの一実施例を示す構成
図。 第６図は、第５図のCPU間インターフェースを示す構成
図。 第7a,7b,7cおよび7d図は、ヴォールト、ホストおよびCP
U間インターフェースの相互作用をそれぞれ示す構成
図。 第８図は、第６図のCPU間インターフェースの一部を示
す略図。 第9aおよび9b図（第９図として示す）は、第６図のCPU
間インターフェースの他の一部を示す略図。 第10aおよび10b（第10図として示す）は、CPU間インタ
ーフェースのさらに他の部分を示す略図。 第11図は、郵便印刷システムの他の実施例を示す略図。 １……メータ ２……ホスト ３……書類 10……マイクロコンピュータ 11……不揮発性記憶装置 12……安全性論理 13……証印ROM 14……CPU間インターフェイス 16……マイクロコンピュータ 17……印刷機 18……証印 19……パターン 21……シリアル番号 22……ドルの額 24……確認番号 52……ヴォールトモジュール 54……ホストモジュール 56……インク噴射モジュール 58……会計CPU 60……制御母線 62……データ母線 64……アドレス母線 66……安全性論理 68……不揮発性記憶RAM 70……バッテリーバックアップRAM 74……プログラム記憶ROM 76……RAM 78……クロック／カレンダ装置 80……ROM 82……CPU間インターフェイス 84……制御CPU 86……母線 88……母線 90……アドレス母線 92……複合器論理ブロック 94……指示ROM 96……スクラッチパッドRAM 98……同期検証論理ブロック 100……通信リンク 102……郵税入力論理ブロック 104……DMA 110……制御母線マルチプレクサ 111……スイッチ 112……RAM 113……線 114……コントロール 116……RAM 117……線 118……制御母線 120……アドレスバス 122……アドレス母線 124……データマルチプレクサ 126……データ母線 128……データバス 132……マルチプレクサコントロール 134……入力VRW 136……HRW 138……VCRSEL 140……HCRSEL 142……ヴォールト通信レジスタ 144……ホスト通信レジスタ 148……活性化ライン 162〜168……マルチプレクサ 300……エンクロージャ 302……デバイス 322……ホスト 324……導体 326……嵌合エンクロージャ 330……ホストCPU
された郵税証印を示す図。 第３図は、第１図の郵便物印刷システムのホストの動作
を示すフローチャート。 第４図は、第１図の郵便物印刷システムのメータの作用
を示すフローチャート。 第５図は、郵便物印刷システムの一実施例を示す構成
図。 第６図は、第５図のCPU間インターフェースを示す構成
図。 第7a,7b,7cおよび7d図は、ヴォールト、ホストおよびCP
U間インターフェースの相互作用をそれぞれ示す構成
図。 第８図は、第６図のCPU間インターフェースの一部を示
す略図。 第9aおよび9b図（第９図として示す）は、第６図のCPU
間インターフェースの他の一部を示す略図。 第10aおよび10b（第10図として示す）は、CPU間インタ
ーフェースのさらに他の部分を示す略図。 第11図は、郵便印刷システムの他の実施例を示す略図。 １……メータ ２……ホスト ３……書類 10……マイクロコンピュータ 11……不揮発性記憶装置 12……安全性論理 13……証印ROM 14……CPU間インターフェイス 16……マイクロコンピュータ 17……印刷機 18……証印 19……パターン 21……シリアル番号 22……ドルの額 24……確認番号 52……ヴォールトモジュール 54……ホストモジュール 56……インク噴射モジュール 58……会計CPU 60……制御母線 62……データ母線 64……アドレス母線 66……安全性論理 68……不揮発性記憶RAM 70……バッテリーバックアップRAM 74……プログラム記憶ROM 76……RAM 78……クロック／カレンダ装置 80……ROM 82……CPU間インターフェイス 84……制御CPU 86……母線 88……母線 90……アドレス母線 92……複合器論理ブロック 94……指示ROM 96……スクラッチパッドRAM 98……同期検証論理ブロック 100……通信リンク 102……郵税入力論理ブロック 104……DMA 110……制御母線マルチプレクサ 111……スイッチ 112……RAM 113……線 114……コントロール 116……RAM 117……線 118……制御母線 120……アドレスバス 122……アドレス母線 124……データマルチプレクサ 126……データ母線 128……データバス 132……マルチプレクサコントロール 134……入力VRW 136……HRW 138……VCRSEL 140……HCRSEL 142……ヴォールト通信レジスタ 144……ホスト通信レジスタ 148……活性化ライン 162〜168……マルチプレクサ 300……エンクロージャ 302……デバイス 322……ホスト 324……導体 326……嵌合エンクロージャ 330……ホストCPU
Claims (1)
- (57)【特許請求の範囲】 １．郵便料金表示を印字するための料金印字システムで
あって、前記郵便料金表示の各々は少なくとも所与値を
有し、前記郵便料金表示の各々はさらに前記所与値と一
緒に印字されるべき固定パターンを有し、前記システム
は、第１分離モジュール（52）および第２分離モジュー
ル（54）、印字された前記所与値の安全記録を維持する
ための前記第１分離モジュール（52）内の安全料金計手
段をそなえ、前記安全料金計手段は、前記郵便料金表示
の前記固定パターンを蓄積する蓄積手段（80）を含むシ
ステムにおいて、 前記第２分離モジュール（54）内に設けられ、前記郵便
料金表示を印字するための印字手段に結合された印字制
御手段であって、前記固定パターンを受領すると前記料
金計手段からの前記所与値の印字を可能にするように動
作する印字制御手段と、 前記蓄積手段内に蓄積された前記郵便料金表示の前記固
定パターンを前記印字制御手段に通信するように動作
し、そののち前記制御手段が前記印字手段に前記郵便料
金表示を印字させる手段を有し、前記第１分離モジュー
ル内の前記安全料金計手段と前記第２分離モジュール内
の前記印字制御手段とを通信結合する通信手段（82）と をそなえたことを特徴とする料金印字システム。 ２．郵便料金表示印字用のモジュラ料金印字システムで
あって、前記郵便料金表示の各々は少なくとも所与値を
有し、前記郵便料金表示の各々はさらに前記所与値と一
緒に印字されるべき固定パターンを有するものであり、 前記システムは、 印字された前記所与値の記録を維持する安全料金計モジ
ュールであって、前記郵便料金表示の前記固定パターン
を蓄積する蓄積手段、前記郵便料金表示を印字するため
の印字手段に結合されている分離した印字制御モジュー
ルを有し、前記印字制御モジュールが前記蓄積手段から
前記固定パターンを受領すると前記所与値の印字を可能
にするように動作する前記安全料金計モジュール（52）
と、 前記安全料金計モジュールと前記印字制御モジュールを
通信結合する通信手段を有し、前記蓄積手段に蓄積され
た前記郵便料金表示の前記固定パターンを前記印字制御
手段に通信し、前記印字制御モジュールが動作して前記
印字手段に前記郵便料金表示を印字させる料金計モジュ
ール（54）と をそなえたモジュラ料金印字システム。 ３．郵便料金表示印字用のモジュラ料金印字システムで
あって、前記郵便料金表示の各々は少なくとも所与値を
有し、前記郵便料金表示の各々はさらに前記所与値と一
緒に印字されるべき固定パターンを有するものであり、 前記システムは、 不揮発性メモリ手段、および前記不揮発性メモリ手段内
に印字された前記所与値を維持する第１処理手段（58）
を有するとともに、前記郵便料金表示の前記固定パター
ンを蓄積する蓄積手段（80）を有する安全料金計モジュ
ール（52）と、 前記郵便料金表示の印字を制御する印字手段に結合され
た第２処理手段（84）を有するとともに、前記所与値の
印字を行うために前記第１処理手段から前記固定パター
ンを受領する手段を有する印字制御モジュール（54）
と、 前記第１処理手段および前記第２処理手段を通信結合
し、前記第１処理手段および前記第２処理手段は相互に
通信し、前記第１処理手段は前記第２処理手段に前記郵
便料金表示の前記固定パターンを伝送して前記第２処理
手段が前記印字手段に前記郵便料金表示を印字させる通
信手段（82）と をそなえたモジュラ料金印字システム。 ４．特許請求の範囲第３項記載のモジュラ料金システム
において、 前記第１処理手段（58）および第２処理手段（84）は、
それぞれマイクロコンピュータであるモジュラ料金印字
システム。 ５．特許請求の範囲第４項記載のモジュラ料金印字シス
テムにおいて、 前記蓄積手段（80）は、前記第１マイクロコンピュータ
に結合されたメモリ装置であり、前記第１マイクロコン
ピュータ（58）は蓄積された前記郵便料金表示の前記固
定パターンを読み取って前記第２マイクロコンピュータ
（84）に与えるようにしたモジュラ料金印字システム。 ６．特許請求の範囲第５項記載のモジュラ料金印字シス
テムにおいて、 それぞれが前記第１マイクロコンピュータから前記第２
マイクロコンピュータへの前記固定パターンの伝送中
に、前記郵便料金表示の前記固定パターンの少なくとも
一部を蓄積するように動作する第１読み書きメモリおよ
び第２読み書きメモリ（112、116）と、 制御信号の第１の状態に応じて前記第１読み書きメモリ
を前記第１マイクロコンピュータに結合し、同時に前記
第２読み書きメモリを前記第２マイクロコンピュータに
結合し、かつ前記制御信号の第２の状態に応じて前記第
１読み書きメモリを前記第２マイクロコンピュータに結
合し、かつ前記第２読み書きメモリを前記第１マイクロ
コンピュータに結合する手段（66,92）と、 前記第１マイクロコンピュータに接続されかつ該第１マ
イクロコンピュータによって読み取られるように動作す
る第１通信レジスタ手段、および前記第２マイクロコン
ピュータに接続されかつ該第２マイクロコンピュータに
よって読み取られるように動作する第２通信レジスタ手
段であって、前記第１通信レジスタ手段は前記第２マイ
クロコンピュータに接続されかつ該第２マイクロコンピ
ュータによってデータを書き込まれるように動作し、前
記第２通信レジスタ手段は前記第１マイクロコンピュー
タに接続されかつ該第１マイクロコンピュータによって
データを書き込まれるように動作して前記第１および第
２のマイクロコンピュータが互いに通信する、第１通信
レジスタ手段（142）および第２通信レジスタ手段（14
4）と、 前記第１マイクロコンピュータに応じて前記第２通信レ
ジスタ手段に書き込み、 前記第２マイクロコンピュータに応じて前記第１通信レ
ジスタ手段に書き込み、 前記マイクロコンピュータの各々が前記通信レジスタ手
段の何れかに書き込むとき、前記制御手段は前記制御信
号を前記第１の状態から前記第２の状態へ、あるいは前
記第２の状態から前記第１の状態へ変えるように動作す
る制御手段（132）と をそなえたモジュラ料金印字システム。 ７．各々が少なくとも郵便料金の所与値を有し、かつ郵
便料金の前記所与値と一緒に印字されるべき固定パター
ンを有する郵便料金表示を印字する郵便システムにおい
て、 第１分離モジュール（52）および第２分離モジュール
（54）と、 前記郵便料金表示の前記固定パターンを蓄積する蓄積手
段を有し、前記第１分離モジュール内に設けられ、郵便
料金の前記所与値の記録を維持する安全料金計手段（5
2）と、 前記第２分離モジュール内に設けられて前記郵便料金表
示を印字するための印字手段に結合され、前記料金計手
段から前記固定パターンを受領すると前記郵便料金表示
の印字を可能にするように動作する印字制御手段（54）
と、 前記蓄積手段内に蓄積された前記郵便料金表示の前記固
定パターンを前記制御手段に通信して前記制御手段に前
記郵便料金表示を印字させるように動作する、前記料金
計手段と前記印字制御手段とを通信結合する通信手段
（82）と をそなえた郵便システム。 ８．各々が少なくとも郵便料金の所与値を持ち、かつ郵
便料金の前記所与値と一緒に印字されるべき固定パター
ンを有するモジュラ郵便システムにおいて、 前記郵便料金表示の前記固定パターンを蓄積する読み出
し専用蓄積手段を有し、郵便料金の前記所与値の不揮発
性記録を維持する安全料金計モジュール（52）と、 前記料金計モジュールから前記固定パターンを受領して
前記郵便料金表示の印字を行わせる印字制御手段（54）
と、 前記蓄積手段に蓄積された前記郵便料金表示の前記固定
パターンを前記印字制御モジュールに通信する手段を有
し、前記印字制御モジュールに前記郵便料金表示を印字
させる料金計モジュールと をそなえたモジュラ郵便システム。 ９．各々が少なくとも郵便料金の所与値を持ち、かつ郵
便料金の前記所与値と一緒に印字されるべき固定パター
ン、料金計番号および郵便料金の前記所与値と一緒に印
字される数値コードを有するモジュラ郵便システムにお
いて、 不揮発性メモリ手段内に郵便料金の前記所与値の記録を
維持する第１処理手段を有するとともに、前記郵便料金
表示の前記固定パターンを蓄積する読み出し専用蓄積手
段を有し、郵便料金の前記所与値を受領すると料金計番
号および数値コードを発生する安全料金計モジュール
（52）と、 前記郵便料金表示の印字を制御する印字手段に結合され
る第２処理手段を有し、この第２処理手段は前記固定パ
ターン、前記料金計番号および前記第１処理手段からの
数値コードの受領により動作し、前記郵便料金表示の印
字を行わせる分離した印字制御モジュール（54）と、 前記第１処理手段を前記第２処理手段に通信結合し、前
記第１処理手段および第２処理手段は相互に通信し、前
記第１処理手段は前記第２処理手段に前記固定パター
ン、前記料金計番号および前記郵便料金表示の前記数値
コードを伝送することができ、前記第２処理手段は前記
印字手段に前記郵便料金表示を印字させる通信手段（8
2）と をそなえたモジュラ郵便システム。 １０．特許請求の範囲第９項記載のモジュラ郵便システ
ムにおいて、 前記第１処理手段（58）および前記第２処理手段（84）
は、それぞれマイクロコンピュータであるモジュラ郵便
システム。 １１．特許請求の範囲第10項記載のモジュラ郵便システ
ムにおいて、 前記蓄積手段（80）は、前記第１マイクロコンピュータ
に結合されたメモリ装置であり、前記第１マイクロコン
ピュータ（58）は、前記郵便料金表示の前記固定パター
ンを読み取る手段を有するモジュラ郵便システム。 １２．特許請求の範囲第11項記載のモジュラ郵便システ
ムにおいて、 前記通信手段（82）は、 それぞれが前記第１マイクロコンピュータから前記第２
マイクロコンピュータへの前記固定パターンの伝送中
に、前記郵便料金表示の前記固定パターンの少なくとも
一部を蓄積するように動作する第１読み書きメモリ（11
2）および第２読み書きメモリ（116）と、 制御信号の第１の状態に応じて前記第１読み書きメモリ
を前記第１マイクロコンピュータに結合し、同時に前記
第２読み書きメモリを前記第２マイクロコンピュータに
結合し、かつ前記制御信号の第２の状態に応じて前記第
１読み書きメモリを前記第２マイクロコンピュータに結
合し、かつ前記第２読み書きメモリを前記第１マイクロ
コンピュータに結合する手段（110、124）と、 前記第１マイクロコンピュータに接続されかつ該第１マ
イクロコンピュータによって読み取られるように動作す
る第１通信レジスタ手段、および前記第２マイクロコン
ピュータに接続されかつ該第２マイクロコンピュータに
よって読み取られるように動作する第２通信レジスタ手
段であって、前記第１通信レジスタ手段は前記第２マイ
クロコンピュータによってデータを書き込まれように動
作し、前記第２通信レジスタ手段は前記第１マイクロコ
ンピュータによってデータを書き込まれように動作して
前記第１および第２のマイクロコンピュータは互いに通
信する第１通信レジスタ手段（142）および第２通信レ
ジスタ手段（144）と、 前記第１マイクロコンピュータに応じて前記第２通信シ
ステム手段に書き込み、 前記第２マイクロコンピュータに応じて前記第１通信レ
ジスタ手段に書き込み、 前記マイクロコンピュータの各々が前記通信レジスタ手
段の何れかに書き込むとき、前記制御手段は前記制御信
号を前記第１の状態から前記第２の状態へ、あるいは前
記第２の状態から前記第１の状態へ変えるように動作す
る制御手段（132）と をそなえたモジュラ料金印字システム。 １３．第１処理手段と第２処理手段との間でデータブロ
ックを伝送する方法であって、 伝送中にデータブロックを蓄積する第１読み書きデータ
蓄積手段および第２読み書きデータ蓄積手段を提供し、 第１および第２の状態を持つ制御信号を提供し、 前記制御信号の第１の状態に応じて、前記第１処理手段
を前記第１データ蓄積手段に結合し、かつ前記第２処理
手段を前記第２データ蓄積手段に結合し、前記制御信号
の第２の状態に応じて前記第１処理手段を前記第２デー
タ蓄積手段に結合し、かつ前記第２処理手段を前記第１
データ蓄積手段に結合し、 第１読み書きメモリレジスタ手段および第２読み書きメ
モリレジスタ手段を提供し、コマンドまたは前記第１読
み書きメモリレジスタ手段における前記第２処理手段か
らの処理データを蓄積するため前記第２処理手段による
第１書き込み信号を発生し、前記第１読み書きメモリレ
ジスタ手段は前記第１読み書きメモリレジスタ手段によ
る読み取り中に蓄積された前記コマンドまたは処理デー
タを有するように動作し、前記第２読み書きメモリレジ
スタ手段における前記第１処理手段からのコマンドまた
は処理データを蓄積するために前記第１処理手段により
第２書き込み信号を発生し、前記第２読み書きメモリレ
ジスタ手段は前記第２処理手段による読み取り中に蓄積
された前記コマンドまたは状態データを有するように動
作し、前記第１処理手段および前記第２処理手段の各々
がコマンドまたは状態データを一方から他方へ通信し、 制御回路を提供し、前記第１書き込み信号または前記第
２書き込み信号の作用により前記制御回路を用いて前記
制御信号を前記第１状態から前記第２状態へ、あるいは
前記第２状態から前記第１状態へ変化させるデータブロ
ックの転送方法。 １４．特許請求の範囲第13項記載の方法において、 前記第１読み取り書き込みデータ蓄積手段または第２読
み取り書き込みデータ蓄積手段内で転送されたデータブ
ロックを蓄積し、前記第１読み取り書き込みデータ蓄積
手段および前記第２の読み取り書き込みデータ蓄積手段
の一方が前記制御信号の現在の状態によって決定され、
蓄積されたデータブロックは前記第１処理手段または前
記第２処理手段の一方により与えられ、 前記第１処理手段または前記第２処理手段の一方により
前もって蓄積されたデータブロックを読み取り、このデ
ータは前記第１処理手段および前記第２処理手段の他方
によって読み取られる方法。 １５．特許請求の範囲第14項記載の方法において、 前記第１処理手段および前記第２処理手段は、アドレス
バス、データバス、および制御バスを有するマイクロプ
ロセッサであり、前記各バスを用いて前記データブロッ
クを蓄積するか、前記読み取り書き込み蓄積手段からデ
ータブロックを読み取る方法。 １６．特許請求の範囲第15項記載の方法において、 前記第１マイクロコンピュータの前記制御バスは、前記
第１書き込み信号を提供するために用いられ、前記第２
マイクロコンピュータの前記制御バスは、前記第２書き
込み信号を提供するために用いられ、前記制御信号の状
態は前記制御回路によって変化させられ、前記制御信号
は前記第１状態から前記第２状態へ、あるいは前記第２
状態から前記第１状態へ変化させられる方法。 １７．郵便料金表示を印字するためのモジュラ郵便シス
テムであって、前記郵便料金表示の各々は少なくとも所
与の郵便料金を有し、前記郵便料金表示の各々は郵便料
金が印字された固定パターンを有するシステムにおい
て、 印字手段に結合されて前記郵便料金表示を印字するよう
に前記印字手段を動作させるホストモジュール（54）
と、 前記ホストモジュールから分離されて該ホストモジュー
ルに結合され、前記所与の郵便料金の記録を安全に維持
するための不揮発性メモリ手段を有するとともに、 前記郵便料金表示の固定パターンのコピーを維持する蓄
積手段を有し、前記コピーを安全に維持する電子ヴォー
ルトモジュール（52）と、 前記ホストモジュールを前記ヴォールトモジュールに結
合し、前記ホストモジュールおよび前記ヴォールトモジ
ュールが互いに通信し、前記ヴォールトモジュールが前
記ホストモジュールに前記郵便料金表示の前記固定パタ
ーンにコピーを伝送し、前記ホストモジュールに前記印
字手段を動作させて前記郵便料金表示を印字する通信手
段（82）と、 をそなえたモジュラ郵便システム。 １８．郵便料金表示を印字するための料金印字システム
であって、前記郵便料金表示の各々は料金を表すもので
あり、印字された郵便料金表示の料金が前記料金印字シ
ステムによって会計処理されるシステムにおいて、 前記郵便料金表示の印字を制御する手段を有するホスト
モジュール（54）と、 前記郵便料金表示を印字するため前記ホストモジュール
に通信結合されたプリンタモジュール（56）と、 前記ホストモジュールから分離されて通信結合され、印
字された郵便料金表示の料金を会計処理する手段を有
し、かつ前記郵便料金表示内に蓄積する手段を有し、さ
らに前記ホストモジュールに前記郵便料金表示を通信す
る手段を有するヴォールトモジュール（52）と、 前記ヴォールトモジュールと前記ホストモジュールとを
双方向に結合し、複数の読み書きメモリおよび制御手段
を有し、前記制御手段は前記ヴォールトおよびホストモ
ジュールに前記読み書きメモリを互換可能に結合する手
段を有し、前記ヴォールトモジュールおよび前記ホスト
モジュールは前記制御手段を動作させて一方から他方へ
通信して前記読み書きメモリを相互に変更し、前記郵便
料金表示の印字を行う料金印字システム。 １９．特許請求の範囲第17項記載のモジュラ郵便システ
ムにおいて、 前記ヴォールトモジュールを前記ホストモジュールに取
り外し可能に結合する手段（324,328）をそなえたシス
テム。 ２０．特許請求の範囲第19項記載のモジュラ郵便システ
ムにおいて、 前記ヴォールトモジュールが結合されなければ、前記ホ
ストモジュールを前記郵便料金表示を印字する印字手段
を作動させることから除外する手段（324,328）を有す
るシステム。 ２１．特許請求の範囲第20項記載のシステムにおいて、 前記印字手段（17）は、前記郵便料金表示を印字できる
インクジェットプリンタであるシステム。 ２２．特許請求の範囲第21項記載のシステムにおいて、 前記郵便料金表示の前記固定パターンのコピーは、前記
インクジェットプリンタによる印字に適したフォーマッ
ト形式を有するシステム。 ２３．特許請求の範囲第22項記載のシステムにおいて、 前記フォーマットの形式は、ドットマトリクスフォーマ
ット形式であるシステム。 ２４．特許請求の範囲第17項記載のシステムにおいて、 前記固定パターンは、各郵便料金表示用に印字された固
定パターンであるシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/902,903 US4858138A (en) | 1986-09-02 | 1986-09-02 | Secure vault having electronic indicia for a value printing system |
| US902903 | 1992-06-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63127393A JPS63127393A (ja) | 1988-05-31 |
| JP2898975B2 true JP2898975B2 (ja) | 1999-06-02 |
Family
ID=25416592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62220098A Expired - Fee Related JP2898975B2 (ja) | 1986-09-02 | 1987-09-02 | 証印印字用料金印字システム |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4858138A (ja) |
| JP (1) | JP2898975B2 (ja) |
| CA (1) | CA1274312A (ja) |
| CH (2) | CH676160A5 (ja) |
| DE (1) | DE3729345A1 (ja) |
| FR (2) | FR2603407B1 (ja) |
| GB (2) | GB2196298B (ja) |
Families Citing this family (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5257196A (en) * | 1988-12-13 | 1993-10-26 | Pitney Bowes Inc. | Apparatus and method for the processing of mail |
| US5051564A (en) * | 1989-01-03 | 1991-09-24 | Schmidt Alfred C | Method and apparatus for controlling a machine |
| US5187798A (en) * | 1989-03-06 | 1993-02-16 | Pitney Bowes Inc. | Electronic postage meter having separate funds charge registers and recredits funds register in predetermined amount when funds fall to predetermined level |
| GB8908391D0 (en) * | 1989-04-13 | 1989-06-01 | Alcatel Business Systems | Detachable meter module |
| JP2534794B2 (ja) * | 1990-03-16 | 1996-09-18 | 株式会社テック | ラベルプリンタ |
| DE4018166C2 (de) * | 1990-06-01 | 1994-12-01 | Francotyp Postalia Gmbh | Frankiermodul |
| GB2246098B (en) * | 1990-07-04 | 1994-05-25 | Alcatel Business Systems | Franking machine |
| JPH04111196A (ja) * | 1990-08-31 | 1992-04-13 | Toshiba Corp | 媒体発行装置 |
| DE4033164A1 (de) * | 1990-10-16 | 1992-04-23 | Francotyp Postalia Gmbh | Frankierstreifengeber-system |
| DE4034292A1 (de) * | 1990-10-25 | 1992-04-30 | Francotyp Postalia Gmbh | Verfahren zum frankieren von postgut und anordnung zu dessen durchfuehrung |
| DE4105497C2 (de) * | 1991-02-19 | 1996-06-05 | Francotyp Postalia Gmbh | Einweg-Frankiervorrichtung |
| GB9226813D0 (en) * | 1992-12-23 | 1993-02-17 | Neopost Ltd | Franking machine and method of franking |
| FR2706655B1 (fr) * | 1993-06-17 | 1995-08-25 | Gemplus Card Int | Procédé de contrôle d'une imprimante pour obtenir des affranchissements postaux. |
| US5608636A (en) * | 1993-06-21 | 1997-03-04 | Francotyp-Postalia Ag & Co. | Method for controlling the column-by-column printing of a franking image in a postage meter machine |
| US5812991A (en) * | 1994-01-03 | 1998-09-22 | E-Stamp Corporation | System and method for retrieving postage credit contained within a portable memory over a computer network |
| US5602921A (en) * | 1994-12-15 | 1997-02-11 | Pitney Bowes Inc. | Postage accounting system including means for transmitting ASCII encoded variable information for driving an external printer |
| US5682427A (en) * | 1994-12-15 | 1997-10-28 | Pitney Bowes Inc. | Postage metering system with dedicated and non-dedicated postage printing means |
| US5535279A (en) * | 1994-12-15 | 1996-07-09 | Pitney Bowes Inc. | Postage accounting system including means for transmitting a bit-mapped image of variable information for driving an external printer |
| US5583779A (en) * | 1994-12-22 | 1996-12-10 | Pitney Bowes Inc. | Method for preventing monitoring of data remotely sent from a metering accounting vault to digital printer |
| FR2730082B1 (fr) * | 1995-01-31 | 1997-04-18 | Neopost Ind | Systeme de datage automatique pour machine d'affranchissement |
| US6671813B2 (en) * | 1995-06-07 | 2003-12-30 | Stamps.Com, Inc. | Secure on-line PC postage metering system |
| EP0762337A3 (de) * | 1995-09-08 | 2000-01-19 | Francotyp-Postalia Aktiengesellschaft & Co. | Verfahren und Anordnung zur Erhöhung der Manipulationssicherheit von kritischen Daten |
| US5819240A (en) * | 1995-10-11 | 1998-10-06 | E-Stamp Corporation | System and method for generating personalized postage indica |
| US5684949A (en) * | 1995-10-13 | 1997-11-04 | Pitney Bowes Inc. | Method and system for securing operation of a printing module |
| US5729461A (en) * | 1995-11-06 | 1998-03-17 | Pitney Bowes Inc. | Postage metering system including means for controlling the resolution of printing a portion of a postage indicia |
| US5710707A (en) * | 1995-11-21 | 1998-01-20 | Pitney Bowes Inc. | Postage metering system including primary accounting means and means for accessing secondary accounting means |
| US5696829A (en) * | 1995-11-21 | 1997-12-09 | Pitney Bowes, Inc. | Digital postage meter system |
| US5822738A (en) | 1995-11-22 | 1998-10-13 | F.M.E. Corporation | Method and apparatus for a modular postage accounting system |
| US6157919A (en) * | 1995-12-19 | 2000-12-05 | Pitney Bowes Inc. | PC-based open metering system and method |
| US6151590A (en) | 1995-12-19 | 2000-11-21 | Pitney Bowes Inc. | Network open metering system |
| US6285990B1 (en) * | 1995-12-19 | 2001-09-04 | Pitney Bowes Inc. | Method for reissuing digital tokens in an open metering system |
| US5793867A (en) * | 1995-12-19 | 1998-08-11 | Pitney Bowes Inc. | System and method for disaster recovery in an open metering system |
| US5781438A (en) | 1995-12-19 | 1998-07-14 | Pitney Bowes Inc. | Token generation process in an open metering system |
| US5726894A (en) * | 1995-12-21 | 1998-03-10 | Pitney Bowes Inc. | Postage metering system including means for selecting postal processing services for a sheet and digitally printing thereon postal information pertaining to each selected postal processing service |
| DE19549305A1 (de) * | 1995-12-22 | 1997-07-03 | Francotyp Postalia Gmbh | Verfahren und Anordnung zur Dateneingabe in eine Frankiermaschine |
| US5799290A (en) * | 1995-12-27 | 1998-08-25 | Pitney Bowes Inc. | Method and apparatus for securely authorizing performance of a function in a distributed system such as a postage meter |
| US5923762A (en) * | 1995-12-27 | 1999-07-13 | Pitney Bowes Inc. | Method and apparatus for ensuring debiting in a postage meter prior to its printing a postal indicia |
| US7226494B1 (en) * | 1997-04-23 | 2007-06-05 | Neopost Technologies | Secure postage payment system and method |
| EP0838069A4 (en) * | 1996-04-23 | 2000-07-12 | Ascom Hasler Mailing Sys Inc | SYSTEM AND METHOD FOR SECURELY SETTING POSTAL POSTAGE |
| US6050486A (en) * | 1996-08-23 | 2000-04-18 | Pitney Bowes Inc. | Electronic postage meter system separable printer and accounting arrangement incorporating partition of indicia and accounting information |
| US5731980A (en) * | 1996-08-23 | 1998-03-24 | Pitney Bowes Inc. | Electronic postage meter system having internal accounting system and removable external accounting system |
| US5812400A (en) * | 1996-08-23 | 1998-09-22 | Pitney Bowes Inc. | Electronic postage meter installation and location movement system |
| US5898785A (en) * | 1996-09-30 | 1999-04-27 | Pitney Bowes Inc. | Modular mailing system |
| US6889214B1 (en) | 1996-10-02 | 2005-05-03 | Stamps.Com Inc. | Virtual security device |
| US5822739A (en) * | 1996-10-02 | 1998-10-13 | E-Stamp Corporation | System and method for remote postage metering |
| US8225089B2 (en) * | 1996-12-04 | 2012-07-17 | Otomaku Properties Ltd., L.L.C. | Electronic transaction systems utilizing a PEAD and a private key |
| DE19711998A1 (de) | 1997-03-13 | 1998-09-17 | Francotyp Postalia Gmbh | Postverarbeitungssystem mit einer über Personalcomputer gesteuerten druckenden Maschinen-Basisstation |
| US5999921A (en) * | 1997-04-30 | 1999-12-07 | Pitney Bowes Inc. | Electronic postage meter system having plural clock system providing enhanced security |
| US5946672A (en) * | 1997-06-12 | 1999-08-31 | Pitney Bowes Inc. | Electronic postage meter system having enhanced clock security |
| US6023690A (en) * | 1997-06-12 | 2000-02-08 | Pitney Bowes Inc. | Method and apparatus for securely resetting a real time clock in a postage meter |
| CA2272595C (en) * | 1997-09-22 | 2005-06-21 | Ascom Hasler Mailing Systems, Inc. | Technique for effectively generating multi-dimensional symbols representing postal information |
| US20030004900A1 (en) * | 1999-05-19 | 2003-01-02 | Robert G. Schwartz | Technique for effectively generating multi-dimensional symbols representing postal information |
| US7265853B1 (en) * | 1997-10-17 | 2007-09-04 | Stamps.Com, Inc. | Postage server system and method |
| AU6499699A (en) | 1998-09-29 | 2000-04-17 | Stamps.Com, Inc. | On-line postage system |
| DE29818913U1 (de) * | 1998-10-23 | 2000-01-13 | Bundesdruckerei Gmbh | Sicherheitsdruckgerät zur Beschriftung von Personaldokumenten |
| FR2786291B1 (fr) * | 1998-11-24 | 2002-11-29 | Secap | Dispositif et procede d'impression et machine a affranchir les mettant en oeuvre |
| US6188997B1 (en) * | 1999-04-19 | 2001-02-13 | Pitney Bowes Inc. | Postage metering system having currency synchronization |
| US6178412B1 (en) * | 1999-04-19 | 2001-01-23 | Pitney Bowes Inc. | Postage metering system having separable modules with multiple currency capability and synchronization |
| US6154734A (en) * | 1999-04-19 | 2000-11-28 | Pitney Bowes Inc. | Postage metering system having currency compatibility security feature |
| US7062651B1 (en) * | 1999-05-25 | 2006-06-13 | Silverbrook Research Pty Ltd | Network printer registration protocol |
| DE19928058B4 (de) * | 1999-06-15 | 2005-10-20 | Francotyp Postalia Ag | Anordnung und Verfahren zur Generierung eines Sicherheitsabdruckes |
| WO2001029781A1 (en) * | 1999-10-15 | 2001-04-26 | Ascom Hasler Mailing Systems, Inc. | Technique for effectively generating postage indicia using a postal security device |
| AU2002235181A1 (en) * | 2000-12-15 | 2002-06-24 | United States Postal Service | Electronic postmarking without directly utilizing an electronic postmark server |
| CA2432070A1 (en) * | 2000-12-18 | 2002-06-27 | United States Postal Service | Method of using personal signature as postage |
| US7152049B2 (en) * | 2001-10-05 | 2006-12-19 | Pitney Bowes Inc. | Method and system for dispensing virtual stamps |
| US20030084008A1 (en) * | 2001-10-31 | 2003-05-01 | Simpson Shell Sterling | System for purchasing postage electronically in a distributed processing environment |
| US20030101143A1 (en) * | 2001-11-20 | 2003-05-29 | Psi Systems, Inc. | Systems and methods for detecting postage fraud using a unique mail piece indicium |
| US8463716B2 (en) * | 2001-11-20 | 2013-06-11 | Psi Systems, Inc. | Auditable and secure systems and methods for issuing refunds for misprints of mail pieces |
| US7831518B2 (en) * | 2001-11-20 | 2010-11-09 | Psi Systems, Inc. | Systems and methods for detecting postage fraud using an indexed lookup procedure |
| CN100339780C (zh) * | 2002-04-18 | 2007-09-26 | 先进微装置公司 | 包括可通过安全通信路径连接中央处理器与安全服务处理器的安全执行模式的计算机系统 |
| AU2003268029A1 (en) | 2002-07-29 | 2004-02-16 | United States Postal Service | Pc postagetm service indicia design for shipping label |
| US6704614B1 (en) * | 2002-07-30 | 2004-03-09 | Mark F Neuwirth | Verification system for value added indicia applicators |
| JP2005537571A (ja) * | 2002-08-29 | 2005-12-08 | ユナイテッド ステイツ ポスタル サービス | 処理中の郵便物の郵送料を再評価するシステム及び方法 |
| US7613654B2 (en) | 2002-10-30 | 2009-11-03 | Neopost Technologies | Use of electronic devices for money transfer |
| US11037151B1 (en) | 2003-08-19 | 2021-06-15 | Stamps.Com Inc. | System and method for dynamically partitioning a postage evidencing system |
| DE10357429B4 (de) * | 2003-12-09 | 2018-07-19 | Heidelberger Druckmaschinen Ag | Modulare Bogenrotationsdruckmaschine |
| WO2006041321A2 (en) * | 2004-10-15 | 2006-04-20 | Foodcap International Limited | Container, lid and clip therefor |
| US7882036B1 (en) * | 2006-05-01 | 2011-02-01 | Data-Pac Mailing Systems Corp. | System and method for postal indicia printing evidencing and accounting |
| JP4957448B2 (ja) * | 2006-08-16 | 2012-06-20 | 日本製粉株式会社 | 小麦粉又は小麦粉生地の改質方法及び装置 |
| US8612361B1 (en) | 2006-12-27 | 2013-12-17 | Stamps.Com Inc. | System and method for handling payment errors with respect to delivery services |
| US8775331B1 (en) | 2006-12-27 | 2014-07-08 | Stamps.Com Inc | Postage metering with accumulated postage |
| JP4957451B2 (ja) * | 2007-08-21 | 2012-06-20 | 日本製粉株式会社 | 小麦粉又は小麦粉生地の改質方法及び装置 |
| US10373398B1 (en) | 2008-02-13 | 2019-08-06 | Stamps.Com Inc. | Systems and methods for distributed activation of postage |
| US9978185B1 (en) | 2008-04-15 | 2018-05-22 | Stamps.Com Inc. | Systems and methods for activation of postage indicia at point of sale |
| US9911246B1 (en) | 2008-12-24 | 2018-03-06 | Stamps.Com Inc. | Systems and methods utilizing gravity feed for postage metering |
| US9842308B1 (en) | 2010-02-25 | 2017-12-12 | Stamps.Com Inc. | Systems and methods for rules based shipping |
| US10089797B1 (en) | 2010-02-25 | 2018-10-02 | Stamps.Com Inc. | Systems and methods for providing localized functionality in browser based postage transactions |
| US10713634B1 (en) | 2011-05-18 | 2020-07-14 | Stamps.Com Inc. | Systems and methods using mobile communication handsets for providing postage |
| US10846650B1 (en) | 2011-11-01 | 2020-11-24 | Stamps.Com Inc. | Perpetual value bearing shipping labels |
| US10922641B1 (en) | 2012-01-24 | 2021-02-16 | Stamps.Com Inc. | Systems and methods providing known shipper information for shipping indicia |
| US9721225B1 (en) | 2013-10-16 | 2017-08-01 | Stamps.Com Inc. | Systems and methods facilitating shipping services rate resale |
| US10417728B1 (en) | 2014-04-17 | 2019-09-17 | Stamps.Com Inc. | Single secure environment session generating multiple indicia |
| US10521754B2 (en) | 2016-03-08 | 2019-12-31 | Auctane, LLC | Concatenated shipping documentation processing spawning intelligent generation subprocesses |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048586A (ja) * | 1983-07-21 | 1985-03-16 | ピツトネイ・ボウズ・インコ−ポレ−テツド | 暗号化メツセ−ジの印刷及び読取り装置及び方法 |
| JPS62156796A (ja) * | 1985-11-29 | 1987-07-11 | ピツトニ− バウズ ピ−エルシ− | 電子式郵便メ−タ |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB953999A (en) * | 1963-01-18 | 1964-04-02 | Luther George Simjian | Improvements in or relating to dispensing systems |
| US3702464A (en) * | 1971-05-04 | 1972-11-07 | Ibm | Information card |
| US3890599A (en) * | 1973-09-13 | 1975-06-17 | Command Automation Inc | Arrangement for protecting and authenticating a document |
| DE2350418A1 (de) * | 1973-10-08 | 1975-04-10 | Gretag Ag | Verfahren und einrichtung zur erstellung und auswertung von faelschungssicheren maschinell lesbaren zahlungsbelegen |
| GB1490872A (en) * | 1974-08-15 | 1977-11-02 | Marconi Co Ltd | Processor equipments |
| US4097923A (en) * | 1975-04-16 | 1978-06-27 | Pitney-Bowes, Inc. | Remote postage meter charging system using an advanced microcomputerized postage meter |
| GB1542284A (en) * | 1976-01-09 | 1979-03-14 | Barcrest Ltd | Recording electrical information |
| US4168533A (en) * | 1976-01-14 | 1979-09-18 | Pitney-Bowes, Inc. | Microcomputerized miniature postage meter |
| DE2738113C2 (de) * | 1976-09-06 | 1998-07-16 | Gao Ges Automation Org | Vorrichtung zur Durchführung von Bearbeitungsvorgängen mit einem Identifikanden |
| US4124891A (en) * | 1976-11-18 | 1978-11-07 | Honeywell Information Systems Inc. | Memory access system |
| JPS6016664B2 (ja) * | 1977-10-28 | 1985-04-26 | 豊田工機株式会社 | デ−タ転送装置 |
| US4222518A (en) * | 1978-10-19 | 1980-09-16 | Simjian Luther G | Metering system |
| US4226360A (en) * | 1978-12-19 | 1980-10-07 | Simjian Luther G | Metering system |
| US4249071A (en) * | 1979-02-27 | 1981-02-03 | Simjian Luther G | Metering system |
| US4253158A (en) * | 1979-03-28 | 1981-02-24 | Pitney Bowes Inc. | System for securing postage printing transactions |
| US4218011A (en) * | 1979-05-15 | 1980-08-19 | Simjian Luther G | Coupon controlled metering device |
| US4258252A (en) * | 1979-07-19 | 1981-03-24 | Simjian Luther G | Check controlled metering device |
| US4285050A (en) * | 1979-10-30 | 1981-08-18 | Pitney Bowes Inc. | Electronic postage meter operating voltage variation sensing system |
| US4422148A (en) * | 1979-10-30 | 1983-12-20 | Pitney Bowes Inc. | Electronic postage meter having plural computing systems |
| US4629871A (en) * | 1979-12-28 | 1986-12-16 | Pitney Bowes, Inc. | Electronic postage meter system settable by means of a remotely generated input device |
| US4268817A (en) * | 1980-02-13 | 1981-05-19 | Simjian Luther G | Check controlled metering device |
| US4365293A (en) * | 1980-03-28 | 1982-12-21 | Pitney Bowes Inc. | Serial communications bus for remote terminals |
| US4317028A (en) * | 1980-04-21 | 1982-02-23 | Simjian Luther G | Subscriber check accepting and issuing apparatus |
| FR2486687B1 (fr) * | 1980-07-09 | 1986-08-22 | Roneo Alcatel Ltd | Compteur d'affranchissement postal |
| US4436992A (en) * | 1981-01-08 | 1984-03-13 | Simjian Luther G | Check controlled metering device |
| US4377214A (en) * | 1981-02-10 | 1983-03-22 | Pitney Bowes, Inc. | Method and apparatus for interfacing an electronic scale system with a storage medium |
| GB2097330A (en) * | 1981-04-27 | 1982-11-03 | Pitney Bowes Ltd | A franking machine for domestic and office use and system for using same |
| US4543627A (en) * | 1981-12-14 | 1985-09-24 | At&T Bell Laboratories | Internal communication arrangement for a multiprocessor system |
| US4458109A (en) * | 1982-02-05 | 1984-07-03 | Siemens Corporation | Method and apparatus providing registered mail features in an electronic communication system |
| US4476542A (en) * | 1982-05-10 | 1984-10-09 | Xerox Corporation | Printing system |
| US4520455A (en) * | 1982-05-10 | 1985-05-28 | Xerox Corporation | Printing system |
| US4481578A (en) * | 1982-05-21 | 1984-11-06 | Pitney Bowes Inc. | Direct memory access data transfer system for use with plural processors |
| DE3485220D1 (de) * | 1983-07-18 | 1991-12-05 | Pitney Bowes Inc | Vorrichtung zum drucken verschluesselter mitteilungen in strichkodedarstellung. |
| DE3337491C2 (de) * | 1983-10-13 | 1986-05-22 | Francotyp - Postalia GmbH, 1000 Berlin | Anordnung zum Frankieren von Postgut |
| US4649266A (en) * | 1984-03-12 | 1987-03-10 | Pitney Bowes Inc. | Method and apparatus for verifying postage |
| US4775246A (en) * | 1985-04-17 | 1988-10-04 | Pitney Bowes Inc. | System for detecting unaccounted for printing in a value printing system |
| US4725718A (en) * | 1985-08-06 | 1988-02-16 | Pitney Bowes Inc. | Postage and mailing information applying system |
-
1986
- 1986-09-02 US US06/902,903 patent/US4858138A/en not_active Expired - Lifetime
-
1987
- 1987-09-01 GB GB8720522A patent/GB2196298B/en not_active Expired - Lifetime
- 1987-09-01 CA CA000545867A patent/CA1274312A/en not_active Expired - Lifetime
- 1987-09-02 FR FR878712207A patent/FR2603407B1/fr not_active Expired - Lifetime
- 1987-09-02 DE DE19873729345 patent/DE3729345A1/de not_active Ceased
- 1987-09-02 JP JP62220098A patent/JP2898975B2/ja not_active Expired - Fee Related
- 1987-09-02 CH CH3361/87A patent/CH676160A5/fr not_active IP Right Cessation
- 1987-09-02 CH CH3332/89A patent/CH676397A5/fr not_active IP Right Cessation
- 1987-12-21 FR FR8717841A patent/FR2606907B1/fr not_active Expired - Lifetime
-
1990
- 1990-09-19 GB GB9020522A patent/GB2236416B/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048586A (ja) * | 1983-07-21 | 1985-03-16 | ピツトネイ・ボウズ・インコ−ポレ−テツド | 暗号化メツセ−ジの印刷及び読取り装置及び方法 |
| JPS62156796A (ja) * | 1985-11-29 | 1987-07-11 | ピツトニ− バウズ ピ−エルシ− | 電子式郵便メ−タ |
Also Published As
| Publication number | Publication date |
|---|---|
| US4858138A (en) | 1989-08-15 |
| GB8720522D0 (en) | 1987-10-07 |
| GB2236416A (en) | 1991-04-03 |
| GB9020522D0 (en) | 1990-10-31 |
| GB2196298B (en) | 1991-07-03 |
| GB2236416B (en) | 1991-07-17 |
| FR2606907A1 (fr) | 1988-05-20 |
| JPS63127393A (ja) | 1988-05-31 |
| CH676397A5 (ja) | 1991-01-15 |
| CA1274312A (en) | 1990-09-18 |
| DE3729345A1 (de) | 1988-03-03 |
| FR2603407A1 (fr) | 1988-03-04 |
| FR2606907B1 (fr) | 1993-10-01 |
| CH676160A5 (ja) | 1990-12-14 |
| FR2603407B1 (fr) | 1992-06-19 |
| GB2196298A (en) | 1988-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2898975B2 (ja) | 証印印字用料金印字システム | |
| US4809185A (en) | Secure metering device storage vault for a value printing system | |
| JP2795988B2 (ja) | 郵便料金を印刷するためのプリンタの制御方法 | |
| US5200903A (en) | Franking machine | |
| CA1159563A (en) | Electronic postage meter having plural computing systems | |
| US5202834A (en) | Mail item processing system | |
| CA2164893C (en) | Postage accounting system including means for transmitting a bit-mapped image of variable information for driving an external printer | |
| US4302821A (en) | Interposer control for electronic postage meter | |
| EP0862142B1 (en) | Franking machine | |
| GB2195583A (en) | Prevention of tampering in data processors | |
| US5206812A (en) | Franking machine | |
| US4422148A (en) | Electronic postage meter having plural computing systems | |
| GB2251211A (en) | Franking machine for metering a plurality of postage services. | |
| CA1223361A (en) | Electronic postage meter controllable by mailing machine | |
| US4525785A (en) | Electronic postage meter having plural computing system | |
| CA1167163A (en) | Electronic united parcel service register | |
| EP0298775A2 (en) | Franking machine | |
| US4498187A (en) | Electronic postage meter having plural computing systems | |
| EP0356052B1 (en) | Franking machine | |
| JPS59205689A (ja) | 郵便料金の未使用金額を変更するキ−ボ−ドのキ−を有する郵便料金計 | |
| EP0285390B1 (en) | Franking machine | |
| CA1250052A (en) | Electronic postage meter having a memory map decoder | |
| CA1173168A (en) | Serial transmission system for use in postage meters | |
| CA1061466A (en) | Computer responsive postage meter | |
| JPS6119067B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |