JP2894563B2 - 速度制御回路 - Google Patents
速度制御回路Info
- Publication number
- JP2894563B2 JP2894563B2 JP63148891A JP14889188A JP2894563B2 JP 2894563 B2 JP2894563 B2 JP 2894563B2 JP 63148891 A JP63148891 A JP 63148891A JP 14889188 A JP14889188 A JP 14889188A JP 2894563 B2 JP2894563 B2 JP 2894563B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- speed
- circuit
- control circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Description
本発明は、電動ロクロ、電動ウインチ等負荷変動によ
る速度低下等の速度を制御回路へフィードバックする速
度制御回路に関する。
る速度低下等の速度を制御回路へフィードバックする速
度制御回路に関する。
従来、速度制御回路には、速度を決定する電圧によっ
て制御するもの、即ち、フィードバック制御しないもの
があり、又、フィードバック制御するもので、負荷によ
り速度が低下したとき速度を上げるようにフィードバッ
クする際、F/Vコンバータの出力電圧は第8図のように
回転数に比例し、フィードバック量は速度全域ですべて
同じであった。
て制御するもの、即ち、フィードバック制御しないもの
があり、又、フィードバック制御するもので、負荷によ
り速度が低下したとき速度を上げるようにフィードバッ
クする際、F/Vコンバータの出力電圧は第8図のように
回転数に比例し、フィードバック量は速度全域ですべて
同じであった。
従来の速度制御回路で、フィードバック制御しないも
のでは、負荷が加わると速度が低下するという問題点が
あり、又、フィードバック制御するものでも、フィード
バック量が速度全域で同じであるため、定速域での負荷
に対して回転しなくなり、ロック状態になるという問題
点を有していた。 本発明はかかる点に鑑みてなされたもので、その目的
とするところは、フィードバック量を可変にして定速域
でのトルクを確保することにある。
のでは、負荷が加わると速度が低下するという問題点が
あり、又、フィードバック制御するものでも、フィード
バック量が速度全域で同じであるため、定速域での負荷
に対して回転しなくなり、ロック状態になるという問題
点を有していた。 本発明はかかる点に鑑みてなされたもので、その目的
とするところは、フィードバック量を可変にして定速域
でのトルクを確保することにある。
請求項1の発明は、負荷変動による速度低下等の速度
信号を制御回路へフィードバックして制御する速度制御
回路において、回転数に対するフィードバック量を折れ
線状の出力として、定速域と高速域とでフィードバック
量を変える手段を備え、上記手段として、速度信号を電
圧変換するF/Vコンバータと、前記F/Vコンバータの出力
が一定電圧に達するまで出力しないオフセット回路と、
前記F/Vコンバータの出力を基準として前記オフセット
回路の出力を差動増幅する差動増幅回路とを具備し、前
記差動増幅回路の出力を制御回路へフィードバックする
ようにしたものである。
信号を制御回路へフィードバックして制御する速度制御
回路において、回転数に対するフィードバック量を折れ
線状の出力として、定速域と高速域とでフィードバック
量を変える手段を備え、上記手段として、速度信号を電
圧変換するF/Vコンバータと、前記F/Vコンバータの出力
が一定電圧に達するまで出力しないオフセット回路と、
前記F/Vコンバータの出力を基準として前記オフセット
回路の出力を差動増幅する差動増幅回路とを具備し、前
記差動増幅回路の出力を制御回路へフィードバックする
ようにしたものである。
上記のように構成された速度制御回路は、低中速域で
のフィードバック量を大きく確保でき、定速でのトルク
を確保できて負荷変動に対してロック状態になることが
なくなる。
のフィードバック量を大きく確保でき、定速でのトルク
を確保できて負荷変動に対してロック状態になることが
なくなる。
実施例について図面により説明する。第1図におい
て、速度信号1(周波数)をF/Vコンバータ2で電圧変
換して、第2図のように回転数に対して出力電圧Vaを得
る。オフセット回路3は、回路で決められた一定電圧V1
に達するまで出力しない。そのため、オフセット回路3
の出力は第2図の電圧Vbのようになる。第1の差動増幅
回路4は、F/Vコンバータ2の出力とオフセット回路3
の出力とを入力し、F/Vコンバータ2の出力を基準とし
てオフセット回路3の出力Vbを差動増幅してVb′とし、
Vb′を増幅して第2図の電圧Vcを出力する。第2の差動
増幅回路5は、第1の差動増幅回路4の出力Vcと速度直
節可変抵抗6で定まる速度コントロール電圧Vrefとを比
較し、Vd=Vref+(Vref−Vc)の式に基づいて出力Vdを
出す。回転している状態で負荷が加わると、回転数が低
下し、第1の差動増幅回路4の出力Vcは低下し、第2の
差動増幅回路5の出力Vdが上昇する。基準三角波発生回
路7は、第3図(a)のように基準三角波Veを出力し、
この基準三角波Veと第2の差動増幅回路5の出力Vdとを
比較PWM発生回路8に入力する。Vd>Veのとき、比較PWM
発生回路8の出力Vfは第3図(b)のようにオン、Vd<
Veのとき出力Vfはオフし、PWMパルスを発生し、スイッ
チング制御素子を有する制御回路9へ入力する。 負荷が加わると、第2の差動増幅回路5の出力Vdが上
昇し、比較PWM発生回路8のオン時間が長くなって、フ
ィードバック機能を果たす。ここで、第1の差動増幅回
路4の出力を折れ線状にしていると、低中速域では急な
勾配を持ち、第2の差動増幅回路5の出力Vdが大きく確
保でき、定速トルクを確保するフィードバック量を大き
くできる。 つぎに、第2の差動増幅回路5へ入力される第1の差
動増幅回路4の出力Vcが折れ線状であるため、速度コン
トロール電圧Vrefと回転数との関係は第4図のような特
性が得られ、低中速域も巾広く確保できる。即ち、速度
コントロール電圧Vrefは、第5図のように速度直節可変
抵抗6のスライドストロークと比例関係にあり、第1の
差動増幅回路4の出力Vcと速度コントロール電圧Vrefと
を差動増幅されてVref−Vc=Vdとなり、出力Vdは第6図
の破線で示すようになって、速度コントロール電圧Vref
と回転数との関係は第4図のようになる。更に、第1の
差動増幅回路4の出力Vc1が第7図の状態より、オフセ
ット回路3および第1の差動増幅回路4の回路電圧をス
イッチ10により高く切換えて折れ線状電圧の勾配を第7
図Vc2のように大きくすることによって、第2の差動増
幅回路5によるフィードバック量を大きくすることがで
きる。
て、速度信号1(周波数)をF/Vコンバータ2で電圧変
換して、第2図のように回転数に対して出力電圧Vaを得
る。オフセット回路3は、回路で決められた一定電圧V1
に達するまで出力しない。そのため、オフセット回路3
の出力は第2図の電圧Vbのようになる。第1の差動増幅
回路4は、F/Vコンバータ2の出力とオフセット回路3
の出力とを入力し、F/Vコンバータ2の出力を基準とし
てオフセット回路3の出力Vbを差動増幅してVb′とし、
Vb′を増幅して第2図の電圧Vcを出力する。第2の差動
増幅回路5は、第1の差動増幅回路4の出力Vcと速度直
節可変抵抗6で定まる速度コントロール電圧Vrefとを比
較し、Vd=Vref+(Vref−Vc)の式に基づいて出力Vdを
出す。回転している状態で負荷が加わると、回転数が低
下し、第1の差動増幅回路4の出力Vcは低下し、第2の
差動増幅回路5の出力Vdが上昇する。基準三角波発生回
路7は、第3図(a)のように基準三角波Veを出力し、
この基準三角波Veと第2の差動増幅回路5の出力Vdとを
比較PWM発生回路8に入力する。Vd>Veのとき、比較PWM
発生回路8の出力Vfは第3図(b)のようにオン、Vd<
Veのとき出力Vfはオフし、PWMパルスを発生し、スイッ
チング制御素子を有する制御回路9へ入力する。 負荷が加わると、第2の差動増幅回路5の出力Vdが上
昇し、比較PWM発生回路8のオン時間が長くなって、フ
ィードバック機能を果たす。ここで、第1の差動増幅回
路4の出力を折れ線状にしていると、低中速域では急な
勾配を持ち、第2の差動増幅回路5の出力Vdが大きく確
保でき、定速トルクを確保するフィードバック量を大き
くできる。 つぎに、第2の差動増幅回路5へ入力される第1の差
動増幅回路4の出力Vcが折れ線状であるため、速度コン
トロール電圧Vrefと回転数との関係は第4図のような特
性が得られ、低中速域も巾広く確保できる。即ち、速度
コントロール電圧Vrefは、第5図のように速度直節可変
抵抗6のスライドストロークと比例関係にあり、第1の
差動増幅回路4の出力Vcと速度コントロール電圧Vrefと
を差動増幅されてVref−Vc=Vdとなり、出力Vdは第6図
の破線で示すようになって、速度コントロール電圧Vref
と回転数との関係は第4図のようになる。更に、第1の
差動増幅回路4の出力Vc1が第7図の状態より、オフセ
ット回路3および第1の差動増幅回路4の回路電圧をス
イッチ10により高く切換えて折れ線状電圧の勾配を第7
図Vc2のように大きくすることによって、第2の差動増
幅回路5によるフィードバック量を大きくすることがで
きる。
本発明は上述したように構成したから、回転数に対す
るフィードバック量を折れ線状の出力とすることができ
て、定速域および高速域をそれぞれで回転数に比例した
フィードバック量が得られ、しかも定速域でのフィード
バック量を大きく確保でき、定速でのトルクを確保でき
て負荷変動に対してロック状態になることを防止できる
という効果を奏するものである。
るフィードバック量を折れ線状の出力とすることができ
て、定速域および高速域をそれぞれで回転数に比例した
フィードバック量が得られ、しかも定速域でのフィード
バック量を大きく確保でき、定速でのトルクを確保でき
て負荷変動に対してロック状態になることを防止できる
という効果を奏するものである。
第1図は本発明の一実施例のブロック回路図、第2図は
同上の特性図、第3図は同上の動作タイムチャート、第
4図乃至第7図は同上の特性図、第8図は従来例の特性
図である。 1は速度信号、2はF/Vコンバータ、3はオフセット回
路、4は反転増幅回路、9は制御回路である。
同上の特性図、第3図は同上の動作タイムチャート、第
4図乃至第7図は同上の特性図、第8図は従来例の特性
図である。 1は速度信号、2はF/Vコンバータ、3はオフセット回
路、4は反転増幅回路、9は制御回路である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−123386(JP,A) 特開 昭61−60108(JP,A) 特開 昭59−2584(JP,A) 特開 昭61−240872(JP,A) 実開 昭61−168405(JP,U) 実開 昭63−120596(JP,U)
Claims (1)
- 【請求項1】負荷変動による速度低下等の速度信号を制
御回路へフィードバックして制御する速度制御回路にお
いて、回転数に対するフィードバック量を折れ線状の出
力として、定速域と高速域とでフィードバック量を変え
る手段を備え、上記手段として、速度信号を電圧変換す
るF/Vコンバータと、前記F/Vコンバータの出力が一定電
圧に達するまで出力しないオフセット回路と、前記F/V
コンバータの出力を基準として前記オフセット回路の出
力を差動増幅する差動増幅回路とを具備し、該差動増幅
回路の出力を前記制御回路へフィードバックするように
したことを特徴とする速度制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63148891A JP2894563B2 (ja) | 1988-06-15 | 1988-06-15 | 速度制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63148891A JP2894563B2 (ja) | 1988-06-15 | 1988-06-15 | 速度制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01318569A JPH01318569A (ja) | 1989-12-25 |
JP2894563B2 true JP2894563B2 (ja) | 1999-05-24 |
Family
ID=15463008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63148891A Expired - Fee Related JP2894563B2 (ja) | 1988-06-15 | 1988-06-15 | 速度制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2894563B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6160108A (ja) * | 1984-08-31 | 1986-03-27 | Akai Electric Co Ltd | サ−ボ機構の応答速度制御回路 |
-
1988
- 1988-06-15 JP JP63148891A patent/JP2894563B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01318569A (ja) | 1989-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4364109A (en) | Control device of inverters | |
US6448724B1 (en) | Apparatus and method for commutation noise reduction | |
US5495152A (en) | Frequency signal control circuit and vibration type motor apparatus using same | |
US5361025A (en) | Interface circuit for generating and analogue signal to control the speed of rotation of a direct-current electric motor | |
JP2894563B2 (ja) | 速度制御回路 | |
US4296367A (en) | Speed control method for AC motors and an apparatus for the control | |
US6433502B2 (en) | Spindle motor driver circuit | |
US4105935A (en) | Motor speed control apparatus | |
JPS60156285A (ja) | 直流モータ用回転数調整回路 | |
JPS59194686A (ja) | モ−タ駆動装置 | |
JP2935762B2 (ja) | 直流モータの速度制御装置 | |
JP2726212B2 (ja) | モータ制御回路およびこれを用いたモータシステム | |
JPH0646872B2 (ja) | デイジタル式速度制御装置 | |
JPS62236378A (ja) | 直流モ−タの制御装置 | |
JP2726504B2 (ja) | ホールモータ制御装置 | |
JPH01103168A (ja) | パルス幅変調波発生回路 | |
JP2656546B2 (ja) | 位相同期発振器 | |
JPH0724960Y2 (ja) | 直流モ−タの制御装置 | |
JP2686516B2 (ja) | 電動車の速度制御装置 | |
JP3431514B2 (ja) | 誘導電動機の制御装置 | |
JPS61266083A (ja) | サ−ボ回路 | |
JPS6056362B2 (ja) | 電車用誘導電動機制御回路 | |
JPH04145894A (ja) | ステッピングモータ制御装置 | |
JPH0360391A (ja) | モータの速度制御回路 | |
JPS63253890A (ja) | Dcモ−タ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |