JP2888291B2 - 信号断検出回路 - Google Patents
信号断検出回路Info
- Publication number
- JP2888291B2 JP2888291B2 JP8325682A JP32568296A JP2888291B2 JP 2888291 B2 JP2888291 B2 JP 2888291B2 JP 8325682 A JP8325682 A JP 8325682A JP 32568296 A JP32568296 A JP 32568296A JP 2888291 B2 JP2888291 B2 JP 2888291B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- comparator
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 title claims description 33
- 238000010586 diagram Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 7
- 238000000605 extraction Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/08—Indicating faults in circuits or apparatus
- H04M3/10—Providing fault- or trouble-signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/2209—Arrangements for supervision, monitoring or testing for lines also used for data transmission
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、信号断検出回路に
関し、特にディジタル加入者線伝送システムの線路終端
装置に適用される信号断検出回路に関するものである。
関し、特にディジタル加入者線伝送システムの線路終端
装置に適用される信号断検出回路に関するものである。
【０００２】
【従来の技術】従来、この種の信号断検出回路は、例え
ば特開平３−３６８４８で示されるように、ディジタル
加入者線伝送システムの線路終端装置において受信信号
の有無を検出することを目的として用いられていた。
ば特開平３−３６８４８で示されるように、ディジタル
加入者線伝送システムの線路終端装置において受信信号
の有無を検出することを目的として用いられていた。
【０００３】図４は、ディジタル加入者線伝送システム
の終端装置信号受信部の第１の構成例を示すブロック図
である。受信部は、受信信号２を入力とする波形等化器
４と、波形等化器４の出力を入力とするＡ／Ｄ変換器３
と、Ａ／Ｄ変換器３の出力を入力とする符号識別器５
と、Ａ／Ｄ変換器３の出力を入力とする信号断検出回路
９より構成される（受信部は、波形等化、符号識別、タ
イミング抽出、信号検出等の機能を有するが、図４で
は、本発明の説明に関係はないためタイミング抽出を行
うブロックは省略した）。
の終端装置信号受信部の第１の構成例を示すブロック図
である。受信部は、受信信号２を入力とする波形等化器
４と、波形等化器４の出力を入力とするＡ／Ｄ変換器３
と、Ａ／Ｄ変換器３の出力を入力とする符号識別器５
と、Ａ／Ｄ変換器３の出力を入力とする信号断検出回路
９より構成される（受信部は、波形等化、符号識別、タ
イミング抽出、信号検出等の機能を有するが、図４で
は、本発明の説明に関係はないためタイミング抽出を行
うブロックは省略した）。
【０００４】図５は、ディジタル加入者線伝送システム
の終端装置信号受信部の第２の構成例を示すブロック図
である。受信部は、受信信号２を入力とするＡ／Ｄ変換
器３と、Ａ／Ｄ変換器３の出力を入力とする波形等化器
４と、波形等化器４の出力と判定帰還型等化器６の出力
を入力とする減算器７と、減算器７の出力を入力とする
符号識別器５と、符号識別器５の出力である識別結果１
０と識別誤差１１を入力とする判定帰還型等化器６と、
波形等化器４の出力と減算器７の出力を入力とする信号
断検出回路１から構成される。
の終端装置信号受信部の第２の構成例を示すブロック図
である。受信部は、受信信号２を入力とするＡ／Ｄ変換
器３と、Ａ／Ｄ変換器３の出力を入力とする波形等化器
４と、波形等化器４の出力と判定帰還型等化器６の出力
を入力とする減算器７と、減算器７の出力を入力とする
符号識別器５と、符号識別器５の出力である識別結果１
０と識別誤差１１を入力とする判定帰還型等化器６と、
波形等化器４の出力と減算器７の出力を入力とする信号
断検出回路１から構成される。
【０００５】図４に示した第１の構成例は波形等化をア
ナログ回路を用いて実現しており、図２に示した第２の
構成例は波形等化をディジタル回路で実現している。第
２の構成例では、判定点以降の孤立波のすそひきを抑圧
するために判定帰還型等化器を用いている（詳細につい
ては、１９７９年、８月、プロシーディングス・オブ・
アイ・イー・イー・イー、第６７巻、第８号［ＰＲＯＣ
ＥＥＤＩＮＧＳ ＯＦＴＨＥ ＩＥＥＥ，ＶＯＬ．６
７，ＮＯ．８，ＡＵＧＵＳＴ，１９７９］を参照のこ
と）。信号断識別回路はこのような形態で使用される。
ナログ回路を用いて実現しており、図２に示した第２の
構成例は波形等化をディジタル回路で実現している。第
２の構成例では、判定点以降の孤立波のすそひきを抑圧
するために判定帰還型等化器を用いている（詳細につい
ては、１９７９年、８月、プロシーディングス・オブ・
アイ・イー・イー・イー、第６７巻、第８号［ＰＲＯＣ
ＥＥＤＩＮＧＳ ＯＦＴＨＥ ＩＥＥＥ，ＶＯＬ．６
７，ＮＯ．８，ＡＵＧＵＳＴ，１９７９］を参照のこ
と）。信号断識別回路はこのような形態で使用される。
【０００６】次に図６を用いて従来の信号断検出回路の
構成、動作について説明する。図３は従来の信号断検出
回路の構成を示すブロック図である。従来の信号断検出
回路は、入力信号９０１と正側しきい値９０５を入力と
する正側比較器９０２と、入力信号９０１と負側しきい
値９０６を入力とする負側比較器９０３と、正側比較器
９０２の出力と負側比較器９０３の出力を入力とする保
護回路９０４より構成される。
構成、動作について説明する。図３は従来の信号断検出
回路の構成を示すブロック図である。従来の信号断検出
回路は、入力信号９０１と正側しきい値９０５を入力と
する正側比較器９０２と、入力信号９０１と負側しきい
値９０６を入力とする負側比較器９０３と、正側比較器
９０２の出力と負側比較器９０３の出力を入力とする保
護回路９０４より構成される。
【０００７】次に、従来の信号断検出回路の動作につい
て説明する。正側比較器９０２は、入力信号９０１のレ
ベルが正側しきい値９０５より小さい場合に１を出力
し、それ以外の場合には０を出力する。同様に負側比較
器９０３は、入力信号９０１のレベルが負側しきい値９
０６より大きい場合に１をそれ以外の場合には０を出力
する。各比較器での比較は符号識別を行うタイミング毎
に行われる。
て説明する。正側比較器９０２は、入力信号９０１のレ
ベルが正側しきい値９０５より小さい場合に１を出力
し、それ以外の場合には０を出力する。同様に負側比較
器９０３は、入力信号９０１のレベルが負側しきい値９
０６より大きい場合に１をそれ以外の場合には０を出力
する。各比較器での比較は符号識別を行うタイミング毎
に行われる。
【０００８】しきい値９０５、９０６は、信号レベルと
０レベルの間に設定される。
０レベルの間に設定される。
【０００９】保護回路９０４は、単位時間（例えばデー
タ１フレーム分）における正側比較器９０２の出力と負
側比較器９０３の出力が同時に１となった回数をカウン
トし、それがあらかじめ決まった回数以上だった場合、
これを信号断検出として１を出力し、それ以外の場合に
は０を出力する。保護回路９０４は回線の雑音等に起因
する誤判定を防止するために用いられている。
タ１フレーム分）における正側比較器９０２の出力と負
側比較器９０３の出力が同時に１となった回数をカウン
トし、それがあらかじめ決まった回数以上だった場合、
これを信号断検出として１を出力し、それ以外の場合に
は０を出力する。保護回路９０４は回線の雑音等に起因
する誤判定を防止するために用いられている。
【００１０】
【発明が解決しようとする課題】第１の問題点は、従来
の信号断検出回路は、判定帰還型等化器を波形等化手段
として用いる場合、信号断を検出できない場合がある。
の信号断検出回路は、判定帰還型等化器を波形等化手段
として用いる場合、信号断を検出できない場合がある。
【００１１】その理由は、判定帰還型等化器は符号識別
結果をもとにポストカーソル（判定点以降のすそひき）
による符号間干渉を推定する。そのため、信号が断状態
になったにもかかわらず判定帰還型等化器に識別結果
（０以外の）が入力されると判定帰還型等化器は誤った
ポストカーソル推定値を出力する。この誤った推定値を
信号断検出回路が信号と見なし判定帰還等化器の出力が
０にならないため、信号断を検出できない状態が継続す
る。
結果をもとにポストカーソル（判定点以降のすそひき）
による符号間干渉を推定する。そのため、信号が断状態
になったにもかかわらず判定帰還型等化器に識別結果
（０以外の）が入力されると判定帰還型等化器は誤った
ポストカーソル推定値を出力する。この誤った推定値を
信号断検出回路が信号と見なし判定帰還等化器の出力が
０にならないため、信号断を検出できない状態が継続す
る。
【００１２】本発明の目的は、判定帰還型等化器を波形
等化手段に用いた場合においても信号断検出を確実に行
える信号断検出回路を提供することにある。
等化手段に用いた場合においても信号断検出を確実に行
える信号断検出回路を提供することにある。
【００１３】
【課題を解決するための手段】本発明によれば、しきい
値生成回路と、ポストカーソルによる符号間干渉を除去
した後の信号である第１の入力信号を入力として該第１
の入力信号から絶対値をとった第１の絶対値出力信号を
出力する第１の絶対値回路と、ポストカーソルによる符
号間干渉を除去する前の信号である第２の入力信号を入
力として該第２の入力信号から絶対値をとった第２の絶
対値出力信号を出力する第２の絶対値回路と、前記第１
の絶対値出力信号と前記しきい値生成回路の第１の出力
との大小を比較し、前記第１の絶対値出力が前記しきい
値生成回路の第１の出力よりも小さい場合に、ハイレベ
ルの信号を出力し、それ以外の場合にはローレベルの信
号を出力する第１の比較器と、前記第２の絶対値出力信
号と前記しきい値生成回路の第２の出力との大小を比較
し、前記第２の絶対値出力が前記しきい値生成回路の第
２の出力よりも大きい場合に、ハイレベルの信号を出力
する第２の比較器と、前記第１の比較器の出力と前記第
２の比較器の出力を入力し、前記第１の比較器の出力が
ハイレベルになった場合には信号が断した可能性がある
として、カウントアップをスタートし、その後前記第２
の比較器の出力がハイレベルになった場合、受信信号は
断していないとしてカウント値をリセットして停止し、
カウントアップがスタートした後、前記第２の比較器の
出力がハイレベルとならず、カウントが満了した場合に
は、確かに信号は断しているものとしてハイレベルの信
号断検出信号を出力し、信号断状態で、前記第２の比較
器の出力がハイレベルとなった場合、信号が着信したと
みなし、カウント値をリセットし、ローレベルの信号断
検出信号を出力するカウンタを有することを特徴とする
信号断検出回路が得られる。
値生成回路と、ポストカーソルによる符号間干渉を除去
した後の信号である第１の入力信号を入力として該第１
の入力信号から絶対値をとった第１の絶対値出力信号を
出力する第１の絶対値回路と、ポストカーソルによる符
号間干渉を除去する前の信号である第２の入力信号を入
力として該第２の入力信号から絶対値をとった第２の絶
対値出力信号を出力する第２の絶対値回路と、前記第１
の絶対値出力信号と前記しきい値生成回路の第１の出力
との大小を比較し、前記第１の絶対値出力が前記しきい
値生成回路の第１の出力よりも小さい場合に、ハイレベ
ルの信号を出力し、それ以外の場合にはローレベルの信
号を出力する第１の比較器と、前記第２の絶対値出力信
号と前記しきい値生成回路の第２の出力との大小を比較
し、前記第２の絶対値出力が前記しきい値生成回路の第
２の出力よりも大きい場合に、ハイレベルの信号を出力
する第２の比較器と、前記第１の比較器の出力と前記第
２の比較器の出力を入力し、前記第１の比較器の出力が
ハイレベルになった場合には信号が断した可能性がある
として、カウントアップをスタートし、その後前記第２
の比較器の出力がハイレベルになった場合、受信信号は
断していないとしてカウント値をリセットして停止し、
カウントアップがスタートした後、前記第２の比較器の
出力がハイレベルとならず、カウントが満了した場合に
は、確かに信号は断しているものとしてハイレベルの信
号断検出信号を出力し、信号断状態で、前記第２の比較
器の出力がハイレベルとなった場合、信号が着信したと
みなし、カウント値をリセットし、ローレベルの信号断
検出信号を出力するカウンタを有することを特徴とする
信号断検出回路が得られる。
【００１４】さらに、本発明によれば、前記第１及び第
２の比較器のしきい値は、前記しきい値生成回路にて、
前記第２の比較器のしきい値が前記第１の比較器のしき
い値より大きくなるように設定されることを特徴とする
信号断検出回路が得られる。
２の比較器のしきい値は、前記しきい値生成回路にて、
前記第２の比較器のしきい値が前記第１の比較器のしき
い値より大きくなるように設定されることを特徴とする
信号断検出回路が得られる。
【００１５】又、本発明によれば、しきい値生成回路
と、該しきい値生成回路から出力されるしきい値とポス
トカーソルによる符号間干渉を除去した後の信号である
第１の入力信号を入力とする第１の正側比較器、前記し
きい値を入力とする第１の乗算器、前記第１の入力信号
と前記乗算器の出力を入力とする第１の負側比較器、及
び前記第１の正側比較器と前記第１の負側比較器の出力
を入力とする第１のアンド回路から構成される第１の比
較手段と、前記しきい値生成回路から出力されるしきい
値とポストカーソルによる符号間干渉を除去する前の信
号である第２の入力信号を入力とする第２の正側比較
器、前記しきい値を入力とする第２の乗算器、前記第２
の入力信号と前記第２の乗算器の出力を入力とする第２
の負側比較器、及び前記第２の正側比較器と前記第２の
負側比較器の出力を入力とする第２のアンド回路から構
成される第２の比較手段とを有し、前記第１及び第２の
乗算器は、それぞれ前記しきい値に−１を乗算すること
により前記第１及び第２の負側比較器のしきい値を生成
し、前記第１及び第２の正側比較器は、それぞれ前記第
１及び前記第２の入力信号が前記しきい値より小さい時
ハイレベルを出力し、前記第１及び第２の負側比較器
は、それぞれ前記第１及び前記第２の入力信号が前記第
１及び第２の乗算器の出力より大きい時ハイレベルを出
力し、前記第１及び第２のアンド回路は、それぞれ前記
第１及び第２の正側比較器の出力と前記第１及び第２の
負側比較器の出力がどちらもハイレベルの場合にハイレ
ベルを出力し、それ以外の場合には０を出力することを
特徴とする信号断検出回路が得られる。
と、該しきい値生成回路から出力されるしきい値とポス
トカーソルによる符号間干渉を除去した後の信号である
第１の入力信号を入力とする第１の正側比較器、前記し
きい値を入力とする第１の乗算器、前記第１の入力信号
と前記乗算器の出力を入力とする第１の負側比較器、及
び前記第１の正側比較器と前記第１の負側比較器の出力
を入力とする第１のアンド回路から構成される第１の比
較手段と、前記しきい値生成回路から出力されるしきい
値とポストカーソルによる符号間干渉を除去する前の信
号である第２の入力信号を入力とする第２の正側比較
器、前記しきい値を入力とする第２の乗算器、前記第２
の入力信号と前記第２の乗算器の出力を入力とする第２
の負側比較器、及び前記第２の正側比較器と前記第２の
負側比較器の出力を入力とする第２のアンド回路から構
成される第２の比較手段とを有し、前記第１及び第２の
乗算器は、それぞれ前記しきい値に−１を乗算すること
により前記第１及び第２の負側比較器のしきい値を生成
し、前記第１及び第２の正側比較器は、それぞれ前記第
１及び前記第２の入力信号が前記しきい値より小さい時
ハイレベルを出力し、前記第１及び第２の負側比較器
は、それぞれ前記第１及び前記第２の入力信号が前記第
１及び第２の乗算器の出力より大きい時ハイレベルを出
力し、前記第１及び第２のアンド回路は、それぞれ前記
第１及び第２の正側比較器の出力と前記第１及び第２の
負側比較器の出力がどちらもハイレベルの場合にハイレ
ベルを出力し、それ以外の場合には０を出力することを
特徴とする信号断検出回路が得られる。
【００１６】
【作用】ポストカーソルによる符号間干渉を除去する前
後の２つ信号を用い、それぞれ異なったしきい値をもっ
てレベル比較を行い、その２つ比較結果を用いて信号断
を検出する構成としたため、判定帰還型等化器をもちい
た場合においても信号断を確実に検出できる。
後の２つ信号を用い、それぞれ異なったしきい値をもっ
てレベル比較を行い、その２つ比較結果を用いて信号断
を検出する構成としたため、判定帰還型等化器をもちい
た場合においても信号断を確実に検出できる。
【００１７】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。図１は本発明の第１の
実施の形態を示すブロック図である。図１を参照する
と、本発明の信号断検出回路は、しきい値生成回路１０
３と、第１の入力信号１０７を入力とする第１の絶対値
回路１０１と、第２の入力信号１０８を入力とする第２
の絶対値回路１０２と、第１の絶対値回路１０１の出力
としきい値生成回路１０３の第１の出力を入力とする第
１の比較器の１０４と、第２の絶対値回路１０２の出力
としきい値生成回路１０３の第２の出力を入力とする第
２の比較器１０５と、第１の比較器１０４の出力と第２
の比較器１０５の出力を入力とするカウンタ１０６より
構成される。
図面を参照して詳細に説明する。図１は本発明の第１の
実施の形態を示すブロック図である。図１を参照する
と、本発明の信号断検出回路は、しきい値生成回路１０
３と、第１の入力信号１０７を入力とする第１の絶対値
回路１０１と、第２の入力信号１０８を入力とする第２
の絶対値回路１０２と、第１の絶対値回路１０１の出力
としきい値生成回路１０３の第１の出力を入力とする第
１の比較器の１０４と、第２の絶対値回路１０２の出力
としきい値生成回路１０３の第２の出力を入力とする第
２の比較器１０５と、第１の比較器１０４の出力と第２
の比較器１０５の出力を入力とするカウンタ１０６より
構成される。
【００１８】次に、動作について説明する。本発明の信
号断検出回路は、図５で示したように判定帰還型等化器
とあわせて使用される。図１の第１の入力信号は、判定
帰還型等化器によりポストカーソルの符号間干渉を抑圧
した後の信号であり、第２の入力信号は、符号間干渉を
抑圧する前の信号である。
号断検出回路は、図５で示したように判定帰還型等化器
とあわせて使用される。図１の第１の入力信号は、判定
帰還型等化器によりポストカーソルの符号間干渉を抑圧
した後の信号であり、第２の入力信号は、符号間干渉を
抑圧する前の信号である。
【００１９】第１の入力信号１０７は、絶対値回路１０
１により絶対値をとられ比較器１０４に入力する。比較
器１０４は、しきい値生成回路１０３の第１の出力と絶
対値回路の出力の大小を比較し、絶対値回路１０１の出
力がしきい値生成回路１０３の第１の出力より小さい場
合に、１を出力し、それ以外の場合には０を出力する。
１により絶対値をとられ比較器１０４に入力する。比較
器１０４は、しきい値生成回路１０３の第１の出力と絶
対値回路の出力の大小を比較し、絶対値回路１０１の出
力がしきい値生成回路１０３の第１の出力より小さい場
合に、１を出力し、それ以外の場合には０を出力する。
【００２０】同様に第２の入力１０８は、絶対値回路１
０２により絶対値をとられ比較器１０５に入力する。比
較器１０５は、しきい値生成回路１０３の第２の出力と
絶対値回路の出力の大小を比較し、絶対値回路１０２の
出力がしきい値生成回路１０３の第２の出力よりも大き
い場合に、１を出力する。
０２により絶対値をとられ比較器１０５に入力する。比
較器１０５は、しきい値生成回路１０３の第２の出力と
絶対値回路の出力の大小を比較し、絶対値回路１０２の
出力がしきい値生成回路１０３の第２の出力よりも大き
い場合に、１を出力する。
【００２１】カウンタ１０６は、比較器１０４の出力が
１になった場合には信号が断した可能性があるとして、
カウントアップをスタートする（カウントアップサンプ
リングクロックで行われる）。カウンタ１０６がスター
トした後、比較器１０５の出力が１になった場合、受信
信号は断していないとしてカウンタ１０６のカウント値
をリセットし、カウンタ１０６を停止する。カウンタ１
０６がスタートした後、比較器１０５の出力が１となら
ず、カウンタが満了した場合には確かに信号は断してい
るものとして信号断検出信号８を１とする。信号断状態
で、比較器１０５の出力が１となった場合、信号が着信
したとみなし、カウンタ１０６のカウント値をリセット
し、信号断検出信号８を０とする。
１になった場合には信号が断した可能性があるとして、
カウントアップをスタートする（カウントアップサンプ
リングクロックで行われる）。カウンタ１０６がスター
トした後、比較器１０５の出力が１になった場合、受信
信号は断していないとしてカウンタ１０６のカウント値
をリセットし、カウンタ１０６を停止する。カウンタ１
０６がスタートした後、比較器１０５の出力が１となら
ず、カウンタが満了した場合には確かに信号は断してい
るものとして信号断検出信号８を１とする。信号断状態
で、比較器１０５の出力が１となった場合、信号が着信
したとみなし、カウンタ１０６のカウント値をリセット
し、信号断検出信号８を０とする。
【００２２】比較器１０４、１０５のしきい値は、符号
識別用のしきい値よりしきい値生成回路１０３で比較器
１０５のしきい値が比較器１０４のしきい値より大きく
なるように生成される。
識別用のしきい値よりしきい値生成回路１０３で比較器
１０５のしきい値が比較器１０４のしきい値より大きく
なるように生成される。
【００２３】図３は、伝送路符号の多値度が４（±１、
±３の４値レベル）の場合の各しきい値レベルの設定値
の一例を示す図である。符号＋１の信号レベルをＡとす
ると各しきい値レベルは、例えば以下に示す表１のよう
に設定することができる（図５参照）。
±３の４値レベル）の場合の各しきい値レベルの設定値
の一例を示す図である。符号＋１の信号レベルをＡとす
ると各しきい値レベルは、例えば以下に示す表１のよう
に設定することができる（図５参照）。
【００２４】
【表１】 本発明では、信号着信と信号断を判定するのに２つの信
号を用い、その２つの信号に対し異なったしきい値を設
定しているため、信号着信を判別する比較器１０５のし
きい値を符号±１のレベルよりも大きなレベルに設定す
ることができ、雑音を信号と誤判定することを防止でき
る。また、信号着信を判定帰還型等化器により符号間干
渉を抑圧する前の信号を用いて行っているため、無信号
状態の場合に判定帰還型等化器が誤った出力をした場合
でも、確実に信号断を検出できる。
号を用い、その２つの信号に対し異なったしきい値を設
定しているため、信号着信を判別する比較器１０５のし
きい値を符号±１のレベルよりも大きなレベルに設定す
ることができ、雑音を信号と誤判定することを防止でき
る。また、信号着信を判定帰還型等化器により符号間干
渉を抑圧する前の信号を用いて行っているため、無信号
状態の場合に判定帰還型等化器が誤った出力をした場合
でも、確実に信号断を検出できる。
【００２５】次に本発明の第２の実施の形態について図
面を参照して説明する。図２は、比較器の構成例を示す
ブロック図である。図１の絶対値回路１０１と比較器１
０４、および絶対値回路１０２と比較器１０５をそれぞ
れ図２に示す構成に置き換えることができる。
面を参照して説明する。図２は、比較器の構成例を示す
ブロック図である。図１の絶対値回路１０１と比較器１
０４、および絶対値回路１０２と比較器１０５をそれぞ
れ図２に示す構成に置き換えることができる。
【００２６】図３を参照し、第２の実施の形態での比較
器の構成について説明する。比較器は、しきい値１１６
を入力とする乗算器１１８と、入力信号１１１としきい
値１１６を入力とする正側比較器１１２と、入力信号１
１１と乗算器１１８の出力を入力とする負側比較器１１
３と、正側比較器１１２及び負側比較器１１３の出力を
入力とするアンド回路１１４により構成される。
器の構成について説明する。比較器は、しきい値１１６
を入力とする乗算器１１８と、入力信号１１１としきい
値１１６を入力とする正側比較器１１２と、入力信号１
１１と乗算器１１８の出力を入力とする負側比較器１１
３と、正側比較器１１２及び負側比較器１１３の出力を
入力とするアンド回路１１４により構成される。
【００２７】次に動作について説明する。乗算器１１８
は、しきい値１１６に−１を乗算することにより負側比
較器１１３のしきい値を生成している。正側比較器１１
２は、入力信号１１１がしきい値１１６より小さい場合
に１を出力する。
は、しきい値１１６に−１を乗算することにより負側比
較器１１３のしきい値を生成している。正側比較器１１
２は、入力信号１１１がしきい値１１６より小さい場合
に１を出力する。
【００２８】同様に、負側比較器１１３は、入力信号１
１１が乗算器１１８の出力より大きい場合に１を出力す
る。
１１が乗算器１１８の出力より大きい場合に１を出力す
る。
【００２９】アンド回路１１４は、正側比較器１１２の
出力と負側比較器１１３の出力がどちらも１の場合に１
を出力し、それ以外の場合には０を出力する。つまり、
本比較器は、入力信号１１１の絶対値がしきい値１１６
よりも小さい場合に１を出力する構成となっている。こ
れにより、図１の絶対値回路１０２と比較器１０５で構
成される回路と、絶対値回路１０１と比較器１０４で構
成される回路を図５で示した回路で置き換えることがで
きることがわかる。ただし、図５に示す比較器の比較結
果１１７と図１の比較器１０５の出力では論理が逆にな
るため、図１のカウンタ１０６のリセット動作の論理を
反転する必要がある。
出力と負側比較器１１３の出力がどちらも１の場合に１
を出力し、それ以外の場合には０を出力する。つまり、
本比較器は、入力信号１１１の絶対値がしきい値１１６
よりも小さい場合に１を出力する構成となっている。こ
れにより、図１の絶対値回路１０２と比較器１０５で構
成される回路と、絶対値回路１０１と比較器１０４で構
成される回路を図５で示した回路で置き換えることがで
きることがわかる。ただし、図５に示す比較器の比較結
果１１７と図１の比較器１０５の出力では論理が逆にな
るため、図１のカウンタ１０６のリセット動作の論理を
反転する必要がある。
【００３０】
【発明の効果】本発明によれば、判定帰還型等化器の出
力を減算する前後の受信信号に対して異なったしきい値
で比較を行い、その２つの比較結果をもとに信号断の判
定を行っているため、無信号状態の場合に判定帰還型等
化器が誤った出力をした場合でも確実に信号断を検出で
きる。
力を減算する前後の受信信号に対して異なったしきい値
で比較を行い、その２つの比較結果をもとに信号断の判
定を行っているため、無信号状態の場合に判定帰還型等
化器が誤った出力をした場合でも確実に信号断を検出で
きる。
【図１】本発明の第１の実施の形態の構成を示すブロッ
ク図である。
ク図である。
【図２】比較器の構成例を示すブロック図である。
【図３】各しきい値レベルを示す図である。
【図４】従来のディジタル伝送システム終端装置の受信
回路の第１の構成例を示すブロック図である。
回路の第１の構成例を示すブロック図である。
【図５】従来のディジタル伝送システム終端装置の受信
回路の第２の構成例を示すブロック図である。
回路の第２の構成例を示すブロック図である。
【図６】従来の信号検出回路の構成例を示すブロック図
である。
である。
１ 本発明の信号断検出回路 ２ 受信信号 ３ Ａ／Ｄ変換器 ４ 波形等化器 ５ 符号識別器 ６ 判定帰還型等化器 ７ 減算器 ８ 検出信号 ９ 従来の信号断検出回路 １０ 識別結果 １１ 識別誤差 １０１ 絶対器回路 １０２ 絶対器回路 １０３ しきい値生成回路 １０４ 比較器 １０５ 比較器 １０６ カウンタ １０７ 入力信号 １０８ 入力信号 １１１ 入力信号 １１２ 正側比較器 １１３ 負側比較器 １１４ アンド回路 １１６ しきい値 １１７ 比較結果 １１８ 乗算器 ９０１ 入力信号 ９０２ 正側比較器 ９０３ 負側比較器 ９０４ 保護回路 ９０５ 正側しきい値 ９０６ 負側しきい値
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 25/00 - 25/66 H03K 5/19
Claims (3)
- 【請求項１】 しきい値生成回路と、ポストカーソルに
よる符号間干渉を除去した後の信号である第１の入力信
号を入力として該第１の入力信号から絶対値をとった第
１の絶対値出力信号を出力する第１の絶対値回路と、ポ
ストカーソルによる符号間干渉を除去する前の信号であ
る第２の入力信号を入力として該第２の入力信号から絶
対値をとった第２の絶対値出力信号を出力する第２の絶
対値回路と、前記第１の絶対値出力信号と前記しきい値
生成回路の第１の出力との大小を比較し、前記第１の絶
対値出力が前記しきい値生成回路の第１の出力よりも小
さい場合に、ハイレベルの信号を出力し、それ以外の場
合にはローレベルの信号を出力する第１の比較器と、前
記第２の絶対値出力信号と前記しきい値生成回路の第２
の出力との大小を比較し、前記第２の絶対値出力が前記
しきい値生成回路の第２の出力よりも大きい場合に、ハ
イレベルの信号を出力する第２の比較器と、前記第１の
比較器の出力と前記第２の比較器の出力を入力し、前記
第１の比較器の出力がハイレベルになった場合には信号
が断した可能性があるとして、カウントアップをスター
トし、その後前記第２の比較器の出力がハイレベルにな
った場合、受信信号は断していないとしてカウント値を
リセットして停止し、カウントアップがスタートした
後、前記第２の比較器の出力がハイレベルとならず、カ
ウントが満了した場合には、確かに信号は断しているも
のとしてハイレベルの信号断検出信号を出力し、信号断
状態で、前記第２の比較器の出力がハイレベルとなった
場合、信号が着信したとみなし、カウント値をリセット
し、ローレベルの信号断検出信号を出力するカウンタを
有することを特徴とする信号断検出回路。 - 【請求項２】 前記第１及び第２の比較器のしきい値
は、前記しきい値生成回路にて、前記第２の比較器のし
きい値が前記第１の比較器のしきい値より大きくなるよ
うに設定されることを特徴とする請求項１記載の信号断
検出回路。 - 【請求項３】 しきい値生成回路と、該しきい値生成回
路から出力されるしきい値とポストカーソルによる符号
間干渉を除去した後の信号である第１の入力信号を入力
とする第１の正側比較器、前記しきい値を入力とする第
１の乗算器、前記第１の入力信号と前記乗算器の出力を
入力とする第１の負側比較器、及び前記第１の正側比較
器と前記第１の負側比較器の出力を入力とする第１のア
ンド回路から構成される第１の比較手段と、前記しきい
値生成回路から出力されるしきい値とポストカーソルに
よる符号間干渉を除去する前の信号である第２の入力信
号を入力とする第２の正側比較器、前記しきい値を入力
とする第２の乗算器、前記第２の入力信号と前記第２の
乗算器の出力を入力とする第２の負側比較器、及び前記
第２の正側比較器と前記第２の負側比較器の出力を入力
とする第２のアンド回路から構成される第２の比較手段
とを有し、前記第１及び第２の乗算器は、それぞれ前記
しきい値に−１を乗算することにより前記第１及び第２
の負側比較器のしきい値を生成し、前記第１及び第２の
正側比較器は、それぞれ前記第１及び前記第２の入力信
号が前記しきい値より小さい時ハイレベルを出力し、前
記第１及び第２の負側比較器は、それぞれ前記第１及び
前記第２の入力信号が前記第１及び第２の乗算器の出力
より大きい時ハイレベルを出力し、前記第１及び第２の
アンド回路は、それぞれ前記第１及び第２の正側比較器
の出力と前記第１及び第２の負側比較器の出力がどちら
もハイレベルの場合にハイレベルを出力し、それ以外の
場合には０を出力することを特徴とする信号断検出回
路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8325682A JP2888291B2 (ja) | 1996-12-05 | 1996-12-05 | 信号断検出回路 |
| CA002223673A CA2223673A1 (en) | 1996-12-05 | 1997-12-04 | Signal disconnection detection circuit that ensures positive detection of signal disconnection |
| US08/984,820 US6018558A (en) | 1996-12-05 | 1997-12-04 | Signal disconnection detection circuit that ensures positive detection of signal disconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8325682A JP2888291B2 (ja) | 1996-12-05 | 1996-12-05 | 信号断検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173712A JPH10173712A (ja) | 1998-06-26 |
| JP2888291B2 true JP2888291B2 (ja) | 1999-05-10 |
Family
ID=18179547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8325682A Expired - Lifetime JP2888291B2 (ja) | 1996-12-05 | 1996-12-05 | 信号断検出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6018558A (ja) |
| JP (1) | JP2888291B2 (ja) |
| CA (1) | CA2223673A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7254198B1 (en) * | 2000-04-28 | 2007-08-07 | National Semiconductor Corporation | Receiver system having analog pre-filter and digital equalizer |
| CA2870483A1 (en) * | 2012-04-18 | 2013-10-24 | Zomojo Pty Ltd | A networking apparatus and a method for networking |
| GB2525428A (en) * | 2014-04-24 | 2015-10-28 | Ibm | Decision-Feedback Analyzer and methods for operating the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4698829A (en) * | 1985-03-12 | 1987-10-06 | Pitney Bowes Inc. | Monitoring system for verifying that an input signal is toggling at a minimum frequency |
| US4751721A (en) * | 1987-02-11 | 1988-06-14 | Digital Equipment Corporation | Apparatus and method for testing contact interruptions of circuit interconnection devices |
| JPH0336848A (ja) * | 1989-07-03 | 1991-02-18 | Fujitsu Ltd | 受信信号検出回路 |
| US5455848A (en) * | 1992-11-06 | 1995-10-03 | Data Instruments, Inc. | Malfunction detection system for intermittent events |
| DE4338343A1 (de) * | 1993-11-10 | 1995-05-11 | Bosch Gmbh Robert | Elektronische Zählerschaltung |
| US5442671A (en) * | 1994-09-06 | 1995-08-15 | Motorola, Inc. | Circuit and method of detecting actuator movement |
-
1996
- 1996-12-05 JP JP8325682A patent/JP2888291B2/ja not_active Expired - Lifetime
-
1997
- 1997-12-04 CA CA002223673A patent/CA2223673A1/en not_active Abandoned
- 1997-12-04 US US08/984,820 patent/US6018558A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2223673A1 (en) | 1998-06-05 |
| US6018558A (en) | 2000-01-25 |
| JPH10173712A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2139051A (en) | Burst signal receiving apparatus | |
| JPS6341264B2 (ja) | ||
| JPH07264249A (ja) | タイミング再生回路 | |
| JPH08256093A (ja) | 判定帰還形等化器 | |
| US5898734A (en) | Symbol determining method and apparatus | |
| US6675326B1 (en) | Method and apparatus for detecting a data receiving error | |
| JP2888291B2 (ja) | 信号断検出回路 | |
| US7894561B1 (en) | Method and system for providing dynamic DC offset correction | |
| US9071477B2 (en) | Method and associated processing module for interconnection system | |
| US6614487B2 (en) | Apparatus and method for detecting synchronizing signal of digital TV | |
| US20060155816A1 (en) | Data transmission system and data transmission device | |
| CN110247734B (zh) | 一种数据传输方法、装置及电子设备 | |
| EP0344751A2 (en) | Code violation detection circuit for use in AMI signal transmission | |
| WO2020038363A1 (zh) | 针对pma标准的无线充电设备调频信号的解码电路 | |
| US20030112912A1 (en) | Carrier sense apparatus for data communication | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JP2606540B2 (ja) | 波形等化器 | |
| JP3478290B2 (ja) | Ｄｕｔｙ補正回路 | |
| JP2562093B2 (ja) | 光伝送パルスを用いた３値信号伝送方式 | |
| JP2947273B1 (ja) | 制御装置および通信制御装置 | |
| JP2825054B2 (ja) | ２線式時分割伝送方式の受信方法と受信回路 | |
| EP0938214A3 (en) | Automatic equalization method and automatic equalizer | |
| JPH05226938A (ja) | 周波数変調符号化データ復調方法及び復調装置 | |
| JP3114682B2 (ja) | トレーニング信号検出装置 | |
| JPH0818619A (ja) | ユニークワード検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990120 |