JP2885775B2 - 二重モードマイクロ波ミリメートル波集積回路パッケージ - Google Patents

二重モードマイクロ波ミリメートル波集積回路パッケージ

Info

Publication number
JP2885775B2
JP2885775B2 JP10047281A JP4728198A JP2885775B2 JP 2885775 B2 JP2885775 B2 JP 2885775B2 JP 10047281 A JP10047281 A JP 10047281A JP 4728198 A JP4728198 A JP 4728198A JP 2885775 B2 JP2885775 B2 JP 2885775B2
Authority
JP
Japan
Prior art keywords
metal
band
chip
metal band
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10047281A
Other languages
English (en)
Other versions
JPH10303332A (ja
Inventor
晴光 荘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPH10303332A publication Critical patent/JPH10303332A/ja
Application granted granted Critical
Publication of JP2885775B2 publication Critical patent/JP2885775B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Waveguides (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Microwave Amplifiers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、二重モードマイク
ロ波／ミリメートル波集積回路パッケージに関するもの
で、特にマイクロストリップ・モード及び共平面導波管
モードの二つの動作モードを提供できるマイクロ波／ミ
リメートル波集積回路パッケージに関するものである。
【０００２】
【従来の技術】従来、マイクロストリップはマイクロ波
ＩＣ設計において、よく知られる導波部材である。一
方、ここ数年間共平面導波管の応用も充分な発展を遂げ
つつある。いずれの方式もそれぞれの長所及び短所があ
り、マイクロストリップの場合は単モードを採用するた
め、操作が簡単であり、共平面導波管の場合は減衰が少
ないとの長所を有し、しかも接地が容易である。一方、
それぞれの欠点は減衰が大きいこと、及び操作が難しい
ことである。
【０００３】図１０は従来のマイクロ波集積回路のパッ
ケージ構造を示すものであり、米国特許番号5,235,208
号に掲載されるものである。その中には上部金属層９１
と中間金属層９２と下部金属層９３とから構成される三
層式ベース（同様な概念に基づいて四層以上のベースに
拡大可能）と、チップ９４、伝送線９５と、チップ・ボ
ンディング部９６、上部誘電層９７と、下部誘電層９８
と、ビアホール９９１、９９２、９９３、９９４とを有
する。前記多層ベースを利用して伝送媒体や背面導体式
共平面導波管を形成し、チップ９４につながる。このパ
ッケージ方式は図１１及び図１２におけるリードフレー
ムを有しないので、パッケージ構造全体のインダクタン
スが小さく、従ってより高い操作周波数が可能である
（その文献によると、２０GHz以上に達する）。しかし
ながら、その欠点は密封の方式であり、湿気を防止する
ので、コストがSOIC (Small Outline Integrated Circu
it)パッケージ構造より高いので、だんだんSOICパッケ
ージ方式に取り換えられつつある。
【０００４】目下、SOICパッケージ技術は最も広汎に使
用される技術であり、その構造が図１１に示される。主
にはチップ８１を平面取り付けの方式でリードフレーム
８２のパドル８２１に粘着し、ボンディング線８３を施
し、それから封止樹脂部８４で封止し、その後は射出成
形で樹脂キャップ８５を形成してなる。その長所は外の
樹脂キャップ８５の保護によって湿気やチリなどの侵入
を防止でき、よって電気特性の信頼性が保たれる。しか
しながら、チップ・パッケージの小型化に従い、リード
フレームとボンディング線とのインダクタンスが減少さ
れるが、リードフレームのリード同志の間の距離が小さ
くなり、故に電磁カップリングが無視できなくなるとの
欠点が生じる。
【０００５】図１２は近年、Marc Gomes-Casseres及びP
hilip M. Fabisが他のSOICパッケージ構造を提案したも
ので、図１１に示す従来のSOICパッケージ構造に似てい
るが、唯一の相違点は人工ダイヤモンドベース８６でリ
ードフレーム８２のパドル８２１を取り替えることであ
る。導熱の効果が増強され、よって伝送損失が低減さ
れ、高パワーのマイクロ波チップ・パッケージとしては
好適な構造である。
【０００６】
【発明が解決しようとする課題】上記の従来のパッケー
ジ技術は、皆マイクロストリップ及び共平面導波管との
二つの作業方式を同時に提供できない。尚、それぞれ以
下の欠点を有する。図１０に示すのは平面式の取り付け
でないため、製造は困難であり、コストがよって高くな
る。図１１に示すのは動作周波数が高くなると共に、輻
射した電磁能の損失が大きくなり、パッケージされた後
の電気特性にひどく影響する。図１２に示すのは伝送損
失が低いが、人工ダイヤモンドを採用するので、コスト
が高くなる。
【０００７】この発明は、かかる課題を解決するために
なされたものであり、高信頼性を有し、周辺へ放熱しや
すく、パッケージ全体が導波管に従って設計されて動作
周波数が高く、さらに、マイクロストリップ及び共平面
導波管の二つの動作方式を同時に提供できる二重モード
マイクロ波／ミリメートル波集積回路パッケージを提供
することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る二重モー
ドマイクロ波／ミリメートル波集積回路パッケージは、
上表面と、下表面と、前記上表面と下表面との間に介在
する基板とを有し、前記上表面には、それぞれ上表面の
左端及び右端のほぼ中央位置より、上表面の中央に向か
って一定の距離を渡って形成される両帯状区域であり、
それぞれ上表面の左端及び右端で前記下表面に連結する
ビアホールが設けられる上部左金属帯と上部右金属帯
と、細長状であり、微小な面積を有し、それぞれ前記上
部左金属帯及び上部右金属帯の外側にある左絶縁帯と右
絶縁帯と、前記上部左金属帯、上部右金属帯、左絶縁
帯、及び右絶縁帯以外のすべての区域を覆い、上表面の
左端の上下両側、右端の上下両側、及び水平方向のほぼ
中間位置に、それぞれ下表面に連結するビアホールを有
する上部金属区と、前記上表面のほぼ中心に設けられ、
カバーした範囲が前記上部金属区の中にあり、かつビア
ホールをカバーしなく、上面に信号端子及び接地端子を
有し、複数のボンディング線が前記上面より、それぞれ
前記上部左金属帯、前記上部右金属帯、及び前記上部金
属区まで伸びるチップと、前記チップ及び前記ボンディ
ング線を封止するための封止樹脂部と、射出成形で前記
封止樹脂部の上に形成される樹脂キャップとを有し、前
記下表面には、それぞれ前記下表面の左端における上
側、中間、及び下側より、前記下表面の右側に向かって
一定の距離を渡って形成される帯状区域であり、前記上
部金属区、前記上部左金属帯、及び前記上部金属区に連
結するビアホールをそれぞれ有する第１、第２、及び第
３下部左金属帯と、それぞれ前記下表面の右端における
上側、中間、及び下側より、前記下表面の左側に向かっ
て一定の距離を渡って形成される帯状区域であり、前記
上部金属区、前記上部右金属帯、及び前記上部金属区に
連結するビアホールをそれぞれ有する第１、第２、及び
第３下部右金属帯と、前記下表面の水平方向のほぼ中間
位置において、上端から下端までを渡り、前記上部金属
区に連結するビアホールを有する下部金属区と、を有す
る。
【０００９】この発明に係る二重モードマイクロ波／ミ
リメートル波集積回路パッケージは、前記基板は多層の
板より構造され、各層の板に回路設計が施され、かつビ
アホールを利用してチップとモジュールとを同一のモジ
ュールであるように結合することもできる。
【００１０】この発明に係る二重モードマイクロ波／ミ
リメートル波集積回路パッケージは、前記チップに代え
て、前記上表面のほぼ中心に設けられ、下面に信号端子
及び接地端子を有し、カバーした範囲は中央部分が前記
上部金属区の上にあり、左側部分が前記上部左金属帯の
上にあり、右側部分が前記上部右金属帯の上にあり、し
かもいずれのビアホールもカバーしなく、信号入力端子
が前記上部左金属帯に接し、信号出力端子が前記上部右
金属帯に接し、すべての接地端子が前記上部金属区に接
し、かつ下面の回路は短絡が生じないように、前記上部
金属区において覆われる部分に、適当にエッチングが施
されたチップを有するものである。
【００１１】この発明に係る二重モードマイクロ波／ミ
リメートル波集積回路パッケージは、前記チップの信号
入力端子が前記上部左金属帯に接し、信号出力端子が前
記上部右金属帯に接し、且つすべての接地端子が前記上
部金属区に接するように接することもできる。
【００１２】
【発明の実施の形態】
発明の実施の形態１．本発明の実施の形態１の二重モー
ドマイクロ波／ミリメートル集積回路パッケージの構造
を、図１の平面図、図２の底面図、及び図３の断面図を
参照して説明する。本発明の実施の形態１の集積回路パ
ッケージは、上表面と、下表面と、前記上表面と下表面
との間に介在する基板１９（図１）とを有する。図１の
平面図に示すように、この集積回路パッケージの上表面
には、それぞれ上表面の左端及び右端のほぼ中央位置よ
り、上表面の中央に向かって一定の距離を渡って形成さ
れる両帯状区域であり、それぞれ上表面の左端及び右端
で前記下表面に連結するビアホール１１１及び１２１が
設けられる上部左金属帯１１及び上部右金属帯１２と、
細長状であり、微小な面積を有し、それぞれ前記上部左
金属帯１１及び上部右金属帯１２の外側にある左絶縁帯
１３及び右絶縁帯１４と、前記上部左金属帯１１、上部
右金属帯１２、左絶縁帯１３、及び右絶縁帯１４以外の
すべての区域を覆い、上表面の左端の上下両側、右端の
上下両側、及び水平方向のほぼ中間位置に、それぞれ下
表面に連結するビアホール１５１〜１５６を有する上部
金属区１５と、前記上表面のほぼ中心に設けられ、カバ
ーした範囲が前記上部金属区１５の中にあり、かついず
れのビアホールもカバーしなく、上面に信号端子及び接
地端子１６１〜１６８を有し、複数のボンディング線１
６１−１６１’〜１６８−１６８’が、前記上面より、
それぞれ前記上部左金属帯１１、前記上部右金属帯１
２、及び前記上部金属区１５まで伸びるチップ１６と、
前記チップ１６及び前記ボンディング線１６１−１６
１’〜１６８−１６８’を封止するための封止樹脂部１
７（図３）と、射出成形で前記封止樹脂部１７（図３）
の上に形成される樹脂キャップ１８とを有する。
【００１３】図２の底面図に示すように、下表面には、
それぞれ前記下表面の左端における上側、中間、及び下
側より、前記下表面の右側に向かって一定の距離を渡っ
て形成される帯状区域であり、前記上部金属区１５、前
記上部左金属帯１１、及び前記上部金属区１５に連結す
るビアホール１５２、１１１、及び１５１をそれぞれ有
する第１、第２、及び第３下部左金属帯２３、２２、及
び２１と、それぞれ前記下表面の右端における上側、中
間、及び下側より、前記下表面の左側に向かって一定の
距離を渡って形成される帯状区域であり、前記上部金属
区１５、前記上部右金属帯１２、及び前記上部金属区１
５に連結するビアホール１５４、１２１、及び１５３を
それぞれ有する第１、第２、及び第３下部右金属帯２
６、２５、及び２４と、前記下表面の水平方向のほぼ中
間位置において、上端から下端までを渡り、前記上部金
属区１５に連結するビアホール１５６及び１５５を有す
る下部金属区２７とを有する。
【００１４】本発明の実施の形態１の二重モードマイク
ロ波／ミリメートル波集積回路パッケージは、SOIC技術
と同様に、樹脂材料で封止し、それから射出成形で樹脂
キャップを形成する（図１１又は図１２の８４及び８５
を参照）。従って、同様に高信頼性を有する。また、そ
のパッケージ構造にはビアホール（図１０における９９
１〜９９４参照）を有するので、周辺へ放熱しやすい。
なお、パッケージ全体が導波管に従って設計されるの
で、動作周波数が高い。縮小されていない普通の場合で
は３０GHz以上の動作周波数が簡単に達成される。特
に、本発明はマイクロストリップ及び共平面導波管の二
つの動作方式を同時に提供でき、これは従来のものが達
成できなかったことである。
【００１５】本発明のチップ・パッケージは平面取り付
けの方式によって外部のマイクロ波／ミリメートル波と
連結し、大量生産の技術に適用する。故に、外部の連結
回路がマイクロストリップ設計を主とする場合、本発明
のチップ・パッケージによってはマイクロストリップ・
モードで動作する。以下のように説明する。
【００１６】この際、図１（樹脂キャップ１８を含み、
表から見た斜視図）に示す本発明の実施の形態のチップ
・パッケージが、図４に示す外部回路に置かれることを
考えれば良い。外部回路のマイクロ波信号がマイクロス
トリップ３１（図４）によって入力される時、マイクロ
ストリップ３１が図２（本発明の実施の形態のチップ・
パッケージの底面側の斜視図）における金属帯２２と直
接に接触するので（例えばボンディングの方式で）、マ
イクロ波信号は金属帯２２（図２）からビアホール１１
１を介して垂直に金属帯１１（図１）に登る。マイクロ
波信号の入力時、マイクロストリップ・モードを支える
逆方向接地回流（Reverse Ground Return Current）が
システムの接地（図４の３０）を介してビアホール３０
１〜３０７を通し、使用者基板接地３３に至り、そし
て、それに接する金属帯２１、２３、２４、２６、及び
金属区２７（図２）を経由し、それぞれの対応するビア
ホール１５１、１５２、１５３、１５４、及び１５５、
１５６を介して金属区１５（図１）に登る。故に、マイ
クロストリップ・モードを使用する時に、システムの接
地回流（Ground Return Current）がチップ・パッケー
ジの中間金属区１５（図１）に順調に流れる。この金属
区１５はチップ１６の接地面とする。
【００１７】以下、ボンディング線の配置を説明する。
マイクロ波信号は、金属帯１１の先端１６１’より１本
または複数本のボンディング線を介してチップ１６の信
号入力端１６１につながる。前記ボンディング線１６１
−１６１’、接地面１５、及び両者の間の空気や充填物
が全体でマイクロストリップに類似する導波管に構成す
る。尚、金属帯１１と接地面１５との隙間が微小なの
で、前述したマイクロストリップに類似する導波管構造
は少しの不連続性しか生じない。ボンディング線１６２
−１６２’の状況は同様であり、説明を省略する。チッ
プ１６の接地端子１６３〜１６８より外につながるボン
ディング線は接地のため用いられ、二種類に分けられ
る。つまり、（１）ボンディング線１６３−１６３’、
１６４−１６４’、１６５−１６５’、１６６−１６
６’に示すように、それぞれ点１６３、１６４、１６
５、１６６から、点１６１’（金属帯１１の先端）に最
も近い点１６３’及び１６４’、点１６２’（金属帯１
２の先端）に最も近い点１６５’及び１６６’に接す
る。（２）ボンディング線１６７−１６７’、１６８−
１６８’に示すように、それぞれ点１６７、１６８より
最も短い距離で金属区１５に接する。
【００１８】上記のように、本発明のチップ・パッケー
ジによると、マイクロストリップ・モードの場合、信号
の入力端より連続で完備なマイクロストリップの伝送シ
ステムを構成し、しかも接地面１５と二種類の異なるタ
イプの接地とチップ１６とが好適な接地回路を形成す
る。
【００１９】他方、外部の連結回路が共平面導波管であ
る場合、外部回路は図５に示すように、基板４０と、金
属板４２と、誘電層４１と、金属帯４３、４４、４５、
４６、４７、４８などを有する。そのうち、前記誘電層
４１には誘電質を充填するか充填しないか、二つの選択
肢がある。充填しない場合、基板４０を金属板４２の上
に懸垂させ、懸垂式共平面導波管（Suspended Coplanar
Waveguide）を形成させてもよいし、基板４０と金属板
４２とを直接に接触させて、背面導体式共平面導波管
（Conductor-backed Coplanar Waveguide）を形成させ
てもよい。
【００２０】本発明のチップ・パッケージは懸垂式共平
面導波管も背面導体式共平面導波管も、その入出力を受
けることができる。以下、懸垂式共平面導波管について
説明する。図５において、共平面金属帯４３−４４−４
５と、４６−４７−４８より形成される接地−信号−接
地の共平面導波管に対し、使用者が基板４０で入出力を
行う時、前記共平面金属帯の縁部４３１−４４１−４５
１と、４６１−４７１−４８１が、例えば、ボンディン
グの方式で本発明のチップ・パッケージの底部にある２
１−２２−２３及び２４−２５−２６（図２）と接す
る。共平面導波管の信号は４４１（図５）より入力さ
れ、金属帯２２とビアホール１１１（図２）を介して、
金属帯１１（図１）に登る。同時に、共平面導波管の逆
方向接地回流が４３１及び４５１（図５）を介し、チッ
プ・パッケージ底面にある金属帯２１及び２３と接して
から、ビアホール１５１及び１５２を介して全体の接地
面１５に入る。
【００２１】この時、共平面導波管の波伝ぱん方向は水
平方向より垂直方向へ変更し、大部分の電磁エネルギー
が依然として信号線−金属帯１１と接地−接地面１５と
の間に分布する。水平方向に変更する共平面導波管は金
属帯１１の先端１６１’においてボンディング線でチッ
プ１６の信号入力端１６１に達する。同時に、共平面導
波管の両側にある接地面１５は１６３’及び１６４’
で、それぞれボンディング線を介してチップ１６の参考
接地点１６３と１６４に達する。故に、１６３−１６
３’、１６１−１６１’、１６４−１６４’、その間の
空間に介在する充填物や空気が全体で、もう一つの共平
面導波管を形成し、電磁エネルギーを斜めにチップ１６
に導入する。同様に、１６５−１６５’、１６２−１６
２’、１６６−１６６’も全体で、共平面導波管を形成
し、電磁エネルギーをチップ１６から導出する。
【００２２】発明の実施の形態２．図６に示すのは、本
発明の他の種類のチップ・パッケージであり、普通はフ
リップチップと称する。それは図１に示すチップ・パッ
ケージを変更してなるものである。まず、チップ１６の
上下表面を反転して信号端子と接地端子を下面に位置さ
せる。次に、金属帯１１と１２の左右方向の幅を拡大
し、チップ１６がカバーする範囲において、中央部分が
元金属区１５の上にあり、左側部分が金属帯１１の上に
あり、右側部分が金属帯１２の上にある。かつチップ１
６はいずれのビアホールもカバーしない。チップ１６の
信号入力端は金属帯１１と接し、信号出力端は金属帯１
２と接し、そして、すべての接地端子は金属区１５と接
する。尚、金属区１５において、チップ１６にカバーさ
れる部分を適当にエッチングすることにより、チップ１
６の表面回路の短絡を防止する。このようなフリップチ
ップにより、ボンディング線が省略されると共に、前記
不連続性をまったく解消でき、伝ぱん特性がさらによく
なる。
【００２３】図１または図６に示すチップ・パッケージ
において、基板１９は多層板構造にすることもでき、そ
の上に回路を配置し、それにビアホールを利用してチッ
プ１６と一つのモジュールを構成することもできる。
【００２４】図７ないし図９は、本発明のチップ・パッ
ケージの実験結果である。そのうち、図７及び図８は面
積が2.5mm3.2mmの基板を使用し、それぞれマイクロスト
リップ及び共平面導波管の二つの動作モードで、その２
ポート散乱パラメータ値（ｄＢ）（２-Port Scattering
Parameter）を示す。その数値の計算は周波数領域積分
方程式法及びグリーン・インピーダンス関数（Green Im
pedance Function）によってマイクロ波が入力端と出力
端とが直接につながる状態での２ポート散乱パラメータ
を分析する。図１を例として、チップ１６の信号端子１
６１と１６２とを最も短い直線でつなげ（短絡）、且つ
接地端子（１６３、１６７）、（１６７、１６５）、
（１６４、１６８）、（１６８、１６６）をぞれぞれ最
も短い直線でつなげる。上記の基板がかなり大きい（2.
5mm 3.2mm）にもかかわらず、図７及び図８によって分
かるように、本発明のチップ・パッケージが依然として
好適なマイクロ波パッケージ特性を有し、（１）３０GH
zの操作周波数において、入力端反射係数Ｓ11が−１５
ｄＢ以下に維持され、反射される信号が非常に少ないと
言える。（２）３０GHzの操作周波数を越えない場合、
伝ぱ係数Ｓ21が−１ｄＢ以上に維持されるので、大部分
の信号がチップ１６を介して出力されると言える。前記
二種類の作業モードを比較して分かるように、マイクロ
ストリップ・モードの伝ぱ損失が共平面導波管モードよ
り大きい。尚、図７及び図８に示すように、本発明のチ
ップ・パッケージがかなり広い周波数範囲において（少
なくとも３０GHzまで）、マイクロストリップ及び共平
面導波管の二重モードに使用することができる。
【００２５】図９は、典型的な0.25m GaAs PHEMT（Pseu
domorphic High Electron MobilityTransistor）をチッ
プ１６として前記基板に植入し、共源極２ポート散乱パ
ラメータを実測し、そしてその散乱パラメータをトラン
ジスタの最大利得値Gmaxに換算した結果を示す。詳細
に、図９に示すのは、 Gmaxが周波数に対する変化の曲
線である。該曲線の斜度は理論値の-6dB/octaveに相当
し、該曲線を延伸すると、３０GHzを越えない場合、Gma
x値が全部０ｄＢ以上であり、よって本発明のチップ・
パッケージが時下のマイクロ波／ミリメートル波半導体
技術に合わせることができると立証され、尚、パッケー
ジされた後の動作周波数をミリメートル波のレベルまで
高めることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の二重モードマイクロ
波／ミリメートル波集積回路パッケージを示す平面図で
ある。
【図２】 本発明の実施の形態１の二重モードマイクロ
波／ミリメートル波集積回路パッケージを示す底面図で
ある。
【図３】 本発明の実施の形態１の二重モードマイクロ
波／ミリメートル波集積回路パッケージのａ−ａ‘線断
面図である。
【図４】 マイクロストリップ・モードにおける使用者
回路板である。
【図５】 共平面導波管モードにおける使用者回路板で
ある。
【図６】 本発明の実施の形態２の二重モードマイクロ
波／ミリメートル波集積回路パッケージを示す平面図で
ある。
【図７】 チップ・パッケージがマイクロストリップ・
モードの場合における、本発明の集積回路パッケージの
反射信号と透過信号との模擬実験結果を示す図である。
【図８】 チップ・パッケージが共平面導波管モードの
場合における、本発明の集積回路パッケージの反射信号
と透過信号との模擬実験結果を示す図である。
【図９】 典型的なトランジスタをチップ１６とした場
合における、トランジスタの最大利得値Ｇｍａｘの周波
数に対する変化の測定結果を示す図である。
【図１０】 従来のマイクロ波チップ・パッケージ構造
を示す図である。
【図１１】 他の従来のマイクロ波チップ・パッケージ
構造を示す図である。
【図１２】 他の従来のマイクロ波チップ・パッケージ
構造を示す図である。
【符号の説明】
１１ 上部左金属帯 １２ 上部右金属帯 １３ 左絶縁帯 １４ 右絶縁帯 １５ 上部金属区 １６ チップ １７ 封止樹脂部 １８ 樹脂キャップ １９ 基板 １１１ ビアホール １１２ ビアホール １５１〜１５６ ビアホール １６１ 信号端子 １６２ 信号端子 １６３〜１６８ 接地端子 １６１−１６１’〜１６８−１６８’ ボンディング線

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 上表面と、下表面と、前記上表面と下表
    面との間に介在する基板とを有し、前記上表面には、 それぞれ上表面の左端及び右端のほぼ中央位置より、上
    表面の中央に向かって一定の距離を渡って形成される両
    帯状区域であり、それぞれ上表面の左端及び右端で前記
    下表面に連結するビアホールが設けられる上部左金属帯
    と上部右金属帯と、 細長状であり、微小な面積を有し、それぞれ前記上部左
    金属帯及び上部右金属帯の外側にある左絶縁帯と右絶縁
    帯と、 前記上部左金属帯、上部右金属帯、左絶縁帯、及び右絶
    縁帯以外のすべての区域を覆い、上表面の左端の上下両
    側、右端の上下両側、及び水平方向のほぼ中間位置に、
    それぞれ下表面に連結するビアホールを有する上部金属
    区と、 前記上表面のほぼ中心に設けられ、カバーした範囲が前
    記上部金属区の中にあり、かつビアホールをカバーしな
    く、上面に信号端子及び接地端子を有し、複数のボンデ
    ィング線が前記上面より、それぞれ前記上部左金属帯、
    前記上部右金属帯、及び前記上部金属区まで伸びるチッ
    プと、 前記チップ及び前記ボンディング線を封止するための封
    止樹脂部と、 射出成形で前記封止樹脂部の上に形成される樹脂キャッ
    プとを有し、 前記下表面には、 それぞれ前記下表面の左端における上側、中間、及び下
    側より、前記下表面の右側に向かって一定の距離を渡っ
    て形成される帯状区域であり、前記上部金属区、前記上
    部左金属帯、及び前記上部金属区に連結するビアホール
    をそれぞれ有する第１、第２、及び第３下部左金属帯
    と、 それぞれ前記下表面の右端における上側、中間、及び下
    側より、前記下表面の左側に向かって一定の距離を渡っ
    て形成される帯状区域であり、前記上部金属区、前記上
    部右金属帯、及び前記上部金属区に連結するビアホール
    をそれぞれ有する第１、第２、及び第３下部右金属帯
    と、 前記下表面の水平方向のほぼ中間位置において、上端か
    ら下端までを渡り、前記上部金属区に連結するビアホー
    ルを有する下部金属区と、 を有する二重モードマイクロ波／ミリメートル波集積回
    路パッケージ。
  2. 【請求項２】 前記チップにおける複数のボンディング
    線は、（１）チップの上面の入力端子と、前記上部左金
    属帯において、その入力端子に最も近い箇所とをつなげ
    る入力用ボンディング線と、（２）チップの上面の出力
    端子と、前記上部右金属帯において、その出力端子に最
    も近い箇所とをつなげる出力用ボンディング線と、
    （３）チップの上面にある接地端子と、前記上部左金属
    帯及び上部右金属帯でのボンディング点に最も近い前記
    上部金属区における点とをつなげる接地用ボンディング
    線と、を含む請求項１に記載の二重モードマイクロ波／
    ミリメートル波集積回路パッケージ。
  3. 【請求項３】 前記基板は多層の板より構造され、各層
    の板に回路設計が施され、かつビアホールを利用してチ
    ップとモジュールとを同一のモジュールであるように結
    合する請求項１に記載の二重モードマイクロ波／ミリメ
    ートル波集積回路パッケージ。
  4. 【請求項４】 上表面と、下表面と、前記上表面と下表
    面との間に介在する基板とを有し、前記上表面には、 それぞれ上表面の左端及び右端のほぼ中央位置より、上
    表面の中央に向かって一定の距離を渡って形成される両
    帯状区域であり、それぞれ上表面の左端及び右端で前記
    下表面に連結するビアホールが設けられる上部左金属帯
    と上部右金属帯と、 細長状であり、微小な面積を有し、それぞれ前記上部左
    金属帯及び上部右金属帯の外側にある左絶縁帯と右絶縁
    帯と、 前記上部左金属帯、上部右金属帯、左絶縁帯、及び右絶
    縁帯以外のすべての区域を覆い、上表面の左端の上下両
    側、右端の上下両側、及び水平方向のほぼ中間位置に、
    それぞれ下表面に連結するビアホールを有する上部金属
    区と、 前記上表面のほぼ中心に設けられ、下面に信号端子及び
    接地端子を有し、カバーした範囲は中央部分が前記上部
    金属区の上にあり、左側部分が前記上部左金属帯の上に
    あり、右側部分が前記上部右金属帯の上にあり、しかも
    いずれのビアホールもカバーしなく、信号入力端子が前
    記上部左金属帯に接し、信号出力端子が前記上部右金属
    帯に接し、すべての接地端子が前記上部金属区に接し、
    かつ下面の回路は短絡が生じないように、前記上部金属
    区において覆われる部分に、適当にエッチングが施され
    たチップと、 前記チップを封止するための封止樹脂部と、 射出成形で前記封止樹脂部の上に形成される樹脂キャッ
    プとを有し、 前記下表面には、 それぞれ前記下表面の左端における上側、中間、及び下
    側より、前記下表面の右側に向かって一定の距離を渡っ
    て形成される帯状区域であり、前記上部金属区、前記上
    部左金属帯、及び前記上部金属区に連結するビアホール
    をそれぞれ有する第１、第２、及び第３下部左金属帯
    と、 それぞれ前記下表面の右端における上側、中間、及び下
    側より、前記下表面の左側に向かって一定の距離を渡っ
    て形成される帯状区域であり、前記上部金属区、前記上
    部右金属帯、及び前記上部金属区に連結するビアホール
    をそれぞれ有する第１、第２、及び第３下部右金属帯
    と、 前記下表面の水平方向のほぼ中間位置において、上端か
    ら下端までを渡り、前記上部金属区に連結するビアホー
    ルを有する下部金属区とを有する二重モードマイクロ波
    ／ミリメートル波集積回路パッケージ。
  5. 【請求項５】 前記チップの信号入力端子が前記上部左
    金属帯に接し、信号出力端子が前記上部右金属帯に接
    し、且つすべての接地端子が前記上部金属区に接する請
    求項４に記載の二重モードマイクロ波／ミリメートル波
    集積回路パッケージ。
  6. 【請求項６】 前記基板は多層の板より構造され、各層
    の板に回路設計が施され、かつビアホールを利用してチ
    ップとモジュールとを同一のモジュールであるように結
    合する請求項４に記載の二重モードマイクロ波／ミリメ
    ートル波集積回路パッケージ。
JP10047281A 1997-04-14 1998-02-27 二重モードマイクロ波ミリメートル波集積回路パッケージ Expired - Fee Related JP2885775B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW86104743 1997-04-14
TW086104743A TW328645B (en) 1997-04-14 1997-04-14 The package for dual mode micro/nano-meter wave IC

Publications (2)

Publication Number Publication Date
JPH10303332A JPH10303332A (ja) 1998-11-13
JP2885775B2 true JP2885775B2 (ja) 1999-04-26

Family

ID=21626533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10047281A Expired - Fee Related JP2885775B2 (ja) 1997-04-14 1998-02-27 二重モードマイクロ波ミリメートル波集積回路パッケージ

Country Status (3)

Country Link
US (1) US5783847A (ja)
JP (1) JP2885775B2 (ja)
TW (1) TW328645B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837153A (en) * 1997-01-15 1998-11-17 Kawan; Joseph C. Method and system for creating and using a logotype contact module with a smart card
JP3147061B2 (ja) * 1997-11-19 2001-03-19 日本電気株式会社 基板型非可逆素子及びそれを用いた集積回路
US6617946B2 (en) * 2000-01-13 2003-09-09 Skyworks Solutions, Inc. Microwave package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115783A (ja) * 1985-11-14 1987-05-27 Mitsubishi Electric Corp 半導体装置
JPH02180062A (ja) * 1989-01-04 1990-07-12 Nec Corp 半導体集積回路用パッケージ
EP0478240A3 (en) * 1990-09-24 1993-05-05 Texas Instruments Incorporated Insulated lead frame for integrated circuits and method of manufacture thereof
JPH04256203A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp マイクロ波帯ｉｃ用パッケージ
US5229639A (en) * 1991-10-31 1993-07-20 International Business Machines Corporation Low powder distribution inductance lead frame for semiconductor chips
JP3036233B2 (ja) * 1992-06-22 2000-04-24 松下電器産業株式会社 半導体装置およびその製造方法
JP3137749B2 (ja) * 1992-06-30 2001-02-26 株式会社日立製作所 半導体集積回路装置
US5679979A (en) * 1996-05-21 1997-10-21 Weingand; Christopher Dirk Surface mount package with heat transfer feature

Also Published As

Publication number Publication date
JPH10303332A (ja) 1998-11-13
TW328645B (en) 1998-03-21
US5783847A (en) 1998-07-21

Similar Documents

Publication Publication Date Title
US5770981A (en) Composite microwave circuit module having a pseudo-waveguide structure
EP0503200B1 (en) Package for microwave integrated circuit
JP3500268B2 (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US5401912A (en) Microwave surface mount package
JP2823461B2 (ja) 高周波帯ｉｃ用パッケージ
US6483406B1 (en) High-frequency module using slot coupling
JPS58190046A (ja) 半導体装置
US5497030A (en) Lead frame and resin-molded-type semiconductor device
JP2003273277A (ja) 高周波集積回路モジュール
JPH11214556A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
US6140698A (en) Package for microwave and mm-wave integrated circuits
JP2885775B2 (ja) 二重モードマイクロ波ミリメートル波集積回路パッケージ
US6781488B2 (en) Connected construction of a high-frequency package and a wiring board
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JP4605930B2 (ja) 高周波半導体素子収納用パッケージ
CA2231635C (en) Dual-mode micrometer/millimeter wave integrated circuit package
JP3951532B2 (ja) 導波管−マイクロストリップ線路変換器
US5161000A (en) High-frequency thick-film semiconductor circuit
CN117133720B (zh) 一种多层陶瓷封装管壳结构及组件
JPH05199019A (ja) 高周波回路パッケージ
JPH11204690A (ja) 表面実装型パッケージ及び半導体装置
JP2002359443A (ja) 高周波パッケ−ジと配線基板との接続構造
JP3181036B2 (ja) 高周波用パッケージの実装構造
JPH0884007A (ja) ストリップ線路型結合器
JP2002050733A (ja) 高周波用パッケージ、配線ボードおよび高周波モジュール

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees