JP2882020B2 - 放電灯点灯装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は各種照明システムに使用される放電灯点灯装
置に関する。

（従来の技術） 各種照明システムに使用される放電灯点灯装置とし
て、従来、特開平２−114496号公報に開示されたものが
ある。

この放電灯点灯装置は第８図に示す如くダイオードブ
リッジ回路101と、コンデンサ102と、降圧形チョッパー
回路103と、電圧検出部104と、インバータ105と、フリ
ップフロップ回路106と、始動回路107と、タイマー108
と、アンドゲート109と、コンデンサ111を備えている。

そして、放電灯110を始動させるときには、予め設定
されている一定時間、フリップフロップ回路106を単安
定動作させてインバータ105から直流電圧を出力させ、
この状態で、始動回路107から高圧パルスを出力させて
メタルハライドライト等の放電灯110内にグロー放電を
発生させ、前記一定時間が経過した後、前記フリップフ
ロップ回路106を無安定動作に切り替えて前記放電灯110
をアーク放電に移行させる。

（発明が解決しようとする課題） ところで、上述した放電灯点灯装置では、始動回路10
7から高圧パルスを出力したとき、これをコンデンサ111
によってバイパスするとともに、インバータ105を構成
する各スイッチングトランジスタ112a、112bまたは各ス
イッチングトランジスタ113a、113bのいずれか一方をオ
ン状態にして各スイッチングトランジスタ112a、112b、
113a、113bに過電圧が印加されるのを防止してこれら各
スイッチングトランジスタ112a〜113bが破壊されないよ
うにしている。

しかしながら、このような方法では、放電灯110を始
動させるとき、各スイッチングトランジスタ112a、112b
または各スイッチングトランジスタ113a、113bのうち、
予め設定されている方をオンさせて放電灯110に直流電
圧を印加させるので、放電灯110の一方の電極にのみ負
荷が集中して放電灯110の寿命が短くなってしまうとい
う問題があった。

本発明は上記の事情に鑑み、始動パルスによってイン
バータ回路の出力素子が破壊されるのを防止することが
できるとともに、放電灯の寿命を延ばすことができる放
電灯点灯装置を提供することを目的としている。

〔発明の構成〕

（課題を解決するための手段） 上記の目的を達成するために本発明による放電灯点灯
装置は、フルブリッジインバータにて点灯されるととも
に、始動時には高圧パルスを印加し放電灯をグロー放電
させて始動させた後、前記放電灯をアーク放電に移行さ
せる放電灯点灯装置において、前記放電灯を始動させる
とき、前記フルブリッジインバータの対向し合うスイッ
チング素子ペアの少なくともいずれか一方をオン状態に
する始動制御部を備えたことを特徴としている。

（作用） 上記の構成において、放電灯を始動させるとき、始動
制御部によって前記放電灯に交流電圧を供給するフルブ
リッジインバータの各スイッチング素子ペアの少なくと
もいずれか一方をオン状態にして始動パルスによって前
記各スイッチング素子ペアペアが破壊されるのを防止す
る。

（実施例） 第１図は本発明による放電灯点灯装置の第１実施例を
示すブロック図である。

この図に示す放電灯点灯装置１は直流倍電圧回路２
と、チョッパー制御回路３と、低周波発振回路４と、フ
ルブリッジインバータ回路５と、始動回路６とを備えて
おり、放電灯７を点灯させるとき、フルブリッジインバ
ータ回路５から出力される交流電圧の周波数を低くした
状態で始動回路６から始動パルスを出力させて放電灯７
をグロー放電させてこれを始動させ、この後フルブリッ
ジインバータ回路５から出力される交流電圧の周波数を
通常の値に戻して前記放電灯７をアーク放電させこれを
連続的に発光させる。

前記直流倍電圧回路２は商用電源等の電源から供給さ
れる交流電圧を整流した後、平滑して直流電圧を生成し
これをチョッパー制御回路３に供給する。

チョッパー制御回路３は前記直流倍電圧部２から出力
される直流電圧をチョッピングして設定器（図示は省略
する）によって設定されている値の直流電圧を生成し、
これをフルブリッジインバータ回路５に供給する。

また、低周波発振回路４は前記放電灯７を始動させる
とき、予め設定された低い周波数、例えば“1Hz"で発振
してこの発振動作によって得られた低周波信号（交流信
号）を前記フルブリッジインバータ回路５に供給し、前
記放電灯７の始動が完了してこの放電灯７の電流値や電
圧値が予め設定されている値になったとき、これを検出
して発振動作を終了する。

フルブリッジインバータ回路５は第２図に示す如く前
記放電灯７をアーク放電させるのに必要な周波数の高周
波信号を生成する高周波発振回路８と、前記低周波発振
回路４から低周波信号が供給されているときには、この
低周波信号を選択し、また前記低周波信号が供給されて
いないときには、前記高周波発振回路８から出力される
高周波信号を選択するダイオード回路９と、このダイオ
ード回路９によって選択された方の信号によってスイッ
チング動作を行なって交流電圧を生成するFETブリッジ
回路10等とを備えている。

そして、前記低周波発振回路４から低周波信号が出力
されているときには、この低周波信号に基づいて前記チ
ョッパー制御回路３から出力される直流電圧を交流電圧
に変換し、また前記低周波発振回路４から低周波信号が
出力されていないときには、高周波発振回路８から出力
される高周波信号に基づいて前記チョッパー制御回路３
から出力される直流電圧を交流電圧に変換し、これらの
変換動作によって得られた交流電圧を負荷となるメタハ
ラランプ等の放電灯７に供給する。

また、始動回路６は前記放電灯７を始動させるとき始
動パルスを発生して前記放電灯７をグロー放電させてこ
れを始動させる。

このようにこの実施例においては、放電灯７を始動さ
せるとき、低周波発振回路４を動作させてフルブリッジ
インバータ回路５から出力される交流電圧の周波数を
“1Hz"にして始動回路６から出力される始動パルスによ
り放電灯７をグロー放電させるようにしているので、前
記FETブリッジ回路10の切換動作点以外の領域で始動パ
ルスを重畳させて放電灯７を始動させることができ、こ
れによって前記FETブリッジ回路10の破壊を防止するこ
とができる。

また、この実施例においては、放電灯７を始動させる
とき、交流電圧を印加しながら始動パルスによって前記
放電灯７を始動させるようにしているので、放電灯７の
一方の電極にのみ負荷が集中するのを防止して放電灯７
の寿命を延ばすことができる。

また、この実施例においては、放電灯７の始動が完了
したとき、これを検出して低周波発振回路４を停止させ
るようにしているが、放電灯７の始動を開始したときに
タイマ等を動作させて始動開始から一定時間が経過した
とき、低周波発振回路４を停止させるようにしても良
い。

第３図は本発明による放電灯点灯装置の第２実施例を
示すブロック図である。なおこの図において、第１図の
各部と同じ部分には同じ符号が付してある。

この図に示す放電灯点灯装置1aが第１図に示す装置と
異なる点は、低周波発振回路４に代えて直流電圧発生回
路13を設けたことである。

前記直流電圧発生回路13は前回の始動時に生成した直
流電圧の極性を記憶する記憶素子を備えている。

そして、前記放電灯７を始動させるとき、直流電圧発
生回路13は前回の始動時と反対極性の直流電圧を発生し
てこれをフルブリッジインバータ回路５に供給してこの
フルブリッジインバータ回路５から直流電圧を出力させ
てこれを放電灯７に印加させ、この状態で始動回路６か
ら出力される始動パルスによって前記放電灯７をグロー
放電させこれを始動させる。

この後、前記放電灯７の始動が完了してこの放電灯７
の電流値や電圧値が予め設定されている値になったと
き、直流電圧発生回路13はこれを検出して直流電圧の出
力動作を終了する。

これによって、フルブリッジインバータ回路５は交流
電圧の出力を開始して前記放電灯７をアーク放電に移行
させる。

このようにこの実施例においては、放電灯７を始動さ
せるとき、直流電圧発生回路13から直流電圧を出力させ
てフルブリッジインバータ回路５から直流電圧を出力さ
せ、この状態で始動回路６から出力される始動パルスを
放電灯７に印加してこれを始動させるようにしたので、
上述した第１実施例と同様にフルブリッジインバータ回
路５内に設けられたFETブリッジ回路10の切換動作点以
外の領域で始動パルスを重畳させて放電灯７を始動させ
ることができ、これによって前記FETブリッジ回路10の
破壊を防止することができる。

また、この実施例においては、放電灯７を始動させる
毎に、直流電圧発生回路13から出力される直流電圧の極
性を反転させるようにしているので、上述した第１実施
例と同様に放電灯７の一方の電極にのみ負荷が集中する
のを防止して放電灯７の寿命を延ばすことができる。

第４図は本発明による放電灯点灯装置の第３実施例を
示すブロック図である。なおこの図において、第１図の
各部と同じ部分には同じ符号が付してある。

この図に示す放電灯点灯装置1bが第１図に示す装置と
異なる点は、低周波発振回路４に代えて同時オン期間タ
イマ14を設けるとともに、フルブリッジインバータ回路
５に代えてフルブリッジインバータ回路5bを設けたこと
である。

前記同時オン期間タイマ14は放電灯７を始動させると
きから予め設定されている時間が経過するまでの間、始
動期間信号を生成してこれをフルブリッジインバータ回
路5bに供給する。

フルブリッジインバータ回路5bは第５図に示す如く高
周波信号を発生する高周波発振回路８と、前記同時オン
期間タイマ14から始動期間信号が供給されているときに
は、第６図（ａ）、（ｂ）に示す如く前記高周波発振回
路８から出力される高周波信号に基づいて立ち上がり、
立ち下がり時に同時にオン状態となる２つのスイッチン
グ信号を生成し、また前記同時オン期間タイマ14から始
動期間信号が供給されていないときには、第７図
（ａ）、（ｂ）に示す如く前記高周波発振回路８から出
力される高周波信号に基づいて同時にオン状態とならな
い２つのスイッチング信号を生成するロジック回路15
と、このロジック回路15から出力される２つのスイッチ
ング信号によってスイッチング動作を行なって交流電圧
を生成するFETブリッジ回路10等とを備えている。

そして、放電灯７を始動させるとき、同時オン期間タ
イマ14から始動期間信号を出力させてフルブリッジイン
バータ回路5bのFETブリッジ回路10を構成する各FET11
a、11b、12a、12bを少しオーバーラップさせながらこれ
らの各FET11a〜12bを切り替えて交流電圧を生成し、こ
れを放電灯７に印加させながら始動回路６から出力され
る始動パルスにより前記放電灯７をグロー放電させてこ
れを始動させる。

この後、放電灯７の始動が完了して予め設定されてい
る期間が経過したとき、前記同時オン期間タイマ14から
始動期間信号の出力を停止させて前記FETブリッジ回路1
0の各FET11a、11bと、各FET12a、12bとが同時にオンし
ないようにして交流電圧を生成させ前記放電灯７をアー
ク放電に移行させる。

このようにこの実施例においては、放電灯７を始動さ
せるとき、フルブリッジインバータ回路5b内の各FET11
a、11bと、各FET12a、12bとを少しオーバーラップさせ
てオンさせするようにしているので、上述した第１、第
２実施例と同様にフルブリッジインバータ回路5b内のFE
Tブリッジ回路10を構成する各FET11a、11bまたは各FET1
2a、12bの少なくともいずれか一方がオン状態になって
いるとき、始動パルスを重畳させて放電灯７を始動させ
ることができ、これによって前記FETブリッジ回路10の
破壊を防止することができる。

また、この実施例においても、始動時において放電灯
７に交流電圧を供給しているので、上述した第１、第２
実施例と同様に、放電灯７の一方の電極にのみ負荷が集
中するのを防止して放電灯７の寿命を延ばすことができ
る。

また、上述した各実施例においては、低周波発振回路
４や直流電圧発生回路13、同時オン期間タイマ14と、始
動回路６とを非同期で動作させるようにしているが、こ
れらを同期させるようにしても良い。

このようにすることにより、フルブリッジインバータ
回路５、5bに設けられたFETブリッジ回路10の切換時以
外の領域で確実に始動パルスを重畳させることができ
る。

〔発明の効果〕

以上説明したように本発明によれば、始動パルスによ
ってインバータ回路の出力素子が破壊されるのを防止す
ることができるとともに、放電灯の寿命を延ばすことが
できる。

【図面の簡単な説明】

第１図は本発明による放電灯点灯装置の第１実施例を示
すブロック図、第２図は第１図に示すフルブリッジイン
バータ回路の要部を示す回路図、第３図は本発明による
放電灯点灯装置の第２実施例を示すブロック図、第４図
は本発明による第３実施例を示すブロック図、第５図は
第４図に示すフルブリッジインバータ回路の要部を示す
回路図、第６図は第４図に示す実施例の動作を説明する
ための波形図、第７図は第４図に示す実施例の動作を説
明するための波形図、第８図は従来から知られている放
電灯点灯装置の一例を示すブロック図である。 ４……始動制御部（低周波発振回路） ５……フルブリッジインバータ回路 ７……放電灯 11a、11b……スイッチング素子（FET） 12a、12b……スイッチング素子（FET） 13……始動制御部（直流電圧発生回路） 14……始動制御部（同時オン期間タイマ）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−62190（ＪＰ，Ａ) 特開 昭62−26792（ＪＰ，Ａ) 特開 平２−79396（ＪＰ，Ａ) 特開 平２−51896（ＪＰ，Ａ) 特開 昭63−150895（ＪＰ，Ａ) 特開 昭63−34893（ＪＰ，Ａ) 特開 昭62−26791（ＪＰ，Ａ) 特開 平２−288198（ＪＰ，Ａ) 特開 平３−116685（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H05B 41/24

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】フルブリッジインバータにて点灯されると
   ともに、始動時には高圧パルスを印加し放電灯をグロー
   放電させて始動させた後、前記放電灯をアーク放電に移
   行させる放電灯点灯装置において、 前記放電灯を始動させるとき、前記フルブリッジインバ
   ータの対向し合うスイッチング素子ペアの少なくともい
   ずれか一方をオン状態にする始動制御部、 を備えたことを特徴とする放電灯点灯装置。
2. 【請求項２】前記始動制御部は低周波で前記スイッチン
   グ素子のペアを交互にオンさせる請求項１記載の放電灯
   点灯装置。
3. 【請求項３】前記始動制御部は前記各スイッチング素子
   ペアのうち、前回の始動時の異なるスイッチング素子ペ
   アを連続してオンさせる請求項１記載の放電灯点灯装
   置。
4. 【請求項４】前記始動制御部は前記各スイッチング素子
   ペアを所定期間、オーバーラップさせて交互にオンさせ
   る請求項１記載の放電灯点灯装置。