JP2881856B2 - 放射線像受像装置 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、例えば医療用診断装置や産業用非破壊検査
装置等の各種分野に利用可能な放射線像受像装置に関
し、さらに詳しくは、複数個の半導体放射線検出素子を
２次元状に並べた検出器アレイを用いて放射線像を得る
装置に関する。

＜従来の技術＞ 放射線像受像装置としては、例えば第５図に示すよう
に、配線基板51の片面に、複数の画素が行列状に形成さ
れた半導体放射線検出素子２およびその信号処理回路チ
ップ53を１次元方向に配列し、この実装モジュールを検
出素子２の幅分シフトして階段状に積み重ねて検出器ア
レイを構築し、この検出器アレイで線源からの放射線を
被写体をして受像することによって、リアルタイムで放
射線像を得る構造のものがある。

＜発明が解決しようとする課題＞ ところで、第５図に示した検出器アレイを用いた放射
線像受像装置によると、各検出素子２…２間にどうして
も段差ができるため、放射線像に段差に相応する部分に
切れが生じたり、また線源から各検出素子２までの距離
が異なり、これにより画像ムラができるという問題、さ
らには信号処理回路チップ53の冷却構造が複雑になる、
等の多くの問題が残されている。

そこで、このような問題点を解決するために、例えば
第６図に示すように、一枚の配線基板61の片面に半導体
検出素子２…２を２次元状に配列し、その裏面に、信号
処理回路チップ63を実装した複数枚の配線基板64を検出
側の基板61にそれぞれ垂直に実装した、３次元実装構造
の検出器アレイを用いて放射線像を得る方法が考えられ
ているものの、この３次元実装構造は、配線基板61の配
線パターンが非常に高密度になること、また配線基板61
と64との接続の困難さ、等の理由から未だ実現化されて
いない。

＜課題を解決するための手段＞ 本発明は、上記の問題点を解決すべくなされたもの
で、その構成を実施例に対応する第１図、第２図を参照
しつつ説明すると、本発明は、ウェハ１の一面に、複数
個の半導体放射線検出素子２…２およびその各検出素子
の信号処理用アナログ回路チップ３…３をそれぞれ互い
に隣接して配設し、かつ、ウェハ１には各アナログ回路
チップ３…３に対応してデジタル回路４…４を形成し、
これら放射線検出素子２、アナログ回路チップ３および
デジタル回路４をウェハ１表面に形成した配線パターン
1a…1aによって接続して検出器アレイＡを構成するとと
もに、その検出器アレイＡを検出平面上に沿ってスキャ
ンさせるための手段（駆動機構）５を設けたことによっ
て特徴づけられる。

＜作用＞ 複数個の半導体放射線検出素子２…２を同一平面上に
並べることが可能となるとともに、ウェハ１の検出素子
２…２実装面の裏面側には、何ら障害物はなく、その裏
面側に冷却機構等を容易に構築できる。

ここで、放射線検出素子２…２が実装されていない部
分に入射する放射線の情報は採取されなくなるが、検出
器アレイＡをスキャンすることにより、放射線検出素子
２…２の画素領域によって全検出平面をカバーできる。
また、スキャンを行わずに撮像すると、粗い画質ではあ
るもののリアルタイムで放射線像を得ることができる。

＜実施例＞ 本発明実施例を、以下、図面に基づいて説明する。

第１図は本発明実施例の側面図、第２図はその実施例
の平面図で、また、第３図は第２図の部分拡大図であ
る。

まず、放射線検出素子２は、CdTeやHgI₂等の結晶から
なる化合物半導体基板の一面にAu等を一様に蒸着してな
る共通のバイアス電極が形成され、またその反対側の面
には、各画素ｐ…ｐに対応させるべく、複数個の信号取
り出し電極が形成された、バイアス電極側を放射線入射
側とする検出素子である。

さて、Siウェハ１上に、複数個の放射線検出素子２…
２が交互に実装されている。また、ウェハ１上には、各
放射線検出素子２のそれぞれの間に、その各検出素子２
の信号処理用のアナログ集積回路チップ３…３が実装さ
れている。

ウェハ１表面には絶縁層７が形成されており、各放射
線検出素子２の周縁部における１列分の画素以外の各画
素から取り出された信号は、はんだバンプ1c…1cおよび
絶縁層１に形成された配線パターン1a…1aを介してアナ
ログ集積回路チップ３へと導かれる。なお、周縁部１列
の画素の画素データは採用しないものの、その電位は他
の画素と同電位としておく。

また、ウェハ１表面層には放射線検出素子２…２に対
応する数のデジタル集積回路４…４が形成されており、
この各集積回路４には、アナログ集積回路チップ３の出
力信号が、はんだバンプ1c…1cおよび配線パターン1a…
1aを介して導かれる。

各デジタル集積回路４…４の出力信号は、配線パター
ン1a…1aを通じてウェハ１端部の絶縁膜７表面に形成さ
れた接続パターン1b…1bへと導かれ、さらにその各接続
パターン1b…1bからCRT等の表示部６へと導かれる。

これらの構成により、各放射線検出素子２のそれぞれ
の画素から取り出されたパルス信号は、アナログ回路チ
ップ３に入力され、ここで増幅、波形整形された後、デ
ジタル集積回路４によってカウントされ、その各カウン
ト値が画素濃度情報として表示部６に入力される。これ
により表示部６上に放射線像を得ることができる。

また、このようにウェハ１上に放射線検出素子２…２
およびアナログ集積回路３…３を実装した検出器アレイ
Ａ全体を、Ｙ方向に、後述する有効画素幅Ｌづつスキャ
ンさせる駆動機構５を設けている。

以上の構成において、放射線検出素子２…２およびア
ナログ集積回路チップ３…３のウェハ１への実装は、絶
縁膜１表面に、検出素子２および回路チップ３のそれぞ
れの電極に対応して形成されたランド（図示せず）に、
あらかじめ、はんだバンプ1c…1cを形成しておき、その
はんだバンプ上に検出素子２および集積回路チップ３を
フェースダウンで搭載した状態で、全てのはんだバンプ
1c…1cをリフローすることによって行う。ここで、Siウ
ェハ表面上の高密度配線技術は、現状でミクロンオーダ
でのパターンを形成できるまでに至っており、また、は
んだバンプ形成技術も、100μｍ以下のピッチのものま
で実現化されていることから、通常使用される、画素ピ
ッチ100μｍ程度の放射線検出素子であっても、上述の
実装方法で充分に対応できる。

また、以上の構成において、各放射線検出素子２…２
は、第３図に示すように、Ｘ方向において両端２列の画
素ｐ…ｐが、それぞれ互いに重複するように実装されて
いる。これは、放射線検出素子２が、加工の際に周縁部
がダメージを受けるので、その周縁部の１列分の画素を
除く有効画素領域によって、画素データを採取できるよ
うにするためである。すなわち、２列の画素を重複させ
ることにより、放射線検出器Ｓ全体をＹ方向に順次スキ
ャンしてゆくと、Ｘ方向における検出平面は有効画素領
域によってカバーされることになる。また、Ｙ方向にお
いては、各検出素子２…２の有効画素領域のそれぞれの
間隔が、いかなる場合であっても、ウェハ１をＹ方向に
有効画素幅Ｌづつスキャンしてゆことによって、Ｙ方向
における検出平面をも有効画素領域でカバーできる。従
って、検出器アレイＡのスキャンごとに採取した画素デ
ータを、表示部６において順次組み合わせてゆくことに
よって、継ぎ目のない鮮明な放射線像を得ることができ
る。

さらに、本発明実施例においては、ウェハ１をスキャ
ンしない状態で、被写体を透過した放射線を受線する
と、その放射線像を、粗い画質ではあるもののリアルタ
イムで得ることができる。このことを利用して、被写体
の目標部分を探し出すのにはスキャンを行わずに撮像
し、これよって探し出された目標部分だけをスキャンさ
せて正確に撮像するというような使用方法も可能であ
る。この場合、被写体が微小物や移動物等であっても、
その放射線像を容易に撮像するこができる。

なお、本発明実施例の構成に加えて、第４図に示すよ
うに、各アナログ集積回路チップ３…３上に、それぞれ
放射線遮蔽体８…８を設けておけば、この遮蔽体８によ
って、各放射線検出素子２の検出面に対し斜めに進行す
る散乱線による影響を除去することも可能となる。この
遮蔽体８の材料としては、例えばPbあるいはＷ等、放射
線吸収率が高い金属を用いる。また、必要に応じて、ウ
ェハ１の下方側に冷却装置を設置してもよい。

＜発明の効果＞ 以上説明したように、本発明によれば、複数個の放射
線検出素子を同一平面上に並べた検出器アレイを実現化
でき、その検出器アレイを用いて放射線を撮像するの
で、画像ムラ等のない鮮明な画像を得ることができる。
また、各信号処理回路の冷却装置等を設ける場合には、
その構造が簡単で、しかもその設置を容易に行うことが
できる。さらに、従来では、放射線検出素子およびその
信号処理回路を実質的に３次元で実装する必要があった
のに対し、本発明では、その実装を２次元的に行うこと
が可能となり、検出アレイ全体をコンパクト化できると
いう点の効果も大きい。

【図面の簡単な説明】

第１図は本発明実施例の側面図、第２図はその実施例の
平面図で、第３図は第２図の部分拡大図である。 第４図は本発明実施例の変形例の説明図である。 第５図は従来の放射線検出器アレイの外観図、第６図は
３次元実装構造の放射線検出器アレイの外観図である。 １……Siウェハ 1a…1a……配線パターン ２…２……半導体放射線検出素子 ３…３……アナログ集積回路チップ ４…４……デジタル集積回路 ５……駆動機構 ６……表示部 ７……絶縁層 Ａ……検出器アレイ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G01T 1/00 - 7/12

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数の画素が行列状に形成された半導体放
   射線検出素子と、その検出素子からの信号を増幅・波形
   整形するアナログ回路と、このアナログ回路の出力信号
   をカウントするデジタル回路を備え、そのデイタル回路
   の出力信号を画素濃淡情報として画像を形成する装置に
   おいて、ウェハの一面に、複数個の上記半導体放射線検
   出素子およびその各検出素子の信号処理用アナログ回路
   チップをそれぞれ互いに隣接して配設し、かつ、上記ウ
   ェハには上記各アナログ回路チップに対応してデジタル
   回路を形成し、これら放射線検出素子、アナログ回路チ
   ップおよびデジタル回路を上記ウェハ表面に形成した配
   線パターンによって接続して検出器アレイを構成すると
   ともに、その検出器アレイを検出平面上に沿ってスキャ
   ンさせるための手段を設けたことを特徴とする、放射線
   像受像装置。