JP2881307B2 - ２進データ通信システム - Google Patents

２進データ通信システム

Info

Publication number
JP2881307B2
JP2881307B2 JP63059214A JP5921488A JP2881307B2 JP 2881307 B2 JP2881307 B2 JP 2881307B2 JP 63059214 A JP63059214 A JP 63059214A JP 5921488 A JP5921488 A JP 5921488A JP 2881307 B2 JP2881307 B2 JP 2881307B2
Authority
JP
Japan
Prior art keywords
doublet
coupler
data bus
receiving
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63059214A
Other languages
English (en)
Other versions
JPS6432554A (en
Inventor
ハンズ・カール・ハーゾッグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Publication of JPS6432554A publication Critical patent/JPS6432554A/ja
Application granted granted Critical
Publication of JP2881307B2 publication Critical patent/JP2881307B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/4028—Bus for use in transportation systems the transportation system being an aircraft

Description

【発明の詳細な説明】 ［技術領域］ この発明は、２進データ通信に関するものであって、
特に共通のデータバスを介してともに接続される複数個
の端子の間での２進データの通信に関するものである。
［発明の背景］ この発明は、データを共有することを必要とする種々
の航空電子工学システムおよびサブシステム間でデータ
を通信する際に使用するため開発され、かつそのような
環境において説明されている一方で、この発明は他の環
境においても２進データを通信するために利用され得る
ことが理解されるべきである。また、この発明は電流モ
ードデータバスとともに使用するために開発されかつそ
のようなバスと関連させて記述されている一方で、この
発明の多くの局面で、その動作を改良するために特に電
圧モードや光学データバスといった電磁および他のデー
タバスの型と関連しても利用され得るということもまた
理解されるべきである。同様に、この発明は通信される
べき２進データがマンチェスター２相形式でコード化さ
れる、データ通信システムにおいて使用するために開発
されたが、この発明はまたマーク−スペース形式でコー
ド化される２進データのように他の矩形形式でコード化
される２進データとともに用いられ得ることも理解され
るべきである。
現代の航空機において、以前の配線が独立した航空電
子工学のシステムの機能をできる限り集積し、それに付
随して航空電子工学システムの重量やスペース、電力要
求などの削減が可能となり、かつ物理的に別々となって
いる航空電子工学システムまたはそのサブシステム間の
配線を簡単にできることが望ましい。そのような集積は
各航空電子工学システムまたはそのサブシステムがデー
タを送信したり受信することが各々可能である関連した
端子を介してアクセスする共通データを使用することに
よって達成されてきている。特定のシステムまたはサブ
システムと関連した１つの端子でデータバス上に送信さ
れたデータは、残余のシステムまたはサブシステムと関
連した端子で受信されることができ、こうしてシステム
またはサブシステム間の別々の配線相互接続の必要がな
くなる。さらに、特定のシステムまたはサブシステムに
よって発生されたデータはそのデータを独立して発生す
る必要なしに、いかなる他のシステムまたはサブシステ
ムによっても用いられ得る。
両方とも「自律端子データ通信システム（Autonomous
Terminal Data Communications System）」と題されか
つ本願の譲受人に譲渡された、米国特許第4,199,663号
および第4,471,481号で記載されている、データ通信シ
ステムの種々の型が電子工学システムおよびサブシステ
ム間で通信するために航空機内で用いるために開発され
てきているが、最も望ましい航空電子工学データ通信シ
ステムは自律端子データ通信システムであって、特に電
流モードデータバスを使用する自律データ端子通信シス
テムである。電流モードデータバスを利用するデータ通
信システムの動作に重要なことはバスケーブルの信頼性
と各端子がバスに結合される方法に関連した効率および
信頼性である。電流モードデータバス結合の効率および
信頼性はこれもまた本願の譲受人に譲渡された「電流モ
ードデータまたは電力バス（Current Mode Data or Pow
er Bus）」と題される米国特許第4,264,827号において
述べられている。本願で記述される発明の本質はフェラ
イトコアを有する結合トランスであって、そのコアは分
解できかつ再び組立てられたコアの磁路が導体を取り巻
くようにそのコアの脚のまわりに１対のより線によって
形成されるバスの２本のワイヤが置かれるように設計さ
れている。その配置はバスワイヤがトランスの巻線の一
方を形成するようになっている。他方の巻線は永久的に
コアに取付けられかつデータ端子のデータ送信および／
または受信電子工学システムに接続される。最終的な結
果はバスワイヤをカットしたり、そのワイヤを取り巻く
絶縁を取り除いたり穴をあけたりすることなく電流結合
を達成することである。
米国特許第4,264,827号に記載された型の結合トラン
スは電流モードデータバスやそのようなトランスを使用
してデータ通信システムの利点を最高に利用するために
非常に信頼性があるが、カップラートランス回路、すな
わち電流モードデータバスに与えるためにデータ信号を
トランスに与える回路や、トランスからデータ信号を受
信する回路などが、ある基準に適っていることが必要で
ある。これらの基準は１対のより線から形成される電圧
モードデータバスと電流モードデータバスとの類似点お
よび相違点を考慮することによってもよく最も理解でき
る。第１図に例示されているように、点Ａから１対のよ
り線で形成されるバスの端部までの信号の伝搬は電圧モ
ードデータバスも電流モードデータバスも同じである。
すなわち、信号はそれが与えられる点からそのバスの端
部までのデータバスに沿って伝送される。最良の結果と
して、データ送信器の出力インピーダンスがバスの特性
インピーダンスと等しくなるべきである。さらに、バス
ワイヤは、そのインピーダンスがバスの特性インピーダ
ンスと等しく、そのため信号の反射が避けられる、抵抗
器Roで集結されるべきである。
第２図に示されるように、送信されたデータ信号Vcは
バスワイヤを横切って電圧モードデータバスに与えられ
る。Vcは一方方向に終端抵抗器R1を介して電流I1を駆動
しかつ反対の方向に終端抵抗器R2を介して電流I2を駆動
する。こうして、Vcによって作り出される合計の電流、
すなわちIcはI1にI2を加えたものに等しい。等価回路
（第３図）に最もよく示されているように、R1およびR2
は並列に接続される。もしR1およびR2が同じなら、それ
らは両方ともR0に等しく設定され得て、それによってIc
＝２Vc／RoでかつI1＝Vc／Roとなる。
第４図はカップラー電圧Vcの半分がデータバスを形成
するより線の対のバスワイヤの一方上に置かれたＣ点と
Ｄ点の間に与えられ、あとの半分は他方のバスワイヤに
置かれたＥ点とＦ点の間に与えられる、電流モードデー
タバスを例示する。第５図に等価回路が示されている。
この電流はI1＝I2＝Icである。さらに、R1およびR2が直
列であるので、以下の等式が与えられる。すなわち、Ic
＝Vc／2RoおよびI1＝Vc／2Roである。
先の議論は電流モードデータバスについての或る結論
を導く。まず、電流モードデータバスに与えられる信号
の電圧は両方のバスにおいて同じ電流レベルを作り出す
ためには電圧モードデータバスに与えられる信号の電圧
の２倍でなくてはならない。第２に、電流モードデータ
バス信号源の出力インピーダンスはデータバスに負荷が
かかるのを避けるために信号が与えられていないときに
抵くなくてはならない。第３に、電流モードデータバス
に結合される信号レシーバの入力インピーダンスが同じ
理由で、すなわちデータバスに負荷がかかるのを避ける
ために低くなくてはならない。第２および第３の結論は
電圧モードデータバスカップラー（第２図および第３
図）でのようにバスワイヤにわたって並列にインピーダ
ンスを与えるよりもむしろ、電流モードデータバスカッ
プラーはバスワイヤに直列のインピーダンスを与えると
いうことからわかる。並列インピーダンスによりバスに
負荷がかかるのはインピーダンスを高くすることによっ
て避けられる。直列インピーダンスによりバスに負荷が
かかるのはインピーダンスを低くすることによって避け
られる。以下の説明からより良く理解されるであろうよ
うに、この発明は上で述べられた３つの基準に従って機
能する電流モードデータバスをベースにしたデータ通信
システムを提供する。すなわち、この発明は比較的ハイ
の電圧データ信号を電流モードデータバスに与えかつ不
活性期間低い出力インピーダンスを有する送信カップラ
ーを提供する。この発明はまた低い入力インピーダンス
を有する受信カップラーも提供する。
この発明に従って形成された電流モードデータバスを
ベースにしたデータ通信システムの好ましい形式は、送
信および受信カップラーのトランスのコアの容量および
面積を最小限にすることによって重量および大きさを最
小限にするように、前述の結果を達成する。コアの損失
はコアの容量の関数であるので、コアの容量は重要であ
る。コアの飽和の限定因子までコアの容量を最小限にす
るとコアの損失が最小限になる。コアの飽和に関連した
コアの面積は信号周波数関数である。低い周波数の成分
を有する信号はわずかに高い周波数成分を有する信号の
前に固定した大きさのトランスのコアを飽和するであろ
うので、信号周波数を高く維持することによってコアの
面積（および容量）は最小限になる。高信号周波数はま
た信号受信回路において信号の降下を最小限にする。
［発明の要約］ この発明に従えば、データバス上で２進データを通信
するための方法および装置が提供される。この発明の好
ましい形式では、データバスは電流モードデータバスで
ある。送信される前の通信されるべき２進データは矩形
形式である。送信される前にそのデータは矩形形式から
ダブレット（doublet）形式に変換され、すなわち１個
の高周波数正弦ダブレットが矩形波データ信号の各推移
で作り出される。ダブレットは電流モードデータバスに
与えられ、そしてバスに接続されたレシーバがデータを
ダブレット形式からその元の矩形形式に変える。
この発明のさらなる局面に従えば、電流モードデータ
バスが１対のより線によって形成される。利用デバイス
（すなわち、２進データを発したりまたは使用したりす
るデバイス）に接続される送信および受信カップラーに
よって利用デバイスはより線に結合される。送信カップ
ラーは２進データを矩形形式からダブレット形式へと変
換しかつ受信カップラーは２進データをダブレット形式
から矩形形式へと変換する。
この発明のさらなる局面に従えば、利用デバイスによ
って発生される矩形波信号はマンチェスター（Manchest
er）２相形式であってかつ送信カップラーは比較的長く
あるかもしれないシールドされて撚り合わされた対の、
たとえばスタブのワイヤによってともに接続されるスタ
ブドライバとラインドライバとを含む。スタブドライバ
はマンチェスター２相データ信号をその各推移で１対と
いうように別々のラインに並列にされる１対のパルスへ
と変換するデジタル論理回路を含む。パルスの対は適切
に巻かれてかつ接続されたトランスの一次巻線を介して
パルスを送ることによってタブレットに変換される。ト
ランスの二次巻線はスタブを介してラインドライバに接
続される。ラインドライバは電流モードデータバスに送
信カップラーを接続させるトランスにダブレットを与え
る半導体スイッチを含む。送信カップラーのトランスの
巻数比は低くかつラインドライバはダブレットのない場
合に低いインピーダンスの負荷でトランスの巻線を短絡
する。その結果、不活性期間に送信カップラーによって
バスに与えられる負荷は最小限にされる。低いインピー
ダンス負荷で短絡することにより負荷がかかるのを最小
限にするほかに、送信カップラートランスは関連したレ
シーバが送信カップラーが送信している間に聞くことを
可能にする。この話しながら聞く局面は送信器の衝突、
たとえばデータ通信システムが最初にオンになるとき発
生し得る同時の送信を利用デバイスが認識することを可
能にするのに重要である。
この発明の他の局面に従えば、受信カップラーは比較
的大きな巻線比を有するトランスによって電流モードデ
ータバスに接続される。その結果、エネルギはほとんど
電流モードデータバスから抽出されない。受信カップラ
ートランスは低い入力インピーダンスと高い電圧利得を
有する受信増幅器に接続される。増幅されたダブレット
パルスは短い区域のワイヤ、たとえばスタブによって、
スタブレシーバに送信され、このスタブレシーバは元の
マンチェスター２相データ信号と同一のマンチェスター
２相データ信号にデータパルスを変換する。
以上の説明から容易に認められるであろうように、こ
の発明は多数の特徴を有し、それらのすべてはデータバ
スに接続される端子間でデータを通信するための改良さ
れた方法および装置を結果として生み出す。この発明は
データバスが電流モードデータバスのときデータ通信を
改良するために設計されたが、この発明はまた他の型の
データバス、すなわち電圧モードや光学データバスなど
のデータ通信能力を改良するためにも用いられ得る。デ
ータを２進の矩形形式から正弦のダブレット形式に変換
することは電磁データバス、たとえば電流および電圧モ
ードデータバスとともに利用されるとき特に有利である
が、これが矩形データ信号固有の低い周波数成分が取り
除かれるからである。その結果、そのようなデータバス
へそしてそのようなデータバスからダブレット信号を結
合するために用いられるトランスのコアの容量および面
積が最小限にされ得る。ダブレットはさらにそれらが短
期の直流オフセットも実質的に作らないという利点を有
する。また、交流結合のウォッシュアウト（washout）
時定数は非常に短い。この発明はマンチェスター２相デ
ータ信号の他にマーク−スペースデータ信号のような矩
形波信号とも利用できるが、マンチェスター２相データ
信号はデター通信において或る利点を有する。マンチェ
スター２相信号は１対の補数の信号によって形成される
ので、その各々は通信されているデータのすべてを含
み、本質的に１個のパリティビットが各データビットに
対して存在する。さらに、マンチェスター２相信号とと
に機能するように設計されたカップラーは送信および受
信マンチェスター２相データ信号を送信するように設計
された軍用および他の航空電子工学２相データ通信シス
テムと本質的に互換性がある。
この発明の前述の説明および他の特徴や利点は添付の
図面と関連した以下の詳細な説明を参照することによっ
てよりよく理解されるので、それらは簡単にわかるであ
ろう。
［好ましい実施例の説明］ 第６図はデータバス31と、カップラー35によってデー
タバスにそれぞれ接続される複数個の利用デバイス33と
を含む、この発明に従って形成されたデータ通信システ
ムを例示する。利用デバイスとそれぞれのカップラーと
の間に流れる２進データ信号は矩形である。データ信号
はマンチェター２相データ信号であることが好ましい。
さらに、データバスは１対のより線から形成される電流
モードデータバスであることが好ましい。カップラー35
はデータバスに与えられるべき２進データを矩形からダ
ブレット形式に変換する。すなわち、カップラーは利用
デバイスによって発生されたデータ信号を矩形から、ダ
ブレットが２進データの位相ごとに発生する形に変換し
そのダブレットをデータバス31に与えることが好まし
い。カップラーによって受信されたデータ信号はカップ
ラー35によってダブレット形式から矩形形式に変換され
る。第６図はすべてのカップラーがデータを送信および
受信する両方の能力を有するように示されているが、デ
ータを送信するのみか受信するのみの利用デバイスに関
連したカップラーならそれに関連した能力を有するだけ
でよいことが理解されるべきである。
この発明に従って形成され、データの受信および送信
する両方の能力を有するカップラー35は第７図に例示さ
れている。送信能力は送信カップラー37によって提供さ
れ、受信能力は受信カップラー39によって提供される。
送信カップラー37はそれに関連した利用デバイス33に
接続され、そこからTXOおよびTXNで示されるマンチェス
ター２相データ信号を受取る。すなわち、送信カップラ
ーはスタブドライバ41と、50フィートの長さまで可能な
たとえばシールドされた１対のワイヤである送信スタブ
43と、送信カップラートランス47とを含む。以下の説明
からよりよく理解されるであろラインドライバ45と、う
ように、スタブドライバ41はTXOおよびTXN信号を受信し
それをマンチェスター２相形式からダブレット形式に変
換しそして送信スタブ43を介してダブレットコード化２
進信号をラインドライバに送信する。ラインドライバ45
はダブレットを増幅し、その増幅された結果を送信カッ
プラートランス47を介してデータバスに与える。
受信カップラー39はダブレット形式のデータバス31に
よって搬送されたデータ信号を受信し、その信号をマン
チェスター２相形式に変換してRXIおよびRXNで示される
その結果を、関連した利用デバイスに与える。すなわ
ち、受信カップラー39は受信カップラートランス49と、
受信増幅器51と、50フィートの長さまで可能であるたと
えばシールドされた１対のワイヤである受信スタブ53
と、スタブレシーバ55とを含む。受信カップラートラン
ス49はデータバス31によって搬送されたダブレット形式
の２進データを受信しそのダブレットを受信増幅器51に
与える。受信増幅器51はそのダブレットを２極パルスに
変換しそしてそのパルスを増幅する。２極パルスはスタ
ブレシーバ55に与えられ、これはそのパルスをRXIおよ
びRXN信号のような元のマンチェスター２相コード化信
号を再構成するためにそのパルスを用いる。
送信および受信スタブ43および53の両方は以下に説明
されるように、両方の端部で低インピーダンスに接続さ
れる、シールドされた対のより線である。この配置によ
って比較的長いスタブ（この発明の一実施例では50フィ
ート）を使用することができる。信号を搬送するに加え
て、送信スタブ43はスタブドライバ41からラインドライ
バ45に電力を送り、そして受信スタブ53はスタブレシー
バ55から受信増幅器51に電力を送る。
第８図は第７図に例示された送信カップラーに用いら
れるのに適したスタブドライバ41の部分的ブロック図で
かつ部分概略図である。第８図に示されるスタブドライ
バはスタブドライバ論理57と、R1およびR2で示される２
個の抵抗器と、Q1およびQ2で示される２個のMOSFET（金
属酸化膜半導体電界効果トランジスタ）と、C1およびC2
で示される２個のコンデンサと、T1で示されるトランス
を含む。T1はP1およびP2で示される２個の一次巻線と、
S1およびS2で示される２個の二次巻線とを有する。T1が
２極態様で２個の信号を組合わせるように機能するの
で、T1の一次巻線および二次巻線の方向は重要である。
その結果、従来の記号論に従えば、T1の一次巻線および
二次巻線の方向は各巻線の一方端部にあるドットによっ
て第８図で示される。
第９図の以下の議論からより良く理解されるように、
スタブドライバ論理57はマンチェスター２相データ信号
の各推移を別々の出力で並列にされた１対のパルスに変
換する。D1およびD2で示されるそのパルスは一方のパル
スD1が他方のパルスD2に直前にあるように並列にされ
る。D1パルスはQ1のゲート端子に与えられかつD2のパル
スはQ2のゲート端子に与えられる。Q1のゲート端子はま
た＋V1で示される正の電圧源にR1を介して接続され、Q2
のゲート端子はR2を介して＋V1にまた接続される。Q1お
よびQ2のソース端子は接地に接続される。Q1のドレイン
端子はT1の巻線P1のドットのある端部に接続されかつQ2
のドレイン端子はT1の巻線P2のドットのない端部に接続
される。P2のドットのある端部はP1のドットのない端部
に接続され、P1とP2の接続点はC1およびC2の両方を介し
て接地に接続される。P1とP2の接続点はまた＋V2で示さ
れる正の電圧源に接続される。T1の巻線S1のドットのあ
る端部はスタブワイヤ43のうちの１つの一方端部に、T2
のS2のドットのない端部は他方のスタブワイヤの一方端
部に接続される。S2のドットのある端部はS1のドットの
ない端部に接続され、S1とS2の接続点は＋V2に接続され
る。
動作において、D1およびD2はQ1およびQ2をオンとオフ
に切換え、D1およびD2のパルスに対応する増幅された電
流をT1を介して作り出す。T1はD1およびD2のパルスを単
一極性形式から２極形式に変換し、すなわち２極パルス
からダブレットDTを作り出す。ラインドライバ45（第10
図）で使用する電力は＋V2だけ供給され、S1およびS2を
介してラインドライバに送られかつ送信スタブワイヤに
送られる。
上で述べられたように、第９図は第８図に例示された
スタブドライバ41において使用されるのに適したスタブ
ドライバ論理のブロック図である。第９図に例示される
スタブドライバ論理はG1ないしG4で示される４個の４入
力ANDゲートと、G10ないしG14で示される５個の２入力O
Rゲートと、FF1ないしFF5で示される５個のＤフリップ
フロップと、11および13で示される３個のインバータと
を含む。第９図で例示される論理は個別の構成要素形式
で具体化され得るが、好ましくはそれはPAL（プログラ
マブルアレイ論理）形式で実現される。いずれの場合に
おいても、第９図および以下の論理図はすべて従来の否
定信号論を使用する。この点で４入力ANDゲートG1ない
しG4の各々は２個の否定入力を有しかつG7の両方の入力
は否定入力である。
TXEで示される可能化信号はG1ないしG4の各々の１つ
の入力に与えられる。TXOはG1の１つの入力と、G2の否
定入力の１つとG5およびG6の各々の入力の１つに与えら
れる。TXNはG3の１つの入力とG4の否定入力の１つとG8
およびG9の各々の１つの入力に与えられる。G1およびG2
の出力は各々のG10の１つの入力に接続され、かつG10の
出力はFF1のＤ入力に接続される。FF1のＱ出力はG1の否
定入力の１つと、G2の第２の否定入力と、G5の第２の入
力と、G7の１つの否定入力と、G12の１つの入力とに与
えられる。G5およびG6の出力は各々G11の入力に接続さ
れる。G11の出力はFF2のＤ入力に接続される。FF2のＱ
出力はG1の第２の否定入力と、G2の第４の入力と、G6の
第２の入力に接続される。
G3およびG4の出力は各々のG13の入力に接続され、G13
の出力はFF3のＤ入力に接続される。FF3のＱ出力はG3の
１つの否定入力と、G4の第２の否定入力と、G8の１つの
入力と、G7の第２の否定入力と、G12の第２の入力とに
接続される。G8およびG9の出力は各々G14の入力に接続
される。G14の出力はFF4のＤ入力に接続される。FF4の
Ｑ出力はG3の第２の否定入力と、G4の第４の入力と、G9
の第２の入力とに接続される。
G7の出力はI1の入力に接続される。以前にD1で示され
かつ第８図で例示された信号はI1の出力で発生する。G1
2の出力はFF5のＤ入力に接続される。FF5のＱ出力はI2
の入力に接続される。I2の出力はI3の入力に接続され
る。D2で示され第８図で例示され以前に説明された信号
はI3の出力で発生する。適切なクロックパルス発生器
（図示されていない）によって発生されるクロックパル
スはFF1と、FF2と、FF3と、FF4と、FF5の各々のクロッ
ク（CK）入力に与えられる。
第14図のTXOおよびTXNで示されるラインは、その推移
が第９図に例示されるスタブドライバ論理によって対の
並列のD1およびD2のパルスに変換される型の、マンチェ
スター２相データの具体例である。そこで示されるよう
に、バス静穏状態として示される、いかなるマンチェス
ター２相データ信号も存在しないとき、TXOおよびTXNは
両方同じ２進状態であり、たとえばそれらは両方ローで
ある。データワードは同期信号で始まり、それは３つの
ビット時間を要しかつ「違法の」マンチェスターコード
を形成し、その後一連のデータビットが続く。同期信号
の前半でTXOはそのバス静穏状態と反対の２進状態へと
変化し、すなわちハイになり、一方でTXNはそのバス静
穏状態のままである。同期信号の真中、第３のビットタ
イムの中間点で、TXOおよびTXNは両方とも状態を変え、
すなわちTXOはハイの状態からローの状態に、TXNはロー
の状態からハイの状態になる。こうして、TXOおよびTXN
はその２相状態に置かれる。同期期間の次に、「０」お
よび「１」を示す従来のマンチェスター２相コードがデ
ータワードの内容によって決定されて発生される。第14
図の第３および第４番目のラインに示されるように、D1
およびD2のパルスはTXOまたはTXNのいずれか（または両
方）の各推移で発生される。D1は本質的に推移と一致し
D2はD1の直後に続く。先に論じられたように、D1および
D2は同じ極性を有する。D1およびD2は１クロック期間の
CKに等しいパルス幅を有する。第８図に関連して上で述
べられたように、D1およびD2のパルスはQ1およびQ2によ
って増幅され、T1によって第14図の第５番目のラインで
示されるように隣接パルス形式からダブレット（DT）形
式に変換される。
第10図は第７図で例示された送信カップラーにおいて
用いられるのに適したラインドライバの概略図である。
第10図に例示されるラインドライバは２個の回路、すな
わち送信カップラートランス47にダブレット信号DTを与
えるための結合回路61と、電力損失の場合に送信カップ
ラートランス47の一次側を短絡するための電力オフ短絡
回路63とを含む。
結合回路61はR3およびR4で示される２個の抵抗器と、
T2で示されるトランスと、Q5、Q6、Q7およびQ8で示され
る４個のMOSFETと、ZD1で示されるツェナーダイオード
と、C3、C4およびC5で示される３個のコンデンサとを含
む。T2はP3およびP4で示される２個の一次巻線と、S3、
S4、S5およびS6で示される４個の二次巻線とを有する。
T2はダブレット信号の状態に従ってQ5ないしQ8の動作を
制御するスイッチとして機能するので、T2の一次巻線お
よび二次巻線両方の巻線方向は重要である。T1のように
従来の命名法に基づいて、巻線方向はT2の巻線の各々の
一方端部でのドットによって示される。
スタブワイヤ43の一方はP3のドットのある端部に接続
される。P3のドットのない端部はP4のドットのある端部
に接続されかつP4のドットのない端部は他方のスタブワ
イヤに接続される。その結果、P3およびP4は直列に接続
される。R3はP3およびP4と並列に接続される。ラインド
ライバの動作のための電力＋V2はP3とP4の接続点で与え
られる。電力はスタブドライバ41によって発生され、第
８図に例示されかつ上で述べられた態様で送信スタブ43
を介してラインドライバ45に送られる。
S3のドットのない端部はQ5のゲート端子に接続され
る。Q5のドレイン端子はP3とP4の接続点に接続されこう
して＋V2の電力を受取る。Q5のソース端子はS3のドット
のある端部とQ6のドレイン端子に接続される。Q6のゲー
ト端子はS4のドットのある端部に接続される。Q6のソー
ス端子はQ7のソース端子に接続される。Q7のゲート端子
はS5のドットのない端部に接続される。Q7のドレイン端
子はQ8のソース端子とS6のドットのない端部に接続され
る。S6のドットのある端部はQ8のゲート端子に接続され
る。Q8のドレイン端子はまたP3とP4の接続点に接続され
＋V2の電力を受取る。Q6とQ7の接続点はZD1の陽極とC3
の一方の面に接続される。ZB1の陰極とC3の他方面はと
もにS4のドットのない端部とS5のドットのある端部に接
続される。S4のドットのない端部とS5のドットのある端
部はまたR4を介してP3とP4の接続点に，すなわち＋V2の
電源に接続される。C4およびC5はP3およびP4の接続点、
すなわち＋V2の電源と接地との間に並列に接続される。
送信カップラートランス47はP5、P6およびP7で示され
る３個の一次巻線を有する。好ましくは、一次巻線の各
々は２回転巻線であり、それによって一次巻線の各々と
データバス31との巻数比は2:1である。２個の一次巻線P
5およびP6はカップラー回路61に接続される。すなわ
ち、Q5とQ6の接続点はP5の一方端部に接続される。P6の
他方の端部はQ7とQ8の接続点に接続される。P5とP6の接
続点はまた接地に接続される。
T2の一次巻線P3およびP4に与えられているダブレット
DTがない場合、Q5およびQ8はオフにされQ6およびQ7はオ
ンにされてP5およびP6を短絡する。Q6およびQ7は比較的
低いドレイン対ソースの抵抗値、たとえば各々２オーム
を有するように選択される。Q6およびQ7をデータバス31
に接続する巻数比は4:1（2:1＋2:1）であるので、１オ
ームのほぼ４分の１のインピーダンス値が巻線P5および
P6によって、ダブレットがない場合に電流データバス31
に与えられる。こうして、いかなるデータも送信されな
いとき、結合記録61は電流モードデータバス31上に最小
の負荷を作り出す。
ダブレットDTがT2に与えられると、そのダブレットの
前半でQ5およびQ8の１つがオンになりQ6およびQ7の１つ
がオフとなり、次にQ5およびQ8の他方がオンになりQ6お
よびQ7の他方がオフとなる。その結果、増幅されたダブ
レットは送信カップラートランス47を介して電流モード
データバス31に与えられる。ダブレット送信間隔の間、
Q6およびQ7の一方をオフにすることはもちろん非活動状
態期間Q6およびQ7によって作り出されたP5およびP6の短
絡を取り除くためには必要である。
電力オフ短絡回路63はR5およびR6で示される２個の抵
抗器と、Q9、Q10、Q11およびQ12で示される４個のデプ
リーション型JFET（接合型電界効果トランジスタ）とを
含む。Q9とQ10のドレイン端子は送信カップラートラン
ス47の第３の一次巻線P7の一方の端部に接続される。Q1
1およびQ12のドレイン端子はP7の他方の端部に接続され
る。Q9、Q10、Q11およびQ12のゲート端子はすへて接地
に接続される。R5は＋V2と接地の間でR6と直列に接続さ
れる。Q9、Q10、Q11およびQ12のソース端子はすべてR5
とR6の接続点に接続される。
Q9、Q10、Q11およびQ12はすべて＋V2電力があるとき
オフにされる。送信カップラーへの電力が失われると、
すなわち＋V2が零に降下するなら、Q9、Q10、Q11および
Q12はすべてオンになる。その結果、Q9、Q10、Q11およ
びQ12はすべてQ7と並列と接続される。Q9、Q10、Q11お
よびQ12はすべて並列に接続されるので、P7に与える抵
抗は低い。この抵抗はQ9、Q10、Q11およびQ12と並列のJ
FETをもっと加えることによってさらに下げられ得る。
電力オフ回路63はダブレットが結合回路61によって電流
モードデータバス31に与えられていないとき送信カップ
ラートランス47をロードしない。なぜなら、ダブレット
の一方の振れの間、Q9およびQ10またはQ11およびQ12の
いずれかが導通せずに他の２つが導通するが、ダブレッ
トのその反対極性の振れの間はその逆となる。非導通の
対は電流がP7を介して流れないようにし、こうして電力
オフ短絡回路63により負荷がかかるのを妨げる。
第11図は第７図に例示され従信カップラー39内で用いら
れるのに適した受信増幅器51の概略図である。第11図に
例示される受信増幅器はQ13で示されるデプリーション
型JFETと、Q14、Q15、Q16およびQ17で示される４個のPN
Pトランジスタと、Q18とQ19で示される２個のNPNトラン
ジスタと、DD1,DD2,DD3およびDD4で示される４個のダイ
オードと、ZD2で示されるツェナーダイオードと、C6、C
7およびC8で示される３個のコンデンサと、R7、R8、R
9、R10およびR11で示される５個の抵抗器とを含む。
受信カップラートランス49の一次巻線は電流モードデ
ータバス31によって形成される。受信カップラートラン
ス49はS7およびS8で示される２個の二次巻線を有する。
S7およびS8は直列に接続されS7およびS8の接続点はR11
を介して接地に接続される。S7の他方の端部はQ13のソ
ース端子とQ14のエミッタに接続される。S8の他方端部
はQ13のドレイン端子とQ16のエミッタに接続される。Q1
4のコレクタはQ18のベースとDD1の陽極に接続される。D
D1の陰極はDD2の陽極に接続される。DD2の陰極はQ15の
ベースとR7の一方の端部に接続される。R7の他方端部は
C6と直列のR8を介してQ15およびQ18のエミッタに接続さ
れ、そしてC8を介して接地に接続される。Q18のコレク
タは接地に接続される。Q15のコレクタはスタブ53のワ
イヤの一方に接続されC6とR8の接続点は他方のワイヤに
接続される。C6とR8の接続点に接続されるワイヤはRSA
で示される信号を搬送しかつQ15のコレクタに接続され
るワイヤはRSBと示される信号を搬送する。
Q16のコレクタはQ19のベースとDD3の陽極に接続され
る。DD3の陰極はDD4の陽極に接続されかつDD4の陰極はQ
17のベースとR9の一方端部に接続される。R9の他方端部
はC7と直列のR10を介してQ17およびQ19のエミッタに接
続されかつC8を介して接地に接続される。Q19のコレク
タは接地に接続される。Q17のコレクタはC6とR8の接続
点と同様のスタブ53のワイヤ、すなわちRSA信号を搬送
するワイヤに接続される。R10とC7の接続点はQ15のコレ
クタと同じスタブ53のワイヤ、すなわちRSB信号を搬送
するワイヤに接続される。R7、R8、R9、R10およびC8と
の接続点はまたR12を介してQ14およびQ16のベースに接
続される。Q14およびQ16のベースはまたZD2の陽極に接
続される。ZD2の陰極は接地に接続される。
受信カップラートランス49の二次巻線の間の巻数比は
比較的高く、たとえば20:1である。その結果、受信カッ
プラートランスによって電流モードデータバス31から抽
出された信号電力の量は比較的少ない。受信カップラー
トランスの二次巻線S7およびS8に流れる少量の信号電流
は低い入力インピーダンスの、Q14およびQ16によって形
成される接地されたベーストランジスタ増幅器およびそ
れに関連したバイアス構成要素によって増幅される。ZD
3にかかる逆電圧降下はQ14およびQ16のベース上にバイ
アス電圧を制御する。その結果、Q14およびQ16の合計の
（静止した）コレクタ電流はS7およびS8を通るダブレッ
ト電流を追跡するコレクタ電圧の変化とともには変化し
ない。
R7およびR9と組合わされたQ14およびQ16は小さな電流
の変化を比較的高い電圧の変化に変換する。この点で、
この発明の一実施例においてQ14およびQ16の入力インピ
ーダンス値は30オームでありR7およびR8の抵抗値は600
オームであった。DD1およびDD2ならびにDD3およびDD4は
Q18およびQ15ならびにQ19およびQ17ならびにそれらに関
連したバイアス要素によって形成されるエミッタフォロ
ワドライバで不感帯を克服する。この点で、DD1およびD
D2ならびにDD3およびDD4の順電圧降下はそれぞれQ18お
よびQ15とQ19およびQ17およびQ17のベース・エミッタ間
電圧降下に等しいように選択されるべきである。増幅電
力は第12図に例示され以下に説明されるスタブレシーバ
55によって受信スタブ53を介して提供される。通常最後
にQ13がオフである。電力が失われるとQ1はオンになりS
7およびS8が短絡する。その結果、電力が失われると受
信カップラーによって電流モードデータバス31に与えら
れる負荷は最小になる。
第12図は第７図で例示されかつ上で説明された受信カ
ップラー39内で使用するのに適したスタブレシーバ55の
概略図である。第12図に示されるスタブレシーバ55はQ2
0とQ21で示される２個のNPNトランジスタと、Q22で示さ
れるPNPトランジスタと、DD5、DD6およびDD7で示される
３個のダイオードと、ZD3で示されるツェナーダイオー
ドと、C9、C10、C11、C12およびC13で示される５個のコ
ンデンサと、R13ないしR24で示される12個の抵抗器と、
OA1およびOA2で示される比較器増幅器と、スタブレシー
バ論理71とを含む。スタブレシーバ論理は第13図に例示
されかつ以下で説明される。
RSA信号を搬送するスタブ53のワイヤはQ20のコレクタ
と、C9を介してOA1の反転入力と、C11を介してOA2の非
反転入力に接続される。RSB信号を搬送するスタブ53の
ワイヤはQ21のコレクタと、C10を介してPA1の非反転入
力と、OA2の反転入力とに接続される。Q20およびQ21の
エミッタはともに接続されR14を介して−V3で示される
負の電圧源に接続される。Q20およびQ21のベースはとも
に接続されてQ22のコレクタと、R15を介してQ20およびQ
21のエミッタとに接続される。Q22のベースはR13を介し
て−V3とDD5の陰極に接続される。DD5の陽極はZD3の陽
極に接続されかつZD3の陰極は接地に接続される。R16お
よびR17はスタブ53のワイヤにかかって直列に接続され
る。R16およびR17の接続点はQ22のエミッタに接続され
る。
R18、R19、R20およびR22はその順で＋V3で示される正
の電圧源と−V3との間に接続される。＋V3の大きさは−
V3の大きさと等しい。R18とR19との接続点はOA1の反転
入力に接続される。R20とR22との接続点はOA2の非反転
入力に接続される。R19とR20との接続点はR22を介してO
A1の非反転入力とOA2の反転入力に接続される。OA1の出
力はスタブレシーバ論理71の一方入力に接続されかつR2
3と直列のC12を介して−V3に接続される。C12とR23の接
続点はOA1のラッチ入力に接続される。OA1のラッチ入力
はまたDD6の陰極に接続される。DD6の陽極は接地に接続
される。OA2の出力はスタブレシーバ論理71の第２の入
力に接続される。OA2の出力はR24と直列のC13を介して
−V3に接続される。C13とR24との接続点はOA2のラッチ
入力に接続される。OA2のラッチ入力はまたDD7の陰極に
接続される。DD7の陽極は接地に接続される。
R16とR17は等しい値を有しかつそれらの組合わせされ
た値はスタブ53の特性抵抗に等しい。受信増幅器に電力
を与える電圧（第11図）はR14とQ20とQ21とを介して−V
3だけ与えられる。この電圧の大きさはZD3およびQ22に
よって制御される。Q20とQ21とR14はまた故障感知回路
を形成する。すなわち、これらの構成要素は受信スタブ
53のワイヤを介して受信増幅器によって引出された電流
の増加を感知する。（ラインドライバ45と、送信カップ
ラートランス47と、受信カップラートランス49と、受信
増幅器51とに関連した故障感知回路はC8と並列の負荷抵
抗器を切換えて受信電流への電流の増加を作り出して故
障の存在を示すために用いられ得る。）受信カップラー
39によって再生されているデータが誤っている可能性が
あることや受信カップラー39の遮断を導くことを示すた
めに検出器を作動させるために用いられ得るR14にかか
る電圧降下の増加が電流の流出によって引き起こされ
る。
ダブレットがない場合、RSAとRSB信号ワイヤ電圧との
間の差は零である。この零の差の結果およびR18、R19、
R20およびR21によって形成されるバイアス回路網がOA1
およびOA2の入力で信号しきい値電圧VTHを発生すること
により、OA1およびOA2の出力はローである。ダブレット
が発生する時、RSAおよびRSB差動信号パルスは、もしC
9、C10およびC11によってOA1およびOA2の入力に結合さ
れるような差動信号増幅器が信号しきい値VTHを超える
ならOA1およびOA2によって検出される。すなわち、OA1
はこれから先RSAパルスと呼ばれるRSB−RSA＞VTHパルス
を検出しかつOA2はこれから先RSBパルスと呼ばれるRSA
−RSB＞VTHパルスを検出する。出力パルスはOA1およびO
A2のラッチ入力によって引き延ばされる。
本質的に、ラッチ入力はOA1およびOA2の出力がRSAお
よびRSBダブレットで作られたパルスが終った後、予め
定められた期間ハイの状態のままでいることを引き起こ
す。ラッチング時定数はそれぞれOA1の出力回路構成要
素C12、R23およびDD6と、OA2の出力回路構成要素C13、R
24およびDD7の値によって決定される。その時間は引き
延ばされたパルス間に重なりを持たせるように選択され
る。こうしても、もしRSAパルスがRSBパルスより先に発
生するなら、OA1の出力はOA2の出力がハイにシフトする
までハイのままであり、そしてもしRSBパルスがRSAパル
スより先に発生するならその逆となる。
もちろん信号比較器はRSAまたはRSBパルスを検出する
ために用いられ得る一方で、複式（dual）比較器、すな
わちOA1およびOA2が使用されると、ダブレットが検出さ
れた後に出力が最も可能な早い時間で発生される。こう
して、ダブレットの第１のパルスの極性に関係なくOA1
またはOA2の一方の出力はダブレットの最初のパルスが
発生するとすぐに状態を切換えるであろう。
上で述べられたように、OA1およびOA2のラッチ入力は
OA1およびOA2の出力の期間を延ばす。その拡大の目的は
OA1およびOA2の出力がスタブレシーバ論理を作動させる
ことをさらに確実にするためである。この点で、上で述
べられたように、ダブレットの第１および第２のパルス
はほぼクロック期間の幅に等しい。ダブレットによって
作られたRSAおよびRSBパルスがクロック期間より短いこ
とがあり得るので、RSAまたはRSBパルスの長さにのみ等
しいOA1およびOA2の出力の状態の切換えはスタブレシー
バ論理によって検出されないかもしれない。OA1およびO
A2のラッチ入力を利用して方形波の期間を引き延ばすこ
とによってこの可能性を防ぐ。OA1およびOA2を形成する
ために、この発明の一実施例において使用される比較器
増幅器はカリフォルニア州95035のミルピタのマッカー
シィブルーバード1630番のリニア・テクロノジー（Line
ar Technology）によって生産されるLT1016の比較器増
幅器である。
第13図は第12図で例示されたスタブレシーバ55におい
て用いられるのに適切なスタブレシーバ論理71のブロッ
ク図である。第13図に例示されるスタブレシーバ論理
は、G15、G16、G17およびG18で示される４個の３入力AN
Dゲートと、G19ないしG28で示される10個の２入力ANDゲ
ートと、G29およびG30で示される２個の２入力ORゲート
と、G31およびG32で示される２個の４入力ORゲートと、
FF6、FF7、FF8、FF9およびF10で示される５個のフリッ
プフロップと、DT1で示される２段階２進カウンタとを
含む。上で記述された論理回路のように、第13図に例示
される論理回路も従来の否定記号論を利用する。この点
で、G15、G16およびG18は各々２個の否定入力を有す
る。G17、G23、G24およびG27はそれぞれ１つの否定入力
を有する。
OA1の出力（第12図）はG15の第１の入力と、G19の第
１の入力と、G20の第１の入力とに与えられる。OA2の出
力はG16の第１の入力と、G21の第１の入力と、G22の第
１の入力とに与えられる。G15およびG16の出力はそれぞ
れG29の入力に接続される。G29の出力はFF6のＤ入力に
接続される。FF6のＱ出力はG15の否定入力と、G16の否
定入力と、G19の第２の入力と、G21の第２の入力とに与
えられる。G19、G20、G21およびG22の出力はそれぞれG3
1の入力に与えられる。G31の出力はFF7のＤ入力に与え
られる。FF7のＱ出力はG15の第２の否定入力と、G16の
第２の否定入力と、G20の第２の入力と、G22の第２の入
力とに与えられる。
FF6のＱ出力はまたはG23の第１の入力と、G24の否定
入力と、G17の否定入力と、G18の否定入力と、G25の第
１の入力と、GT1のクリア入力とに与えられる。G23およ
びG24の出力は各々G30の入力に接続される。G30の出力
はFF8のＤ入力に接続される。FF8のＱ出力（RXI）はG23
の否定入力と、G24の第２の入力と、G17の入力と、G25
の第１の入力と、G26の第１の入力とに与えられる。G1
7、G18、G25およびG26の出力はそれぞれG32の入力に接
続される。G32の出力はFF7のＤ入力に接続される。FF7
のＱ出力（RXN）はG17の第２の入力とG18の入力とに与
えられる。
データビット速度の２倍に等しいパルス速度を有しか
つ受取られたデータの流れに対して固定した位相関係を
有しているRXCKで示される一連のデータクロック信号は
FF10のＤ入力とG27の第１の入力とに与えられる。FF10
のＱ出力はG27の否定入力に与えられる。G27の出力はCT
1のデータ（Ｄ）入力とG28の第１の入力とに与えられ
る。CT1の桁上げ（CO）出力はG28の入力に与えられる。
G28の出力はG18の第２の否定入力とG26の第２の入力と
に与えられる。
第13図の上部左手の角に例示されるスタブレシーバ論
理は各ダブレットでクロック領域にストローブパルスを
作り出す。このパルスはFF6の出力で発生する。本質的
に、この論理は２チャネル論理であり、これはOA1およ
びOA2のうち、ダブレットによって作られたRSAおよびRS
Bパルスに応答して先にローからハイに出力状態を切換
える方に応答する。もしOA1が最初に切換わるなら、ロ
ー状態からハイ状態へのG15の出力の結果として生じる
シフトはFF6へとクロック動作されてストローブパルス
を作り出す。もしOA2が最初に切換わると、ロー状態か
らハイ状態へのG16の出力における結果として生じるシ
フトはFF6にクロック動作されてストローブパルスを発
生する。１つのダブレットに対して多数のストローブパ
ルスを作ることは、G15によって作られたストローブパ
ルスの場合、G19とG20とFF7とによって、G16によって作
られたストローブパルスの場合はG21とG22とFF7とによ
って妨げられる。すなわち、もし関連のOA1またはOA2の
出力がG19、G20、G21またはG22の１つを介してハイのま
まであるなら、FF6の出力がローからハイにシフトした
後発生するクロックパルスはFF6のハイの出力をFF7へと
クロック動作させる。その結果、FF7はストローブパル
スが終わった後クロックパルス期間の間G15とG16を不能
化する。
第13図の右側に置かれたスタブレシーバ論理の部分、
すなわち、FF8およびFF9そしてそれに関連したゲート
（G23、G24、G23、G17、G18、G25、G26およびG32）はス
トローブパルスを作り出したダブレットをもともと作り
出したマンチェスター２相データ信号と同じマンチェス
ター２相データ信号を作る。この点で、FF8は各ストロ
ーブパルスでトグル動作する。FF9はFF8に従いかつFF8
の出力の補数を発生する。
FF10とG27とCT1とG28とによって形成される回路は特
別カウンタ回路であって、これはストローブパルスがな
い場合にRXIおよびRXNの出力を強制的にバス静穏状態に
する。すなわち、RXCKは予め定められた期間を有するタ
イミング信号である。上で述べられたように、その期間
は８個のクロックパルスと等しくかつ受取られたビット
の流れと固定した位相関係を有してもよい。RSCKはFF10
によってG27と組合わせて再びクロック動作されて差動
される。RXCKは方形波であるが、G27の出力はRXCKの立
上がり時に発生するパルスである。２段階２進カウンタ
CT1は３個のパルスがG27の出力で発生した後にその桁上
げ（CO）出力状態を切換える。本質的に、G28はその出
力がローの状態からハイの状態にシフトする前に第４の
パルスの発生を要求する。G28の出力がハイの状態に切
換わると、これは単に、いかなるストローブパルスもCT
1をクリアしなかった場合に発生するであろうが、FF9の
出力RXNはFF8の出力と同じ状態にセットされる。第14図
で例示されているように、この状態はRXIおよびRXN信号
の終りに発生するバス静穏状態である。
要約すると、例示されかつ説明されたこの発明の実施
例は効率的でかつ非常に信頼性の高い態様で電流モード
データバスにわたってデータを送信するデータ通信シス
テムを提供する。データバスに取付けられた送信カップ
ラーは比較的高電圧で高い周波数の出力信号を発生す
る。高電圧によってこの発明は比較的長いデータバス、
特に大きな業務用航空機において用いられるのに適した
データバスとともに使用されることができる。ダブレッ
トコード化信号の周波数は比較的高いので、送信および
受信カップラーのトランスの面積および大きさは比較的
小さくされ得る。こうして、そのようなトランスの重量
は最小限にされ得る。さらに、トランスとともに作用す
る回路は送信および受信カップラーによって作り出され
る負荷を最小限にする。送信カップラーの負荷はダブレ
ットが送信されないときバスによって「見られる」抵抗
を最小限にすることによって最小にされる。この特徴は
受信カップラーがデータダブレットを受信する一方で関
係のある送信機が送信していることを可能にするといっ
たさらなる利点を有する。この「聞く一方で話す」特徴
によって利用デバイスはデータ通信システムが初期に付
勢されたときに発生し得る送信の衝突を認識しかつそれ
に対して作用することができる。受信カップラーによっ
て生み出される負荷は反射直列抵抗を最小にすることに
よって最小限にされる。さらに、受信および送信カップ
ラーの両方は停電にそなえてそれらのそれぞれのトラン
スを巻線を短くして、もし停電が起こってもバスに負荷
がかかるのを避けるように設計されている。
この発明の好ましい実施例が例示されかつ説明される
一方で、この発明の精神および範囲から逸脱することな
しにその中で種々の変化がなされることが認められるで
あろう。たとえば、好ましいデータバスは電流モードデ
ータバスであるが、データバスは電圧モードデータバス
や光学モードデータバスといった電磁データバスのよう
な他の型のものでも可能であるということが理解される
べきである。電流モードデータバスのデータ通信システ
ムと同様、この発明を組入れる電圧モードデータバス通
信システムにおいてダブレット信号は低周波数の成分を
含まないので端子をデータバスに結合させるために小さ
いトランスを用いることができる。そのトランスの大き
さの利点は光学モードデータバスのデータ通信システム
ではトランスの結合が利用されないため得られないが、
他の利点は得られる。たとえば、強いパルスを発生する
ためにそのようなシステム内で用いられる発光デバイス
に与えられるエネルギの量はマーク−スペース信号を発
生するために必要なエネルギの量よりも少ない。その結
果、エネルギ変換およびそのために発光デバイスによっ
て発生される熱は非常に減じられる。エネルギ変換およ
び熱の発生が減じられるので、発光デバイスの寿命が増
加する。さらに、マークからスペースへの信号の切換え
と一致してパルスを発生させることによって、上で要約
された態様でマンチェスター２相データ信号のような補
数の信号を自動的に作り出すためにパルスを利用するこ
とが可能となる。その結果、この発明はここで特定的に
記述されたものと違ったようにも実施され得る。
【図面の簡単な説明】
第１図は１対のより線から形成されるデータバスの絵画
図である。 第２図は１対のより線から形成される電圧モードデータ
バスの絵画図である。 第３図は第２図に例示される電圧モードデータバスの等
価回路である。 第４図は１対のより線から形成される電流モードデータ
バスの絵画図である。 第５図は第４図に例示される電流モードデータバスの等
価回路である。 第６図はこの発明に従って形成されたデータ通信システ
ムのブロック図である。 第７図はこの発明に従って形成されかつ第６図に例示さ
れたデータ通信システムにおいて用いられるのに適した
送信および受信カップラーのブロック図である。 第８図は第７図に例示された送信カップラーにおいて使
用するのに適したスタブドライバの部分的ブロック図か
つ部分的概略図である。 第９図は第８図に例示されるスタブドライバにおいて使
用されるのが適切なスタブドライバ論理のブロック図で
ある。 第10図は第７図に例示される送信カップラーにおいて使
用するのに適したラインドライバの概略図である。 第11図は第７図に例示された受信カップラーにおいて使
用するのが適切な受信増幅器の概略図である。 第12図は第７図に例示された受信カップラーにおいて使
用するのが適切なスタブレシーバの部分的な概略図であ
りかつブロック図である。 第13図は第12図に例示されるスタブレシーバにおいて用
いられるのに適したスタブレシーバ論理のブロック図で
ある。 第14図は第８図ないし第13図に例示された送信および受
信カップラー回路での種々の点での信号の形を例示する
一連の波形図である。 図において、31はデータバス、33は利用デバイス、35は
カップラー、37は送信カップラー、39は受信カップラ
ー、41はスタブドライバ、43は送信スタブ、45はライン
ドライバ、47は送信カップラートランス、49は受信カッ
プラートランス、51は受信増幅器、53は受信スタブ、55
はスタブレシーバ、61は結合回路、63は電力オフ回路、
71はスタブレシーバ論理である。
フロントページの続き (56)参考文献 特開 昭59−112745（ＪＰ，Ａ) 特開 昭57−132459（ＪＰ，Ａ) 特開 昭52−115610（ＪＰ，Ａ) 特開 昭57−113638（ＪＰ，Ａ) 特開 昭58−9457（ＪＰ，Ａ) 特開 昭59−101949（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 25/00 - 25/66 H04L 12/40

Claims (29)

    (57)【特許請求の範囲】
  1. 【請求項１】データバスと、 矩形で２進データ信号を発生するソースデバイスを前記
    データバスに結合するための少なくとも１つの送信カッ
    プラーとを含み、前記少なくとも１つの送信カップラー
    は前記矩形の形式のデータ信号をダブレット形式に変換
    し、前記矩形形式のデータ信号の各推移と一致してダブ
    レットが前記矩形形式のデータ信号の各推移で発生さ
    れ、かつ前記ダブレットを前記データバスに与え、発生
    されるダブレットの数は全部で前記矩形形式データ信号
    の推移の数と等しく、さらに、 矩形形式の２進データ信号に応答する利用デバイスを前
    記データバスに結合するための少なくとも１つの受信カ
    ップラーを含み、前記少なくとも１つの受信カップラー
    は前記少なくとも１つの送信カップラーによって前記デ
    ータバスに与えられた前記ダブレットを受信し、かつ各
    ダブレットのための前記矩形形式データ信号の推移をつ
    くり出すことによって、前記ダブレットを、少なくとも
    １つの送信カップラーによってダブレット形式に変換さ
    れた矩形形式のデータ信号と同じ矩形形式のデータ信号
    に変換する、２進データ通信システム。
  2. 【請求項２】前記データバスが電線データバスである、
    請求項１に記載の２進データ通信システム。
  3. 【請求項３】前記少なくとも１つの送信カップラーによ
    って前記電線データバスに結合される前記ソースデバイ
    スによって発生される前記矩形形式のデータ信号はマン
    チュスター２相形式である、請求項２に記載の２進デー
    タ通信システム。
  4. 【請求項４】前記送信カップラーは、 前記をマンチェスター２相データ信号の各推移と一致し
    て前記マンチェスター２相データ信号の各推移ごとに発
    生されるようなダブレットに、前記マンチェスター２相
    データ信号を矩形形式から変換するためのスタブドライ
    バと、 前記スタブドライバに接続され、前記スタブドライバに
    よって発生されるダブレットを増幅するためのラインド
    ライバと、さらに、 前記電線データバスに前記ラインドライバを結合するた
    めの送信カップラートランスとを含み、前記送信カップ
    ラートランスは、前記ラインドライバによって発生され
    る前記増幅されたダブレットを受信するように前記ライ
    ンドライバに接続される入力巻線を含む、請求項３に記
    載の２進データ通信システム。
  5. 【請求項５】前記スタブドライバは、 前記少なくとも１つの送信カップラーによって前記電線
    データバスに結合される前記ソースデバイスに接続さ
    れ、前記ソースデバイスによって発生されるマンチェス
    ター２相データ信号の各推移ごとに１対の並列にされた
    パルスを発生するためのスタブドライバ論理回路と、 前記対のパルスのうち１つを反転し、前記対のパルスを
    組合せて各対のパルスからダブレットをつくり出すため
    のスイッチング回路網とを含む、請求項４に記載の２進
    データ通信システム。
  6. 【請求項６】前記データバスは、電流モードバスであ
    り、 前記ラインドライバは、ダブレットが前記ラインドライ
    バによって前記電線データバスに与えられていないと
    き、前記ラインドライバに接続される前記送信カップラ
    ートランスの入力巻線を短絡するための短絡手段を含
    む、請求項５に記載の２進データ通信システム。
  7. 【請求項７】前記ラインドライバは、前記ダブレットを
    増幅するために前記ラインドライバに与えられる電力が
    停止した場合、前記送信カップラートランスを短絡する
    ための短絡回路をさらに含む、請求項６に記載の２進デ
    ータ通信システム。
  8. 【請求項８】前記少なくとも１つの受信カップラーは、 前記電線データバスを受信増幅器に結合するための受信
    カップラートランスを含み、前記受信カップラートラン
    スは前記電線データバスによって搬送されるダブレット
    が形成される出力巻線を含み、さらに、 前記受信カップラートランスの前記出力巻線に接続さ
    れ、前記ダブレットを受信しかつ増幅するための受信増
    幅器と、 前記受信増幅器に接続され、前記受信増幅器によって受
    信されかつ増幅されるダブレットをマンチェスター２相
    データ信号に変換するためのスタブレシーバとを含む、
    請求項５に記載の２進データ通信システム。
  9. 【請求項９】前記データバスは、電流モードバスであ
    り、 前記受信増幅器は入力段を有し、かつ前記入力段の入力
    インピーダンスは低い、請求項８に記載の２進データ通
    信システム。
  10. 【請求項１０】前記受信増幅器は、前記ダブレットを増
    幅するための前記受信増幅器に与えられる電力が失われ
    た場合、前記受信カップラートランスの出力巻線を短絡
    するための手段を含む、請求項９に記載の２進データ通
    信システム。
  11. 【請求項１１】前記電線データバスは電流モードデータ
    バスである、請求項２に記載の２進データ通信システ
    ム。
  12. 【請求項１２】前記少なくとも１つの送信カップラーに
    よって前記電流モードデータバスに結合される前記ソー
    スデバイスによって発生される前記矩形形式のデータ信
    号は、マンチェスター２相形式である、請求項11に記載
    の２進データ通信システム。
  13. 【請求項１３】前記送信カップラーは、 前記マンチェスター２相データ信号の各推移と一致して
    前記マンチェスター２相データ信号の各推移ごとに発生
    されるようなダブレットに、前記マンチェスター２相デ
    ータ信号を矩形形式から変換するためのスタブドライバ
    と、 前記スタブドライバに接続され、前記スタブドライバに
    よって発生されるダブレットを増幅するためのラインド
    ライバと、さらに、 前記電流モードデータバスに前記ラインドライバを結合
    するための送信カップラートランスとを含み、前記送信
    カップラートランスは、前記ラインドライバによって発
    生される前記増幅されたダブレットを受信するよう前記
    ラインドライバに接続される入力巻線を含む、請求項12
    に記載の２進データ通信システム。
  14. 【請求項１４】前記スタブドライバは、 前記少なくとも１つの送信カップラーによって前記電流
    モードデータバスに結合される前記ソースデバイスに接
    続され、前記ソースデバイスによって発生されるマンチ
    ェスター２相データ信号の各推移ごとに１対の並列にさ
    れたパルスを発生するためのスタブドライバ論理回路
    と、 前記対のパルスのうちの１つを反転し、前記対のパルス
    を組合せて各対のパルスからダブレットをつくり出すた
    めのスイッチング回路網とを含む、請求項13に記載の２
    進データ通信システム。
  15. 【請求項１５】前記ラインドライバは、ダブレットが前
    記ラインドライバによって前記電流モードデータバスに
    与えられていないとき、前記ラインドライバに接続され
    る前記送信カップラートランスの入力巻線を短絡するた
    めの短絡手段を含む、請求項14に記載の２進データ通信
    システム。
  16. 【請求項１６】前記ラインドライバは、前記ダブレット
    を増幅するために前記ラインドライバに与えられる電流
    が停止した場合、前記送信カップラートランスを短絡す
    るための短絡回路をさらに含む、請求項15に記載の２進
    データ通信システム。
  17. 【請求項１７】前記少なくとも１つの受信カップラー
    は、 前記電流モードデータバスを受信増幅器に結合するため
    の受信カップラートランスを含み、前記受信カップラー
    トランスは、前記電流モードデータバスによって搬送さ
    れるダブレットが形成される出力巻線を含み、さらに、 前記受信カップラートランスの前記出力巻線に接続さ
    れ、前記ダブレットを受信しかつ増幅するための受信増
    幅器と、さらに、 前記受信増幅器に接続され、前記受信増幅器によって受
    信されかつ増幅されるダブレットをマンチェスター２相
    データ信号に変換するためのスタブレシーバとを含む、
    請求項14に記載の２進データ通信システム。
  18. 【請求項１８】前記受信増幅器は入力段を有しかつ前記
    入力段の入力インピーダンスは低い、請求項17に記載の
    ２進データ通信システム。
  19. 【請求項１９】前記受信増幅器は、前記ダブレットを増
    幅するための前記受信増幅器に与えられる電力が失われ
    た場合、前記受信カップラートランスの出力巻線を短絡
    するための手段を含む、請求項19に記載の２進データ通
    信システム。
  20. 【請求項２０】データバス上に矩形形式で発生されかつ
    用いられる２進データを送信する方法であって、前記方
    法は、 ２進データ信号を、矩形形式から、前記矩形形式の各推
    移と一致して前記矩形形式の各推移ごとにつくり出され
    るようなダブレット形式に変換するステップを含み、発
    生されるダブレットの数は全部で前記矩形形式データ信
    号の推移の数と等しく、さらに、 前記２進データ信号の前記ダブレット形式を前記データ
    バス上の第１の位置でデータバスに与えるステップと、 前記第１の位置と間隔を隔てた前記データバス上の第２
    の位置で前記ダブレット形式の前記２進データ信号を受
    取るステップと、さらに、 前記受信されたダブレット形式の前記２進データを、そ
    の推移が各受信されたダブレットごとに発生するような
    矩形形式に変換するステップとを含む、方法。
  21. 【請求項２１】前記ダブレットは、同じ極性の並列にさ
    れたパルスを発生し、そのうちの１つを反転し、その反
    転パルスを非反転パルスと組合せることによってつくり
    出される、請求項20に記載の２進データを送信する方
    法。
  22. 【請求項２２】前記パルス反転および組合せのステップ
    が同時に発生する、請求項21に記載の２進データを送信
    する方法。
  23. 【請求項２３】電線データバスにソースデバイスを結合
    するための２進データ通信システムのための送信カップ
    ラーであって、前記送信カップラーは、 ソースデバイスからマーク−スペースデータ信号を受取
    りかつ前記マーク−スペースデータ信号を前記マーク−
    スペース２進データ信号の各推移と一致して前記マーク
    −スペースデータ信号の各推移ごとに発生されるような
    ダブレットに変換するためのスタブドライバを含み、発
    生されるダブレットの数は全部で前記矩形形式データ信
    号の推移の数と等しく、さらに、 前記スタブドライバに接続され、前記スタブドライバに
    よって発生される前記ダブレットを増幅するためのライ
    ンドライバと、さらに、 前記ラインドライバに接続され、前記ラインドライバを
    電線データバスに結合するための送信カップラートラン
    スとを含み、前記送信カップラートランスは、前記ライ
    ンドライバによって発生された前記増幅されたダブレッ
    トを受信するよう前記ラインドライバに接続される入力
    巻線を含む、送信カップラー。
  24. 【請求項２４】前記スタブドライバは、 前記電線データバスに前記少なくとも１つの送信カップ
    ラーによって結合される前記ソースデバイスに接続さ
    れ、前記ソースデバイスによって発生されるマーク−ス
    ペース２進データ信号の各推移ごとに１対の並列にされ
    たパルスを発生するためのスタブドライバ論理回路と、 前記対のパルスのうちの１つを反転し、前記パルスの対
    を組合せて各対のパルスのためのダブレットをつくり出
    すためのスイッチング回路網とを含む、請求項23に記載
    の送信カップラー。
  25. 【請求項２５】前記データバスは、電流モードバスであ
    り、 前記ドライバは、ダブレットが前記ラインドライバによ
    って前記電線データバスに与えられていないとき、前記
    ラインドライバに接続される前記送信カップラートラン
    スの入力巻線を短絡するための短絡手段を含む、請求項
    24に記載の２進送信カップラー。
  26. 【請求項２６】前記ラインドライバは前記ダブレットを
    増幅するために前記ラインドライバに与えられる電力が
    停止した場合、前記送信カップラートランスを短絡する
    ための短絡回路をさらに含む、請求項25に記載の送信カ
    ップラー。
  27. 【請求項２７】２進データをダブレット形式で搬送する
    電線データバスを含む、２進データ通信システムのため
    の受信カップラーであって、前記受信カップラーは、 電線データバスを受信増幅器に結合するための受信カッ
    プラートランスを含み、前記受信カップラートランス
    は、前記電線データバスによって搬送されるダブレット
    が形成される出力巻線を含み、さらに、 前記受信カップラートランスの前記出力巻線に接続さ
    れ、前記ダブレットを受信しかつ増幅するための受信増
    幅器と、さらに、 前記受信増幅器に接続され、前記受信増幅器によって受
    信され増幅されたダブレットを受信しかつ前記ダブレッ
    トをマーク−スペース２進データ信号に変換し、そのた
    め前記マーク−スペース２進データ信号の推移が前記受
    信増幅器から受信された各ダブレットごとに発生する、
    スタブレシーバとを含む、受信カップラー。
  28. 【請求項２８】前記データバスは、電流モードバスであ
    り、 前記受信増幅器は入力段を有しかつ前記入力段の入力イ
    ンピーダンスは低い、請求項27に記載の受信カップラ
    ー。
  29. 【請求項２９】前記受信増幅器は、前記ダブレットパル
    スを増幅するための前記受信増幅器に与えられる電力が
    失われた場合、前記受信カップラートランスの出力巻線
    を短絡するための手段を含む、請求項28に記載の受信カ
    ップラー。
JP63059214A 1987-03-12 1988-03-12 ２進データ通信システム Expired - Lifetime JP2881307B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US025,131 1987-03-12
US07/025,131 US4825450A (en) 1987-03-12 1987-03-12 Binary data communication system

Publications (2)

Publication Number Publication Date
JPS6432554A JPS6432554A (en) 1989-02-02
JP2881307B2 true JP2881307B2 (ja) 1999-04-12

Family

ID=21824223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63059214A Expired - Lifetime JP2881307B2 (ja) 1987-03-12 1988-03-12 ２進データ通信システム

Country Status (5)

Country Link
US (1) US4825450A (ja)
EP (1) EP0282102B1 (ja)
JP (1) JP2881307B2 (ja)
CA (1) CA1301933C (ja)
DE (1) DE3851970T2 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3722415A1 (de) * 1987-07-07 1989-01-19 Bosch Gmbh Robert Einrichtung zur potentialfreien uebertragung von informationen
US5081648A (en) * 1990-03-12 1992-01-14 The Boeing Company Current mode data bus digital communications system
US5303265A (en) * 1990-06-29 1994-04-12 Digital Equipment Corporation Frequency independent encoding technique and apparatus for digital communications
US5577070A (en) * 1992-04-16 1996-11-19 Hobart Brothers Company Apparatus for generating high power, low energy pulses across the terminals of a large capacity, low impedance battery
US5635894A (en) * 1993-12-23 1997-06-03 The Boeing Company Hi reliability fault tolerant terminating resistor
FR2732533B1 (fr) 1995-04-03 1997-04-30 Framatome Connectors France Architecture de bus de communication du type a couplage magnetique, notamment pour des applications aeroportees
US5748902A (en) * 1996-07-19 1998-05-05 Compaq Computer Corporation Polarity switched data bus for reduced electromagnetic interference
US6005895A (en) 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
FR2763453A1 (fr) * 1997-05-14 1998-11-20 Radiall Sa Dispositif coupleur pour bus a couplage magnetique
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US6873065B2 (en) * 1997-10-23 2005-03-29 Analog Devices, Inc. Non-optical signal isolator
US6314481B1 (en) * 1999-01-19 2001-11-06 Phoenix Logistics, Inc. Resistance integrated coupler between databus and terminal device having databus windings with high resistance wire with resistance being 1.5 times databus cable nominal characteristic impedance
US6697420B1 (en) * 1999-05-25 2004-02-24 Intel Corporation Symbol-based signaling for an electromagnetically-coupled bus system
US7124221B1 (en) * 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6396329B1 (en) * 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US7161513B2 (en) * 1999-10-19 2007-01-09 Rambus Inc. Apparatus and method for improving resolution of a current mode driver
US6262600B1 (en) * 2000-02-14 2001-07-17 Analog Devices, Inc. Isolator for transmitting logic signals across an isolation barrier
US7088198B2 (en) * 2002-06-05 2006-08-08 Intel Corporation Controlling coupling strength in electromagnetic bus coupling
US7362800B1 (en) 2002-07-12 2008-04-22 Rambus Inc. Auto-configured equalizer
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
DE10243197B4 (de) 2002-09-18 2011-05-05 Infineon Technologies Ag Digitales Signalübertragungsverfahren
US6887095B2 (en) * 2002-12-30 2005-05-03 Intel Corporation Electromagnetic coupler registration and mating
US7075329B2 (en) * 2003-04-30 2006-07-11 Analog Devices, Inc. Signal isolators using micro-transformers
EP1596219A1 (en) * 2004-05-13 2005-11-16 Mitsubishi Electric Information Technology Centre Europe B.V. Signal processing circuit for time delay determination
US7302247B2 (en) * 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US8198951B2 (en) * 2004-06-03 2012-06-12 Silicon Laboratories Inc. Capacitive isolation circuitry
US8441325B2 (en) * 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
US7902627B2 (en) * 2004-06-03 2011-03-08 Silicon Laboratories Inc. Capacitive isolation circuitry with improved common mode detector
US7460604B2 (en) 2004-06-03 2008-12-02 Silicon Laboratories Inc. RF isolator for isolating voltage sensing and gate drivers
US8049573B2 (en) * 2004-06-03 2011-11-01 Silicon Laboratories Inc. Bidirectional multiplexed RF isolator
US8169108B2 (en) 2004-06-03 2012-05-01 Silicon Laboratories Inc. Capacitive isolator
US7821428B2 (en) * 2004-06-03 2010-10-26 Silicon Laboratories Inc. MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link
US7447492B2 (en) 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
US7737871B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. MCU with integrated voltage isolator to provide a galvanic isolation between input and output
US7738568B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. Multiplexed RF isolator
US7577223B2 (en) * 2004-06-03 2009-08-18 Silicon Laboratories Inc. Multiplexed RF isolator circuit
DE102004032513B4 (de) * 2004-07-06 2013-04-04 Continental Teves Ag & Co. Ohg Schaltungsanordnung zum kontaktlosen Abgreifen von elektrischen Signalen von mindestens einer Signalleitung
JP2007250891A (ja) 2006-03-16 2007-09-27 Fuji Electric Device Technology Co Ltd パワーエレクトロニクス機器
JP4918795B2 (ja) 2006-03-16 2012-04-18 富士電機株式会社 パワーエレクトロニクス機器
US7719305B2 (en) * 2006-07-06 2010-05-18 Analog Devices, Inc. Signal isolator using micro-transformers
ES2370587T3 (es) * 2009-04-14 2011-12-20 Actaris Sas Transmisión bidireccional inalámbrica de señales de datos serie entre un equipo electrónico y un contador de energía.
US8478127B2 (en) * 2010-07-29 2013-07-02 The Boeing Company Burst mode optical media converter with fast analog conversion
US8451032B2 (en) 2010-12-22 2013-05-28 Silicon Laboratories Inc. Capacitive isolator with schmitt trigger
US8860594B2 (en) 2012-05-17 2014-10-14 Brilliant Points, Inc. System and method for digital signaling
US10318158B2 (en) 2012-05-17 2019-06-11 Brilliant Points, Inc. System and method for digital signaling and digital storage
US9293997B2 (en) 2013-03-14 2016-03-22 Analog Devices Global Isolated error amplifier for isolated power supplies
US9438347B2 (en) * 2013-03-15 2016-09-06 Sanmina Corporation Optical media converter with edge-coupled filtering
JP2016527807A (ja) * 2013-07-26 2016-09-08 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 信号の非接触ピックアップ
US10270630B2 (en) 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9660848B2 (en) 2014-09-15 2017-05-23 Analog Devices Global Methods and structures to generate on/off keyed carrier signals for signal isolators
US9998301B2 (en) 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
EP3293889B1 (en) 2016-09-13 2019-02-27 Allegro MicroSystems, LLC Signal isolator having bidirectional diagnostic signal exchange
US11115244B2 (en) 2019-09-17 2021-09-07 Allegro Microsystems, Llc Signal isolator with three state data transmission

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3108265A (en) * 1957-08-14 1963-10-22 Time Inc Magnetic data recording system
US3187260A (en) * 1963-04-19 1965-06-01 Gen Electric Circuit employing capacitor charging and discharging through transmission line providing opposite-polarity pulses for triggering bistable means
US3369181A (en) * 1964-03-18 1968-02-13 Noel B. Braymer System for transmitting digital data via pulse doublets
US3394313A (en) * 1964-09-14 1968-07-23 Navy Usa Symmetrically phase modulated transmission system with multi-lobed modulating signals
US3465101A (en) * 1966-04-18 1969-09-02 Collins Radio Co High speed inter-computer communication using narrow bandwidth twisted pair cable
US3597733A (en) * 1970-02-04 1971-08-03 Honeywell Inc Cable receiver
US3744051A (en) * 1971-08-31 1973-07-03 Computer Transmission Corp Computer interface coding and decoding apparatus
US3798608A (en) * 1972-12-15 1974-03-19 Johnson Service Co Digital signal transmission apparatus
US3956717A (en) * 1974-08-01 1976-05-11 Wideband Services, Inc. Hybrid diplexing filter
US3936602A (en) * 1974-10-23 1976-02-03 Northern Electric Company Limited Full duplex data transmission system using two speeds of diphase signal for simplified sync
JPS52115610A (en) * 1976-03-25 1977-09-28 Toshiba Corp Signal transmission circuit
US4121118A (en) * 1976-07-07 1978-10-17 Ohkura Electric Co., Ltd. Bipolar signal generating apparatus
DE2714803B1 (de) * 1977-04-02 1978-08-03 Standard Elek K Lorenz Ag Gabelschaltung zur Zweidraht-Vollduplexuebertragung von Digitalsignalen
US4121295A (en) * 1977-04-07 1978-10-17 Wittronics, Inc. Integer weighted impulse equivalent coded signal processing apparatus
US4202017A (en) * 1978-05-08 1980-05-06 Sperry Rand Corporation Magnetic recording signal equalization apparatus
JPS555516A (en) * 1978-06-27 1980-01-16 Shiro Okamura Code transmission system
US4264827A (en) * 1978-11-06 1981-04-28 The Boeing Company Current mode data or power bus
US4199663A (en) * 1978-11-06 1980-04-22 The Boeing Company Autonomous terminal data communications system
US4280221A (en) * 1979-05-31 1981-07-21 The Boeing Company Digital data communication system
US4244008A (en) * 1979-07-30 1981-01-06 Siemens Corporation Read back compensation circuit for a magnetic recording device
US4337465A (en) * 1980-09-25 1982-06-29 Burroughs Corporation Line driver circuit for a local area contention network
JPS5947506B2 (ja) * 1981-02-10 1984-11-19 横河電機株式会社 絶縁装置
US4471481A (en) * 1981-02-11 1984-09-11 The Boeing Company Autonomous terminal data communications system
DE3145126A1 (de) * 1981-11-13 1983-07-14 Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg Datenuebertragungsanlage fuer vollduplexuebertragung
GB2111803B (en) * 1981-12-17 1985-08-07 Int Computers Ltd Data processing network
JPS58179034A (ja) * 1982-04-14 1983-10-20 Sharp Corp デ−タ伝送システム
JPS59112745A (ja) * 1982-12-17 1984-06-29 Fujitsu Ltd 非同期２値信号伝送方式
US4596023A (en) * 1983-08-25 1986-06-17 Complexx Systems, Inc. Balanced biphase transmitter using reduced amplitude of longer pulses
GB2147477B (en) * 1983-09-28 1987-07-08 Philips Electronic Associated Data transmitter data receiver and data transmission system
US4555681A (en) * 1984-08-01 1985-11-26 Westinghouse Electric Corp. Improved, low-distortion, broadband directional coupler formed by multiple series transformers
US4627073A (en) * 1984-09-28 1986-12-02 Myriad Concepts, Inc. Binary data transmission method
US4615039A (en) * 1984-10-01 1986-09-30 National Semiconductor Corporation Data network driver
US4631733A (en) * 1984-12-17 1986-12-23 Honeywell Inc. Transceiver
US4630284A (en) * 1984-12-28 1986-12-16 Gte Laboratories Incorporated Low power line driving digital transmission system
DE3524871A1 (de) * 1985-07-12 1987-01-22 Licentia Gmbh Verfahren zur optischen rbertragung binaerer signale und anordnung zur durchfuehrung des verfahrens

Also Published As

Publication number Publication date
US4825450A (en) 1989-04-25
EP0282102B1 (en) 1994-11-02
EP0282102A2 (en) 1988-09-14
CA1301933C (en) 1992-05-26
EP0282102A3 (en) 1991-03-27
DE3851970T2 (de) 1995-03-09
JPS6432554A (en) 1989-02-02
DE3851970D1 (de) 1994-12-08

Similar Documents

Publication Publication Date Title
JP2881307B2 (ja) ２進データ通信システム
US4621170A (en) Means of transmitting signals along a line while also providing a direct voltage source
GB2166328A (en) In-house distribution facility for a broadband communication system
JP2881308B2 (ja) ２進データ通信システムのための受信結合器
CA2057657C (en) Power feeding system for an optical transmission system
WO2001039515A2 (en) I2c opto-isolator circuit
US4454383A (en) Asynchronous data transmission method and circuitry
EP0292686B1 (en) Line delay compensation arrangement for digital transmission systems utilizing low-power line drivers
US4882728A (en) Networking circuitry
US6407402B1 (en) I2C opto-isolator circuit
CN214069927U (zh) 一种通过直流电力载波方式传输信号的电路
GB2111803A (en) Data processing network
US5734682A (en) Method for increasing transmission rate
CA1086398A (en) Communication system using a multidirectional repeater
CN106506873B (zh) 两总线传输装置
CN206164659U (zh) 两总线传输装置
CA2008549C (en) Information separation device
US7218892B2 (en) Passive repeater/terminator
GB1577667A (en) Time sampled or time division switching systems
JPH055709Y2 (ja)
NL194109C (nl) Tweerichtings-verbindingskoppelketen voor een elektronisch huistelefoonstelsel.
SU582585A1 (ru) Входное телеграфное устройство
JPH0342791Y2 (ja)
JPS60128762A (ja) 電話機回路
US3619512A (en) Dc signaling system utilizing magnetic amplifiers

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090205

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090205

Year of fee payment: 10