JP2876729B2 - ディジタル制御発振器 - Google Patents
ディジタル制御発振器Info
- Publication number
- JP2876729B2 JP2876729B2 JP2179050A JP17905090A JP2876729B2 JP 2876729 B2 JP2876729 B2 JP 2876729B2 JP 2179050 A JP2179050 A JP 2179050A JP 17905090 A JP17905090 A JP 17905090A JP 2876729 B2 JP2876729 B2 JP 2876729B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- bits
- counter
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、ディジタルPLL（位相同期ループ）回路
などに適用されるディジタル制御発振器に関するもので
ある。
などに適用されるディジタル制御発振器に関するもので
ある。
「従来の技術」 従来、ディジタルPLL回路は第３図に示すように構成
されている。この図において、外部からシリアルに供給
される入力パルスPiは、DPC（ディジタル・フェイズ・
コンパレータ）１へ供給される。このDPC1は、カウンタ
等によって構成されており、外部から供給される入力パ
ルスPiと、後述するDCO（ディジタル制御発振器）３か
ら供給される出力パルスPoとの位相差を検出し、この位
相差に応じたパルス信号をループフィルタ２へ供給す
る。このループフィルタ２においては、DPC1の出力パル
ス信号に含まれる高周波成分や雑音成分が除去され、実
際の位相差に応じた設定データDsがDCO3へ供給される。
このDCO3は、設定データDsに応じた周波数のパルス信号
を出力するもので、第４図に示すように構成されてい
る。すなわち、Ｍ＋Ｎビットの設定データDsの内、上位
Ｍビットが入力レジスタ４によって保持され、その上位
Ｍビットのデータが比較器５の一方の入力端子Ａに供給
される。この比較器５の他方の入力端子Ｂには、カウン
タ６のカウント値が供給される。このカウンタ６は一定
周波数のクロックパルスφをカウントするＭビットのカ
ウンタである。そして、比較器５は入力レジスタ４を介
して供給された設定データDsの上位Ｍビットの値と、カ
ウンタ６のカウント値とを比較し、両者が一致した時点
で、その出力端子Ｙから一致信号EQを出力する。この一
致信号EQはカウンタ６のリセット入力端子Ｒへ供給され
ると共に、出力パルスPoとして出力される。これにより
カウンタ６のカウント値はクロックパルスφの周波数に
応じた傾きで順次増加すると共に、設定データDsの上位
Ｍビットと同じ値となる毎にリセットされ、この結果、
設定データDsに応じた周波数の出力パルスPoが得られる
ことになる。このようなDCO3から出力される出力パルス
Poは、第３図に示すように、外部へ出力されると共に、
DPC1へ供給される。
されている。この図において、外部からシリアルに供給
される入力パルスPiは、DPC（ディジタル・フェイズ・
コンパレータ）１へ供給される。このDPC1は、カウンタ
等によって構成されており、外部から供給される入力パ
ルスPiと、後述するDCO（ディジタル制御発振器）３か
ら供給される出力パルスPoとの位相差を検出し、この位
相差に応じたパルス信号をループフィルタ２へ供給す
る。このループフィルタ２においては、DPC1の出力パル
ス信号に含まれる高周波成分や雑音成分が除去され、実
際の位相差に応じた設定データDsがDCO3へ供給される。
このDCO3は、設定データDsに応じた周波数のパルス信号
を出力するもので、第４図に示すように構成されてい
る。すなわち、Ｍ＋Ｎビットの設定データDsの内、上位
Ｍビットが入力レジスタ４によって保持され、その上位
Ｍビットのデータが比較器５の一方の入力端子Ａに供給
される。この比較器５の他方の入力端子Ｂには、カウン
タ６のカウント値が供給される。このカウンタ６は一定
周波数のクロックパルスφをカウントするＭビットのカ
ウンタである。そして、比較器５は入力レジスタ４を介
して供給された設定データDsの上位Ｍビットの値と、カ
ウンタ６のカウント値とを比較し、両者が一致した時点
で、その出力端子Ｙから一致信号EQを出力する。この一
致信号EQはカウンタ６のリセット入力端子Ｒへ供給され
ると共に、出力パルスPoとして出力される。これにより
カウンタ６のカウント値はクロックパルスφの周波数に
応じた傾きで順次増加すると共に、設定データDsの上位
Ｍビットと同じ値となる毎にリセットされ、この結果、
設定データDsに応じた周波数の出力パルスPoが得られる
ことになる。このようなDCO3から出力される出力パルス
Poは、第３図に示すように、外部へ出力されると共に、
DPC1へ供給される。
そして、DPC1およびDCO3が、通常のアナログPLL回路
の位相比較器およびVCO（電圧制御発振器）として各々
機能することにより、全体として入力パルスPiの周波数
に追従して動作し、入力パルスPiと出力パルスPoの位相
差を常に“0"とする方向へ動作する。
の位相比較器およびVCO（電圧制御発振器）として各々
機能することにより、全体として入力パルスPiの周波数
に追従して動作し、入力パルスPiと出力パルスPoの位相
差を常に“0"とする方向へ動作する。
「発明が解決しようとする課題」 ところで、上述したディジタルPLL回路によって高周
波パルス信号を処理する場合、DCO3のカウンタ６の動作
速度の関係上、カウンタ６のビット数を設定データDsの
全ビットであるＭ＋Ｎビットとすることができない場合
がある。そこで、第４図に示すように、カウンタ６のビ
ット数をＭビットとし、そのカウント値と設定データDs
の上位Ｍビットとを比較器５によって比較するようにし
ていた。これにより、設定データDsの下位Ｎビットのデ
ータについては無効として切り捨てられ、したがって、
出力パルスPoの周波数に関して、実際に供給される設定
データDsの精度に相当する分解能が得られないという問
題があった。
波パルス信号を処理する場合、DCO3のカウンタ６の動作
速度の関係上、カウンタ６のビット数を設定データDsの
全ビットであるＭ＋Ｎビットとすることができない場合
がある。そこで、第４図に示すように、カウンタ６のビ
ット数をＭビットとし、そのカウント値と設定データDs
の上位Ｍビットとを比較器５によって比較するようにし
ていた。これにより、設定データDsの下位Ｎビットのデ
ータについては無効として切り捨てられ、したがって、
出力パルスPoの周波数に関して、実際に供給される設定
データDsの精度に相当する分解能が得られないという問
題があった。
この発明は上述した事情に鑑みてなされたもので、カ
ウンタのビット数を増やさなくても高精度化を達成する
ことができるディジタル制御発振器を提供することを目
的としている。
ウンタのビット数を増やさなくても高精度化を達成する
ことができるディジタル制御発振器を提供することを目
的としている。
「課題を解決するための手段」 この発明は、上位Ｍビットと下位Ｎビットからなる設
定データを保持する保持手段と、一定周波数のクロック
パルスをカウントするとともに、リセット信号によって
カウント値をリセットするＭビットのカウンタと、前記
保持手段を介して供給される上位Ｍビットのデータと前
記カウンタのカウント値とを比較し、両者が一致した場
合に一致信号を出力する比較手段と、前記保持手段を介
して供給される下位Ｎビットのデータを、前記一致信号
が到来する毎に順次積算し、その積算結果に桁上がりが
生じた場合に、桁上がり信号を出力する積算手段と、前
記比較手段から出力される一致信号を前記クロックパル
スの１周期に相当する時間遅延する遅延手段と、前記比
較手段から出力される一致信号を、前記カウンタへリセ
ット信号として供給すると共に出力パルスとして外部へ
出力する一方、前記積算手段から桁上がり信号が供給さ
れた場合に、前記遅延手段によって遅延された一致信号
を、前記カウンタへリセット信号として供給すると共に
出力パルスとして外部へ出力する選択手段と、を具備
し、上位Ｍビットのデータに対応する周波数であってな
お且つ下位Ｎビットのデータによって修正が加えられた
周波数に応じて、前記カウンタのカウント値を変化させ
るようにしたことを特徴としている。
定データを保持する保持手段と、一定周波数のクロック
パルスをカウントするとともに、リセット信号によって
カウント値をリセットするＭビットのカウンタと、前記
保持手段を介して供給される上位Ｍビットのデータと前
記カウンタのカウント値とを比較し、両者が一致した場
合に一致信号を出力する比較手段と、前記保持手段を介
して供給される下位Ｎビットのデータを、前記一致信号
が到来する毎に順次積算し、その積算結果に桁上がりが
生じた場合に、桁上がり信号を出力する積算手段と、前
記比較手段から出力される一致信号を前記クロックパル
スの１周期に相当する時間遅延する遅延手段と、前記比
較手段から出力される一致信号を、前記カウンタへリセ
ット信号として供給すると共に出力パルスとして外部へ
出力する一方、前記積算手段から桁上がり信号が供給さ
れた場合に、前記遅延手段によって遅延された一致信号
を、前記カウンタへリセット信号として供給すると共に
出力パルスとして外部へ出力する選択手段と、を具備
し、上位Ｍビットのデータに対応する周波数であってな
お且つ下位Ｎビットのデータによって修正が加えられた
周波数に応じて、前記カウンタのカウント値を変化させ
るようにしたことを特徴としている。
「作用」 上記構成によれば、設定データの下位Ｎビットのデー
タが順次積算され、その積算結果に桁上がりが生じた時
点で、比較手段から出力される一致信号が、クロックパ
ルスの一周期に相当する時間遅延された後、出力パルス
として外部へ出力されるようにしたので、従来切り捨て
られていた設定データの下位Ｎビットのデータの累積誤
差が修正されることになる。また、カウンタは、一定周
波数のクロックパルスをカウントするとともに、下位Ｎ
ビットのデータの積算結果に桁上がりが生じた場合にク
ロックパルスの１周期に相当する時間だけ遅延されるリ
セット信号でカウント値をリセットしており、カウンタ
のカウント値は、上位Ｍビットのデータに対応する周波
数であってなお且つ下位Ｎビットのデータによって修正
が加えられた周波数に応じて変化するようになる。
タが順次積算され、その積算結果に桁上がりが生じた時
点で、比較手段から出力される一致信号が、クロックパ
ルスの一周期に相当する時間遅延された後、出力パルス
として外部へ出力されるようにしたので、従来切り捨て
られていた設定データの下位Ｎビットのデータの累積誤
差が修正されることになる。また、カウンタは、一定周
波数のクロックパルスをカウントするとともに、下位Ｎ
ビットのデータの積算結果に桁上がりが生じた場合にク
ロックパルスの１周期に相当する時間だけ遅延されるリ
セット信号でカウント値をリセットしており、カウンタ
のカウント値は、上位Ｍビットのデータに対応する周波
数であってなお且つ下位Ｎビットのデータによって修正
が加えられた周波数に応じて変化するようになる。
「実施例」 以下、図面を参照し、この発明の実施例を説明する。
第１図はこの発明の一実施例の構成を示す図である。
この図において、14はＭ＋Ｎビットの設定データDsを全
ビット保持する入力レジスタであり、この入力レジスタ
14に保持された設定データDsの内、上位Ｍビットのデー
タが比較器５の一方の入力端子Ａに供給され、下位Ｎビ
ットのデータが全加算器10の一方の入力端子Ａに供給さ
れる。この全加算器10は、一方の入力端子Ａと他方の入
力端子Ｂに各々供給されるＮビットのデータ同士を加算
し、この加算結果であるＮビットのデータをレジスタ11
へ供給する。また、加算結果に桁上がりが生じた場合
は、桁上がり信号Coを出力する。レジスタ11はそのロー
ド入力端子Ｌに一致信号EQが供給された場合、その立ち
下がりタイミングで、全加算器10から出力されたＮビッ
トのデータを取り込み、取り込んだデータを全加算器10
の入力端子Ｂへ供給する。これにより、全加算器10によ
って設定データDsの下位Ｎビットのデータが順次積算さ
れ、その積算値が、上位Ｍビットの最下位ビットに相当
する値を超えた時点で、桁上がり信号Coが出力されるこ
とになる。
この図において、14はＭ＋Ｎビットの設定データDsを全
ビット保持する入力レジスタであり、この入力レジスタ
14に保持された設定データDsの内、上位Ｍビットのデー
タが比較器５の一方の入力端子Ａに供給され、下位Ｎビ
ットのデータが全加算器10の一方の入力端子Ａに供給さ
れる。この全加算器10は、一方の入力端子Ａと他方の入
力端子Ｂに各々供給されるＮビットのデータ同士を加算
し、この加算結果であるＮビットのデータをレジスタ11
へ供給する。また、加算結果に桁上がりが生じた場合
は、桁上がり信号Coを出力する。レジスタ11はそのロー
ド入力端子Ｌに一致信号EQが供給された場合、その立ち
下がりタイミングで、全加算器10から出力されたＮビッ
トのデータを取り込み、取り込んだデータを全加算器10
の入力端子Ｂへ供給する。これにより、全加算器10によ
って設定データDsの下位Ｎビットのデータが順次積算さ
れ、その積算値が、上位Ｍビットの最下位ビットに相当
する値を超えた時点で、桁上がり信号Coが出力されるこ
とになる。
一方、比較器５の他方の入力端子Ｂには、カウンタ６
のカウント値が供給される。このカウンタ６は一定周波
数のクロックパルスφをカウントするＭビットのカウン
タである。そして、比較器５は入力レジスタ14を介して
供給された設定データDsの上位Ｍビットの値と、カウン
タ６のカウント値とを比較し、両者が一致した時点で、
その出力端子Ｙから一致信号EQを出力する。この一致信
号EQは、レジスタ11のロード入力端子Ｌとセレクタ13の
一方の入力端子Ａに供給されると共に、遅延回路12を介
してセレクタ13の入力端子Ｂへ供給される。遅延回路12
は、カウンタ６へ供給されるクロックパルスφの１周期
に相当する時間Δｔだけ遅延するものである。また、セ
レクタ13は、通常入力端子Ａに供給される一致信号EQを
選択しているが、セレクト入力端子SELに桁上がり信号C
oが供給された場合は、入力端子Ｂに供給される一致信
号EQを選択し、これら選択した一致信号EQをカウンタ６
のリセット入力端子Ｒに供給すると共に出力パルスPoと
して外部へ出力する。
のカウント値が供給される。このカウンタ６は一定周波
数のクロックパルスφをカウントするＭビットのカウン
タである。そして、比較器５は入力レジスタ14を介して
供給された設定データDsの上位Ｍビットの値と、カウン
タ６のカウント値とを比較し、両者が一致した時点で、
その出力端子Ｙから一致信号EQを出力する。この一致信
号EQは、レジスタ11のロード入力端子Ｌとセレクタ13の
一方の入力端子Ａに供給されると共に、遅延回路12を介
してセレクタ13の入力端子Ｂへ供給される。遅延回路12
は、カウンタ６へ供給されるクロックパルスφの１周期
に相当する時間Δｔだけ遅延するものである。また、セ
レクタ13は、通常入力端子Ａに供給される一致信号EQを
選択しているが、セレクト入力端子SELに桁上がり信号C
oが供給された場合は、入力端子Ｂに供給される一致信
号EQを選択し、これら選択した一致信号EQをカウンタ６
のリセット入力端子Ｒに供給すると共に出力パルスPoと
して外部へ出力する。
次に、上述した一実施例の動作について第２図を参照
して説明する。ここで、説明の都合上、設定データDsの
上位Ｍビットのデータについては一定値Ｋで変化せず、
下位Ｎビットのデータのみが変化するものとする。する
と、カウンタ６のカウント値は、第２図（イ）に示すよ
うにクロックパルスφの周波数に応じた傾きで順次増加
すると共に、設定データDsの上位Ｍビットと同じ値Ｋと
なる毎に、比較器５からセレクタ13を介して供給される
一致信号EQによってリセットされる。そして、この一致
信号EQが出力パルスPoとして外部へ出力される。そし
て、全加算器10によって、第２図（ニ）に示すように、
設定データDsの下位Ｎビットのデータが順次積算され、
その積算値が、上位Ｍビットの最下位ビットに相当する
値を超えた時点で、同図（ホ）に示すように全加算器10
から桁上がり信号Coが出力される。この桁上がり信号Co
により、セレクタ13が切り替えられ、今度は、遅延回路
12によってクロックパルスφの１周期に相当する時間Δ
ｔだけ遅延された一致信号EQがカウンタ６のリセット入
力端子Ｒに供給されると共に出力パルスPoとして外部へ
出力される。これにより、第２図（ハ）に示すように、
設定データDsの上位Ｍビットのデータに対応する周波数
であって、かつ設定データDsの下位Ｎビットのデータに
よって修正が加えられた周波数の出力パルスPoが得られ
る。
して説明する。ここで、説明の都合上、設定データDsの
上位Ｍビットのデータについては一定値Ｋで変化せず、
下位Ｎビットのデータのみが変化するものとする。する
と、カウンタ６のカウント値は、第２図（イ）に示すよ
うにクロックパルスφの周波数に応じた傾きで順次増加
すると共に、設定データDsの上位Ｍビットと同じ値Ｋと
なる毎に、比較器５からセレクタ13を介して供給される
一致信号EQによってリセットされる。そして、この一致
信号EQが出力パルスPoとして外部へ出力される。そし
て、全加算器10によって、第２図（ニ）に示すように、
設定データDsの下位Ｎビットのデータが順次積算され、
その積算値が、上位Ｍビットの最下位ビットに相当する
値を超えた時点で、同図（ホ）に示すように全加算器10
から桁上がり信号Coが出力される。この桁上がり信号Co
により、セレクタ13が切り替えられ、今度は、遅延回路
12によってクロックパルスφの１周期に相当する時間Δ
ｔだけ遅延された一致信号EQがカウンタ６のリセット入
力端子Ｒに供給されると共に出力パルスPoとして外部へ
出力される。これにより、第２図（ハ）に示すように、
設定データDsの上位Ｍビットのデータに対応する周波数
であって、かつ設定データDsの下位Ｎビットのデータに
よって修正が加えられた周波数の出力パルスPoが得られ
る。
「発明の効果」 以上説明したように、この発明によれば、設定データ
の下位Ｎビットのデータが順次積算され、その積算結果
に桁上がりが生じた時点で、比較手段から出力される一
致信号が、カウンタに供給されるクロックパルスの一周
期に相当する時間遅延された後、出力パルスとして外部
へ出力されるようにしたので、従来切り捨てられていた
設定データの下位Ｎビットのデータの累積誤差が修正さ
れ、これにより、カウンタのビット数を増やさなくて
も、高精度化を実現することができるという効果が得ら
れる。また、カウンタは、一定周波数のクロックパルス
をカウントするとともに、下位Ｎビットのデータの積算
結果に桁上がりが生じた場合にクロックパルスの１周期
に相当する時間だけ遅延されるリセット信号でカウント
値をリセットしており、カウンタのカウント値は、上位
Ｍビットのデータに対応する周波数であってなお且つ下
位Ｎビットのデータによって修正が加えられた周波数に
応じて変化するようになる。これによって、カウンタの
出力をディジタル制御発振器の位相出力として使用でき
るという効果が得られる。
の下位Ｎビットのデータが順次積算され、その積算結果
に桁上がりが生じた時点で、比較手段から出力される一
致信号が、カウンタに供給されるクロックパルスの一周
期に相当する時間遅延された後、出力パルスとして外部
へ出力されるようにしたので、従来切り捨てられていた
設定データの下位Ｎビットのデータの累積誤差が修正さ
れ、これにより、カウンタのビット数を増やさなくて
も、高精度化を実現することができるという効果が得ら
れる。また、カウンタは、一定周波数のクロックパルス
をカウントするとともに、下位Ｎビットのデータの積算
結果に桁上がりが生じた場合にクロックパルスの１周期
に相当する時間だけ遅延されるリセット信号でカウント
値をリセットしており、カウンタのカウント値は、上位
Ｍビットのデータに対応する周波数であってなお且つ下
位Ｎビットのデータによって修正が加えられた周波数に
応じて変化するようになる。これによって、カウンタの
出力をディジタル制御発振器の位相出力として使用でき
るという効果が得られる。
第１図はこの発明の一実施例によるディジタル制御発振
器の構成を示すブロック図、第２図は同実施例の動作を
説明するための各部の波形図、第３図はディジタルPLL
回路の構成を示すブロック図、第４図は従来のディジタ
ル制御発振器の構成を示すブロック図である。 ５……比較器（比較手段）、 ６……カウンタ、 10……全加算器、 11……レジスタ（10,11が積算手段）、 12……遅延回路（遅延手段）、 13……セレクタ（選択手段）、 14……入力レジスタ（保持手段）。
器の構成を示すブロック図、第２図は同実施例の動作を
説明するための各部の波形図、第３図はディジタルPLL
回路の構成を示すブロック図、第４図は従来のディジタ
ル制御発振器の構成を示すブロック図である。 ５……比較器（比較手段）、 ６……カウンタ、 10……全加算器、 11……レジスタ（10,11が積算手段）、 12……遅延回路（遅延手段）、 13……セレクタ（選択手段）、 14……入力レジスタ（保持手段）。
Claims (1)
- 【請求項１】上位Ｍビットと下位Ｎビットからなる設定
データを保持する保持手段と、 一定周波数のクロックパルスをカウントするとともに、
リセット信号によってカウント値をリセットするＭビッ
トのカウンタと、 前記保持手段を介して供給される上位Ｍビットのデータ
と前記カウンタのカウント値とを比較し、両者が一致し
た場合に一致信号を出力する比較手段と、 前記保持手段を介して供給される下位Ｎビットのデータ
を、前記一致信号が到来する毎に順次積算し、その積算
結果に桁上がりが生じた場合に、桁上がり信号を出力す
る積算手段と、 前記比較手段から出力される一致信号を前記クロックパ
ルスの１周期に相当する時間遅延する遅延手段と、 前記比較手段から出力される一致信号を、前記カウンタ
へリセット信号として供給すると共に出力パルスとして
外部へ出力する一方、前記積算手段から桁上がり信号が
供給された場合に、前記遅延手段によって遅延された一
致信号を、前記カウンタへリセット信号として供給する
と共に出力パルスとして外部へ出力する選択手段と、 を具備し、 上位Ｍビットのデータに対応する周波数であってなお且
つ下位Ｎビットのデータによって修正が加えられた周波
数に応じて、前記カウンタのカウント値を変化させるよ
うにしたことを特徴とするディジタル制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179050A JP2876729B2 (ja) | 1990-07-06 | 1990-07-06 | ディジタル制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179050A JP2876729B2 (ja) | 1990-07-06 | 1990-07-06 | ディジタル制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0468810A JPH0468810A (ja) | 1992-03-04 |
| JP2876729B2 true JP2876729B2 (ja) | 1999-03-31 |
Family
ID=16059251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2179050A Expired - Fee Related JP2876729B2 (ja) | 1990-07-06 | 1990-07-06 | ディジタル制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2876729B2 (ja) |
-
1990
- 1990-07-06 JP JP2179050A patent/JP2876729B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0468810A (ja) | 1992-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525616B1 (en) | Circuit for locking an oscillator to a data stream | |
| US5646564A (en) | Phase-locked delay loop for clock correction | |
| US6741109B1 (en) | Method and apparatus for switching between input clocks in a phase-locked loop | |
| US5506878A (en) | Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock | |
| US5781054A (en) | Digital phase correcting apparatus | |
| JP3232351B2 (ja) | デジタル回路装置 | |
| US5815016A (en) | Phase-locked delay loop for clock correction | |
| EP0727877B1 (en) | Fast frequency switching synthesizer | |
| JP2825045B2 (ja) | 周波数シンセサイザ | |
| JPH0347779B2 (ja) | ||
| US5455840A (en) | Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator | |
| US6049238A (en) | Clock generator and clock generating method capable of varying clock frequency without increasing the number of delay elements | |
| JPS6340370B2 (ja) | ||
| US5122761A (en) | Digital pll including controllable delay circuit | |
| KR0139197B1 (ko) | 디지탈 위상 고정 루프 회로 | |
| US8238505B2 (en) | Method and circuit for line-coupled clock generation | |
| US7157953B1 (en) | Circuit for and method of employing a clock signal | |
| JPH04227391A (ja) | 直交する出力クロックを持つデジタルテレビジョン信号処理回路 | |
| JPH0732389B2 (ja) | クロツクジツタ抑圧回路 | |
| US6967536B2 (en) | Phase-locked loop circuit reducing steady state phase error | |
| JPH0514185A (ja) | 周波数分数分割を用いるクロツク信号発生器 | |
| JP2876729B2 (ja) | ディジタル制御発振器 | |
| US20010005408A1 (en) | Electronic device with a frequency synthesis circuit | |
| JP2655402B2 (ja) | ディジタル位相同期発振器 | |
| JP2912680B2 (ja) | デジタル位相同期装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |