JP2871609B2 - 半導体構造体およびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体結晶の製造
方法および半導体エピタキシャル膜の構造に関するもの
である。この発明の半導体構造体は、発光素子や導波
路、その他の半導体デバイスに使用できる。

【０００２】

【従来の技術】従来ＧａＩｎＰなどのＩＩＩ−Ｖ族半導
体層には、ＩＩＩ族副格子上あるいはＶ族副格子上に
［−１１１］Ｂ方向および［１−１１］Ｂ方向の２倍周
期構造（＜１１１＞Ｂ型とよぶ）を有する自然超格子の
存在がよく知られている（フィジカル レヴュー レタ
ーズ １９８８年６０巻２６４５ページ）。この半導体
層のバンドギャップは、自然超格子の秩序度に依存して
変化し、この自然超格子の秩序度はエピタキシャル成長
中の基板温度、Ｖ／ＩＩＩ比、基板面方位に依存してい
た。また、最近では、［１１１］Ａ方向および［１−１
１］Ａ方向の２倍あるいは３倍周期構造（＜１１１＞Ａ
２倍型あるいは＜１１１＞Ａ３倍型とよぶ）を有する自
然超格子が報告されている（ジャパン ジャーナル オ
ブ アプライド フィジクス１９９５年３４巻Ｌ４６９
ページ、フィジカルレヴィユー レターズ１９９４年７
２巻６７３ページ）。

【０００３】しかしながら、上記の方法では、＜１１１
＞Ｂ型および＜１１１＞Ａ型のそれぞれ２種類ある２倍
周期構造のうちいずれの方向が形成されるかについて
は、基板傾斜方位に依存しており、それぞれの型から任
意に選択して自然超格子構造を形成してエピタキシャル
成長することは困難であった。従って、超構造を利用し
たデバイスの自由度を広げることができない、あるいは
十分に自由度が広げられなかった。

【０００４】

【発明が解決しようとする課題】本発明は、＜１１１＞
Ａ型および＜１１１＞Ｂ型を組み合わせた新規な、デバ
イスの自由度を拡大することができる、超格子構造体お
よびその製造方法を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、傾斜角度が
｛００１｝面（（００１）面およびこれと等価面を示
す。以下同じ。）から１０°以下の面方位をもつＩＩＩ
−Ｖ族半導体基板と、この基板上に、［１１１］Ａ方向
もしくは［−１−１１］Ａ方向に２倍または３倍周期を
有する膜厚約５０Å以下の３元以上からなるＩＩＩ−Ｖ
族半導体の＜１１１＞Ａ型の混晶層と、この混晶層と同
一組成を有し、かつ［−１１１］Ｂ方向または［１−１
１］Ｂ方向に２倍周期を有する膜厚約５０Å以下の＜１
１１＞Ｂ型の混晶層とが交互に多数層積層された超格子
構造とを有する半導体構造体に関する。

【０００６】また、本発明は、傾斜角度が｛００１｝面
から１０°以下の面方位をもつＩＩＩ−Ｖ族半導体基板
上に、３元以上からなるＩＩＩ−Ｖ族半導体の＜１１１
＞Ａ型の混晶層を、成長時の成長表面構造を、前記｛０
０１｝面と同じ面内にある＜１１０＞方向の２倍あるい
は３倍周期に保ちながら、約５０Å以下の層厚にエピタ
キシャル成長させる＜１１１＞Ａ型混晶層成長工程と、
この混晶層と同一組成を有する＜１１１＞Ｂ型の混晶層
を、成長時の成長表面構造を、前記｛００１｝面と同じ
面内にある＜−１１０＞方向の２倍周期に保ちながら、
約５０Å以下の層厚にエピタキシャル成長させる＜１１
１＞Ｂ型混晶層成長工程とを交互に繰り返し、＜１１１
＞Ａ型の混晶層と＜１１１＞Ｂの混晶層とを交互に多数
層積層することを特徴とする請求項１記載の半導体構造
体の製造方法に関する。

【０００７】

【発明の実施の形態】ＩＩＩ−Ｖ族半導体混晶層成長時
の成長表面構造を、＜１１０＞方向の２倍周期または３
倍周期構造に保ちながら成長を行うと、＜１１１＞Ａ型
（［１１１］Ａ方向あるいは［−１−１１］Ａ方向の２
倍周期または３倍周期超格子構造）が形成される。ま
た、成長表面構造を＜−１１０＞方向の２倍周期構造に
保ちながら成長を行うと、＜１１１＞Ｂ型（［−１１
１］Ｂ方向あるいは［１−１１］Ｂ方向の２倍周期超格
子構造）が形成される。従って、同一組成をもつ混晶に
おいて成長中の表面構造を変化させることによって＜１
１１＞Ａ型と＜１１１＞Ｂ型の超構造の切り替えを行う
ことができる。

【０００８】ここで成長表面構造における＜１１０＞方
向の２倍周期構造、および、＜−１１０＞方向の２倍周
期構造はそれぞれ以下のような構造である。これらは、
エピタキシャル成長におけるＶ族安定化面、すなわち、
最表面原子層がＶ族原子で覆われた面である。

【０００９】＜−１１０＞方向の２倍周期構造は、＜−
１１０＞方向に隣り合った２個のＶ族原子が結合し２量
子体（以後これを「ダイマー」と呼ぶ）を形成し、＜−
１１０＞方向と直交する＜１１０＞方向に並ぶダイマー
列および未結合手列が＜−１１０＞方向に交互に並ぶ構
造である。

【００１０】また、＜１１０＞方向の２倍周期構造は、
表面層のＶ族被覆率が＜−１１０＞方向の２倍周期構造
と比較して更に高く、部分的にＶ族が２段になった構造
である。この２段目のＶ族原子同士の結合によりダイマ
ーが形成されており、ダイマーの未結合手は＜１１０＞
方向に並んでいる。

【００１１】＜１１０＞方向の２倍周期または３倍周期
構造は＜−１１０＞方向の２倍周期構造と比較してより
低温、あるいはＶ族供給量の多い成長条件で得られる。
また、Ｖ族供給量を一定に保ち、成長表面に光線を照射
することにより基板表面におけるＶ族付着率が増大する
ため、光線の照射、非照射によっても２種の表面構造を
制御することが可能である。

【００１２】この様にして得られる異なる表面構造の上
に、ＩＩＩ−Ｖ族半導体混晶をエピタキシャル成長する
ことによって、以下のように＜１１１＞Ａ型または＜１
１１＞Ｂ型のいずれか一方を選択的に成長させることが
できる。

【００１３】即ち、成長表面構造が＜１１０＞方向の２
倍周期または３倍周期構造である場合、［１１０］方向
或いは［−１−１０］方向に下がる原子層ステップ端か
らのステップフロー条件下におけるエピタキシャル成長
により、ＩＩＩ族が例えばＧａとＩｎなどＩＩＩ_a−Ｉ
ＩＩ_b−Ｖ型（ＩＩＩ_aおよびＩＩＩ_bは異なる原子種）
の混晶の場合には、（００１）面上のＩＩＩ族原子副格
子上で［１１０］あるいは［−１−１０］方向にＩＩＩ
_aとＩＩＩ_bが交互に選択的に配列し、更に上段のテラス
からの成長により、＜１１１＞Ａ型が形成される。

【００１４】一方、成長表面構造が＜−１１０＞方向の
２倍周期構造である場合、［−１１０］方向或いは［１
−１０」方向に下がる原子層ステップ端からのステップ
フロー条件下におけるエピタキシャル成長により、ＩＩ
Ｉ族が例えばＧａとＩｎなどＩＩＩ_a−ＩＩＩ_b−Ｖ型の
混晶の場合には、（００１）面上のＩＩＩ族原子副格子
上で［−１１０］あるいは［１−１０］方向にＩＩＩ_a
とＩＩＩ_bが交互に選択的に配列し、更に上段のテラス
からの成長により、＜１１１＞Ｂ型が形成される。

【００１５】成長する混晶系がＩＩＩ−Ｖ_a−Ｖ_b型（Ｖ
_aおよびＶ_bは異なる原子種）の場合にはＶ_aおよびＶ_bが
交互に配列する＜１１１＞Ａ型または＜１１１＞Ｂ型の
構造となる。

【００１６】この様に、成長表面の再配列構造を制御す
ることによって＜１１１＞Ａ型あるいは＜１１１＞Ｂ型
が制御できる。

【００１７】従って、成長表面の構造を制御しながら＜
１１１＞Ａ型と＜１１１＞Ｂ型を交互に各層厚約５０Å
以下で多数層積層すると、＜１１１＞Ａ型と＜１１１＞
Ｂ型が単独で形成されている結晶とは異なるエネルギー
バンド構造を持つ結晶を得ることができる。従って従来
とは異なるバンドギャップ値を得ることができ、また、
バンドギャップ値を、２種の型の積層厚の比で制御する
ことができる。また、屈折率はバンドギャップの変化に
伴って異なってくるので、従来とは異なる屈折率の結晶
を得ることができる。

【００１８】本発明に用いられるＩＩＩ−Ｖ族半導体基
板は、ＩＩＩ族とＶ族元素からなる化合物半導体であれ
ば特に制限はなく、例えば、ＧａＡｓおよびＩｎＰ等を
用いることができる。基板表面の面方位の傾斜角度とし
ては、｛００１｝面からの傾斜が通常１０°以下のもの
を使用する。傾斜が大きくなりすぎると、｛００１｝面
の特性が減少し、他の面方位の特性が現れてくるので＜
１１０＞方向の２倍周期および＜−１１１＞方向の２倍
周期の表面構造をとることが困難になるからである。

【００１９】また、本発明において基板上に積層する混
晶は、３元以上からなるＩＩＩ−Ｖ族の混晶であり、Ａ
ｌ、ＧａおよびＩｎ等のＩＩＩ族元素、ＡｓおよびＰ等
のＶ族元素から適宜選ばれる元素からなる。

【００２０】特に好ましいものは、ＩＩＩ−Ｖ族半導体
基板がＧａＡｓ基板であって、ＩＩＩ−Ｖ族半導体混晶
層が（Ａｌ_xＧａ_1-x）_yＩｎ_1-yＰ（ｘ、ｙは、０≦ｘ≦
１，０＜ｙ＜１を満足する数である。）である場合、Ｉ
ＩＩ−Ｖ族半導体基板がＩｎＰ基板であって、ＩＩＩ−
Ｖ族半導体混晶層がＧａ_xＩｎ_1-xＡｓ_yＰ_1-y（ｘ、ｙ
は、前記とは無関係に、０≦ｘ≦１，０＜ｙ＜１、また
は０＜ｘ＜１，０≦ｙ≦１を満足する数である。）であ
る場合、ＩＩＩ−Ｖ族半導体基板がＩｎＰ基板であっ
て、ＩＩＩ−Ｖ族半導体混晶層が（Ａｌ_xＧａ_1-x）_yＩ
ｎ_1-yＡｓ（ｘ、ｙは、前記とは無関係に、０≦ｘ≦
１，０＜ｙ＜１を満足する数である。）である場合等で
ある。

【００２１】本発明で、この混晶層を成長する方法とし
ては、エピタキシャル成長が可能で、１原子層ごとに制
御しながら成長できるものが好ましく、例えば、分子線
エピタキシャル成長法（ＭＢＥ法）および有機金属気相
成長法（ＭＯＶＰＥ法）が挙げられる。

【００２２】成長表面構造を切り替える方法として、成
長工程時にＶ族元素の供給量を制御する方法による場
合、＜１１１＞Ａ型の混晶層形成時にはＶ族元素の原料
の供給量を増加させ、＜１１１＞Ｂ型の混晶層の形成時
にはＶ族元素の供給量を減少させる。このときの制御量
は、成長方法や条件によって異なるが、成長表面を観察
して所定の成長表面になるようにＶ族元素の供給量を適
宜調節することで容易に行うことができる。

【００２３】例えばＶ族元素原料として元素単体を用い
る場合は、フラックス量を調節し、また、水素化物や有
機化合物を用いる場合はその供給量を制御する。

【００２４】また、成長表面構造を切り替える方法とし
て、光照射・非照射で行う場合は、＜１１１＞Ａ型の混
晶層形成時には光を照射し、＜１１１＞Ｂ型の混晶層の
形成時には光照射を行わない。この条件も成長表面を観
察しながら決定することができる。

【００２５】本発明で積層する＜１１１＞Ａ型または＜
１１１＞Ｂ型の混晶層の膜厚は、１分子層以上であっ
て、結晶固有のバンド構造が現れる厚さより小さい厚さ
であればよく、通常それぞれの層厚が約５０Å以下であ
る。即ち、必要に合わせて各層の成長層厚を１分子層厚
から約５０Åの範囲で適宜設定すればよい。

【００２６】

【実施例】以下に実施例を示し本発明をさらに詳細に説
明する。

【００２７】［実施例１］本発明の結晶成長方法の＜１
１１＞Ｂ型および＜１１１＞Ａ２倍型の交互成長構造の
実施例を図１を参照して説明する。まず、半導体基板１
の面方位が（００１）面、（００１）面から＜１１０＞
方向に２°傾斜した面、および（００１）面がら＜-１
１０＞方向に２°傾斜した面であるＧａＡｓを基板ホル
ダーに並べ、ＭＢＥチャンバー内に入れ、ＧａＡｓバッ
ファ層２を０．１ミクロン成長し、その後ＧａＡｓに格
子整合するＧａ_xＩｎ_1-xＰ（ｘ＝０．５）を０．１ミク
ロン成長した。

【００２８】ＧａＩｎＰ成長時のＩＩＩ族原料、Ｖ族原
料にはそれぞれＧａおよびＩｎの固体金属、Ｐ用にクラ
ッキングしたフォスフィンを用いた。基板温度を５００
℃で、チャンバー内圧でみたフォスフィン流量を５ｘ１
０^-5ＴoｒｒでＧａＩｎＰを５０Å成長し、その後のＧ
ａＩｎＰの厚さ５０Åの成長を１ｘ１０^-4Ｔｏｒｒで行
い、これを交互に繰り返した。

【００２９】チャンバー内圧５ｘ１０^-5Ｔoｒｒのと
き、反射電子線回折（ＲＨＥＥＤ）で観察した成長表面
構造は２ｘ１、すなわち［−１１０］方向の２倍周期構
造であった。また、チャンバー内圧１ｘ１０^-4Ｔｏｒｒ
のとき、成長表面構造は１ｘ２、すなわち［１１０］方
向の２倍周期構造であった。

【００３０】それぞれの表面構造で成長した成長層中に
は、透過電子頭微鏡（ＴＥＭ）観察により＜１１１＞Ｂ
型および＜１１１＞Ａ２倍型交互成長層３が図１に模式
的に示したように形成されていることを確認した。

【００３１】本実施例おける超構造のバンドギャップを
フォトルミネッセンス測定によって求めたところ、室温
におけるバンドギャップエネルギーは１．８８ｅＶであ
り、＜１１１＞Ｂ型のみを形成した場合の１．８５ｅＶ
に対して、３０ｍｅＶだけ高エネルギー化していた。

【００３２】また、波長６８０ｎｍに対する屈折率は
３．４８であり、＜１１１＞Ｂ型が形成された場合の
３．５と異なる屈折率が得られた。

【００３３】また、基板温度は、上記に限らず４６０℃
から５６０℃の範囲で、フォスフィン流量を制御するこ
とにより、表面再配列構造が制御でき、＜１１１＞Ｂ型
と＜１１１＞Ａ２倍型の交互成長構造を作製することが
できた。

【００３４】［実施例２］実施例１において、ＧａＩｎ
Ｐ成長時の条件を、成長温度５００℃、フォスフィン流
量を一定に保ち、光照射・非照射を繰り返した以外は実
施例１と同様に行った。

【００３５】光照射は、波長４８８ｎｍのアルゴンレー
ザ光線をレンズでビームを広げ、基板面に照射すること
により行った。光照射前に２ｘ１であった表面構造は、
照射後に１ｘ２構造に変化した。レーザ光線を成長層厚
５０Åごとにオン、オフして、成長を継続した。ＴＥＭ
観察により、＜１１１＞Ｂ型および＜１１１＞Ａ２倍型
の交互成長層が形成されていることがわかった。

【００３６】ここで、実施例１および実施例２では、基
板の傾斜角度として０および２°のものを使用したが、
これに限らず基板の傾斜角度が１０°以内の他のＧａＡ
ｓ基板を用いたところ、同様の効果が得られた。

【００３７】また、上記のＧａＩｎＰのほかに、（Ａｌ
_xＧａ_1-x）_yＩｎ_1-yＰ（ｘ＝０．１，０．３，０．５，
０．７，ｙ＝０．５）の各組成の結晶においても、それ
ぞれ、同一組成の＜１１１＞Ｂ型が形成された場合と比
較して、＜１１１＞Ｂ型および＜１１１＞Ａ２倍型の交
互成長を行うだけで組成は一定に保ったままで成長した
結晶において、３０ｍｅＶ以上４０ｍｅＶ以内のバンド
ギャップの高エネルギー化を再現性よく行うことができ
た。また、波長６８０ｎｍに対する屈折率は、＜１１１
＞Ｂ型が形成された場合には３．５であったのに対し
て、３．４７まで変化した。

【００３８】［実施例３］次に、本発明の結晶成長方法
の＜１１１＞Ｂ型および＜１１１＞Ａ３倍型の交互成長
構造の実施例を図１を参照にして説明する。まず、半導
体基板１の両方位が（００１）面、（００１）面から＜
１１０＞方向に２°傾斜した面、および（００１）面か
ら＜-１１０＞方向に２°傾斜した面であるＩｎＰを基
板ホルダーに並べ、ＭＢＥチャンバー内に入れ、ＩｎＰ
バッファ層２を０．１ミクロン成長し、その後ＩｎＰに
格子整合するＡｌ_xＩｎ_1-xＡｓ（ｘ＝０．５）を０．１
ミクロン成長した。ＡｌＩｎＡｓ成長時のＩＩＩ族原
料、Ｖ族原料にはそれぞれＡｌおよびＩｎの固体金属、
Ａｓ用にクラッキングしたアルシンを用いた。基板温度
を４９０℃で、チャンバー内圧でみたアルシン流量を５
ｘ１０^-5ＴｏｒｒでＡｌＩｎＡｓを４０Å成長し、その
後のＡｌＩｎＡｓの厚さ４０Åの成長を１ｘ１０ ^-4Ｔｏ
ｒｒで行い、これを交互に繰り返した。

【００３９】チャンバー内圧５ｘ１０^-5Ｔｏｒｒのと
き、反射電子線回折（ＲＨＥＥＤ）で観察した成長表面
構造は２ｘ１、すなわち［−１１０］方向の２倍周期構
造であった。また、チャンバー内圧１ｘ１０^-4Ｔｏｒｒ
のとき、成長表面構造は２ｘ３、すなわち［１１０］方
向の３倍周期構造であった。

【００４０】それぞれの表面構造で成長した成長層中に
は、透過電子顕微鏡（ＴＥＭ）観察により＜１１１＞Ｂ
型および＜１１１＞Ａ３倍型交互成長構造３が図１に模
式的に示したように形成されていることを確認した。

【００４１】本実施例おける超構造のバンドギャップを
フォトルミネッセンス測定によって求めたところ、室温
におけるバンドギャップエネルギーは１．４７ｅＶであ
り、＜１１１＞Ｂ型のみを形成した場合の１．４５ｅＶ
に対して、２０ｍｅＶだけ高エネルギー化していた。

【００４２】また、屈折率についても、このバンドギャ
ップの変動に対応して異なる屈折率を得ることができ
た。

【００４３】また、基板温度は、上記に限らず４１０℃
から５４０℃の範囲でアルシン流量を制御することによ
り、表面再配列構造が制御でき、＜１１１＞Ｂ型および
＜１１１＞Ａ３倍型の交互成長構造を作成することがで
きた。

【００４４】［実施例４］実施例３において、ＧａＩｎ
Ｐ成長時の条件を、成長温度５００℃、アルシン流量を
一定に保ち、光照射・非照射を繰り返した以外は実施例
３と同様に行った。光照射は、実施例２と同様に波長４
８８ｎｍのアルゴンレーザ光線をレンズでビームを広
げ、基板面に照射することにより行った。照射前に２ｘ
１であった表面構造が照射後に２ｘ３構造に変化した。

【００４５】レーザ光線を成長層厚５０Åごとにオン、
オフして、成長を継続した。ＴＥＭ観察により、＜１１
１＞Ｂ型および＜１１１＞Ａ３倍型の交互成長層が形成
されていることがわかった。

【００４６】実施例３および４において、基板の傾斜角
度が１０°以内の他のＩｎＰ基板を用いたところ、同様
の効果が得られた。

【００４７】また、上記のＡｌＩｎＡｓのほかに、（Ａ
ｌ_xＧａ_1-x）_yＩｎ_1-yＡｓ（ｘ＝０，０．１，０．３，
０．５，０．７，ｙ＝０．５）の各組成の結晶において
も、それぞれ、同一組成の＜１１１＞Ｂ型が形成された
場合と比較して、＜１１１＞Ｂ型および＜１１１＞Ａ３
倍型の交互成長を行うだけで組成は一定に保ったままで
成長した結晶において、３０ｍｅＶ以内のバンドギャッ
プの高エネルギー化を再現性よく行えた。

【００４８】ところで、実施例１から４に示した以外
に、ＩＩＩ−Ｖ族半導体混晶層をＧａ _xＩｎ_1-xＡｓ_yＰ
_1-y（０≦ｘ≦１，０＜ｙ＜１；または０＜ｘ＜１，０
≦ｙ≦１）とした場合にも、＜１１１＞Ｂ型および＜１
１１＞Ａ２倍型の交互成長構造あるいは＜１１１＞Ｂ型
および＜１１１＞Ａ３倍型の交互成長構造を作製し、バ
ンドギャップ変動の効果を確認できた。

【００４９】また、上記の実施例では、成長方法として
ＭＢＥ法を用いた場合を述べたが、ＭＯＶＰＥ法を用い
ても良い。

【００５０】ＭＯＶＰＥ法を用いる方法では、Ｖ族のＰ
の原料としてフォスフィンまたは有機Ｐを用いて、ま
た、Ａｓの原料としてアルシンまたは有機Ａｓを用い
て、ＡｌＧａＩｎＰ系、ＡｌＧａＩｎＡｓ系、またはＧ
ａＩｎＡｓＰ系混晶の上記実施例と同様の構造の成長層
を形成することができ、また、そのバンドギャップおよ
び屈折率に対する効果を確認した。

【００５１】また、上記のＶ族原料を一定に保ち、基板
表面に照射する光線のオン、オフによっても、同様の構
造の作製および効果を確認できた。

【００５２】ＭＯＶＰＥ成長中の表面構造のモニターに
は光反射率差法、あるいは表面光吸収法を用いた。

【００５３】

【発明の効果】本発明によれば、＜１１１＞Ａ型および
＜１１１＞Ｂ型を組み合わせた新規な超格子構造体およ
びその製造方法を提供することできる。即ち、本発明に
よれば、バンドギャップ制御の自由度および屈折率制御
の自由度が広がるので、発光素子や光導波路、その他の
デバイスへ適用することが可能で、従来の材料や技術に
拘束されないデバイス設計や製造工程を採用することが
できる。

【図面の簡単な説明】

【図１】半導体基板１上に＜１１１＞Ｂ型と＜１１１＞
Ａ２倍型を交互成長した半導体構造体、または半導体基
板１上に＜１１１＞Ｂ型と＜１１１＞Ａ３倍型を交互成
長した半導体構造体を模式的に示す図である。

【符号の説明】

１ 基板 ２ バッファ層 ３ ＜１１１＞Ｂ型と＜１１１＞Ａ２倍型の交互成長構
造、または＜１１１＞Ｂ型と＜１１１＞Ａ３倍型の交互
成長構造。

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】 傾斜角度が｛００１｝面（（００１）面
   およびこれと等価面を示す。以下同じ。）から１０°以
   下の面方位をもつＩＩＩ−Ｖ族半導体基板と、 この基板上に、［１１１］Ａ方向もしくは［−１−１
   １］Ａ方向に２倍または３倍周期を有する膜厚約５０Å
   以下の３元以上からなるＩＩＩ−Ｖ族半導体の＜１１１
   ＞Ａ型の混晶層と、この混晶層と同一組成を有し、かつ
   ［−１１１］Ｂ方向または［１−１１］Ｂ方向に２倍周
   期を有する膜厚約５０Å以下の＜１１１＞Ｂ型の混晶層
   とが交互に多数層積層された超格子構造と、を有する半
   導体構造体。
2. 【請求項２】 傾斜角度が｛００１｝面から１０°以下
   の面方位をもつＩＩＩ−Ｖ族半導体基板上に、 ３元以上からなるＩＩＩ−Ｖ族半導体の＜１１１＞Ａ型
   の混晶層を、成長時の成長表面構造を、前記｛００１｝
   面と同じ面内にある＜１１０＞方向の２倍または３倍周
   期に保ちながら、約５０Å以下の層厚にエピタキシャル
   成長させる＜１１１＞Ａ型混晶層成長工程と、この混晶
   層と同一組成を有する＜１１１＞Ｂ型の混晶層を、成長
   時の成長表面構造を、前記｛００１｝面と同じ面内にあ
   る＜−１１０＞方向の２倍周期に保ちながら、約５０Å
   以下の層厚にエピタキシャル成長させる＜１１１＞Ｂ型
   混晶層成長工程とを交互に繰り返し、＜１１１＞Ａ型の
   混晶層と＜１１１＞Ｂの混晶層とを交互に多数層積層す
   ることを特徴とする請求項１記載の半導体構造体の製造
   方法。
3. 【請求項３】 前記＜１１１＞Ａ型の混晶層の成長工程
   と前記＜１１１＞Ｂ型の混晶層の成長工程の切り替え
   を、＜１１１＞Ａ型の混晶層の成長工程時に成長チャン
   バー内のＶ族原料の供給量を増加させ、＜１１１＞Ｂ型
   の混晶層の成長工程時に成長チャンバー内のＶ族原料の
   供給量を減少させることによって行うことを特徴とする
   請求項２記載の半導体構造体の製造方法。
4. 【請求項４】 前記＜１１１＞Ａ型の混晶層の成長工程
   と前記＜１１１＞Ｂ型の混晶層の成長工程の切り替え
   を、＜１１１＞Ａ型の混晶層の成長工程時に成長チャン
   バー内の基板表面に光照射し、＜１１１＞Ｂ型の混晶層
   の成長工程時に光照射しないことによって行うことを特
   徴とする請求項２記載の半導体構造体の製造方法。
5. 【請求項５】 前記エピタキシャル成長が、分子線エピ
   タキシャル成長法または有機金属気相成長法で行うこと
   を特徴とする請求項２〜４のいずれかに記載の半導体構
   造体の製造方法。
6. 【請求項６】 前記ＩＩＩ−Ｖ族半導体基板がＧａＡｓ
   基板であり、 前記ＩＩＩ−Ｖ族半導体混晶層が、（Ａｌ_xＧａ_1-x）_y
   Ｉｎ_1-yＰ（ｘ、ｙは、０≦ｘ≦１，０＜ｙ＜１を満足
   する数である。）であることを特徴とする請求項１記載
   の半導体構造体。
7. 【請求項７】 前記ＩＩＩ−Ｖ族半導体基板がＩｎＰ基
   板であり、 前記ＩＩＩ−Ｖ族半導体混晶層が、Ｇａ_xＩｎ_1-xＡｓ_y
   Ｐ_1-y（ｘ、ｙは、前記とは無関係に、０≦ｘ≦１，０
   ＜ｙ＜１、または０＜ｘ＜１，０≦ｙ≦１を満足する数
   である。）であることを特徴とする請求項１記載の半導
   体構造体。
8. 【請求項８】 前記ＩＩＩ−Ｖ族半導体基板がＩｎＰ基
   板であり、 前記ＩＩＩ−Ｖ族半導体混晶層が（Ａｌ_xＧａ_1-x）_yＩ
   ｎ_1-yＡｓ（ｘ、ｙは、前記とは無関係に、０≦ｘ≦
   １，０＜ｙ＜１を満足する数である。）であることを特
   徴とする請求項１記載の半導体構造体。
9. 【請求項９】 前記ＩＩＩ−Ｖ族半導体基板がＧａＡｓ
   基板であり、 前記ＩＩＩ−Ｖ族半導体混晶層が、（Ａｌ_xＧａ_1-x）_y
   Ｉｎ_1-yＰ（ｘ、ｙは、前記とは無関係に、０≦ｘ≦
   １，０＜ｙ＜１を満足する数である。）であることを特
   徴とする請求項２〜５のいずれかに記載の半導体構造体
   の製造方法。
10. 【請求項１０】 前記ＩＩＩ−Ｖ族半導体基板がＩｎＰ
    基板であり、 前記ＩＩＩ−Ｖ族半導体混晶層が、Ｇａ_xＩｎ_1-xＡｓ_y
    Ｐ_1-y（ｘ、ｙは、前記とは無関係に、０≦ｘ≦１，０
    ＜ｙ＜１、または０＜ｘ＜１，０≦ｙ≦１を満足する数
    である。）であることを特徴とする請求項２〜５のいず
    れかに記載の半導体構造体の製造方法。
11. 【請求項１１】 前記ＩＩＩ−Ｖ族半導体基板がＩｎＰ
    基板であり、 前記ＩＩＩ−Ｖ族半導体混晶層が（Ａｌ_xＧａ_1-x）_yＩ
    ｎ_1-yＡｓ（ｘ、ｙは、前記とは無関係に、０≦ｘ≦
    １，０＜ｙ＜１を満足する数である。）であることを特
    徴とする請求項２〜５のいずれかに記載の半導体構造体
    の製造方法。