JP2870868B2 - 映像信号処理装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、民生用のビデオカメラ等に好適な映像信
号処理装置に関する。

［発明の概要］ この発明は、フィールドメモリまたはフレームメモリ
を備えた映像信号処理装置において、ビデオカメラの動
作を停止させるときの動画映像信号をメモリに書き込む
と共に、ビデオカメラを再び動作させるときに、このビ
デオカメラからの動画映像信号とメモリから読み出した
静止画映像信号とをクロスフェードすることにより、簡
単な構成で、編集点での場面の転換を滑らかに行なうこ
とができるようにしたものである。

［従来の技術］ 従来、映像や音声のプログラム素材（ソース）を編集
する場合、編集点での不連続感を取り除くため、先行ソ
ースの信号レベルを徐々に低減させてフェードアウトす
ると同時に、後続ソースの信号レベルを徐々に上昇させ
てフェードインする技法、いわゆるディゾルブないしク
ロスフェードがしばしば用いられている。

［発明が解決しようとする課題］ ところが、従来、クロスフェードを行うには、例えば
ビデオカメラとVTRのような２つの信号源に加えて、ク
ロスフェードされた映像信号を記録するために、更に１
台のVTRが必要であり、構成が複雑になると共に、多額
の費用を要するという問題があった。

かかる点に鑑み、この発明の目的は、簡単な構成で、
編集点での場面の転換を滑らかに行なうことができる映
像信号処理装置を提供するところにある。

［課題を解決するための手段］ 上記の課題を解決するために、本発明は、下記の手段
を備える映像信号処理装置を提供する。即ち、 撮像手段からの動画映像信号の所望の１フィールドま
たは１フレームを書き込むメモリ手段と、 上記メモリ手段で１フィールドまたは１フレーム遅延
された信号から、上記撮像手段からの動画映像信号を減
算する減算手段と、 上記減算手段で減算された信号に係数をかける係数器
と、 上記撮像手段からの動画映像信号と、上記係数器からの
出力を加算して、上記メモリ手段に帰還する加算手段と
を備え、 上記撮像手段の動作を停止させるときの動画映像信号を
上記メモリ手段に書き込むとともに、 上記撮像手段を再び動作させるときに、上記制御手段に
より上記係数器の係数を１から０に漸減するように制御
し、当該撮像手段からの動画映像信号と上記メモリ手段
から読み出した静止画映像信号とをクロスフェードする
ようにしたことを特徴とする映像信号処理装置を提供す
る。

［作用］ この発明によれは、簡単な構成で、編集点での場面の
転換が滑らかに行なわれる。

［実施例］ 以下、第１図〜第３図を参照しながら、この発明によ
る映像信号処理装置の一実施例について説明する。

この発明の一実施例の構成を第１図に示す。

第１図において、（10）は映像信号処理装置を全体と
して示し、主として、フィールドメモリ（11）とクロス
フェード回路（12）から構成された、このクロスフェー
ド回路（12）は、例えば、１対の係数器（13），（14）
と加算器（15）から構成される。

両係数器（13），（14）は、例えば、リードオンリー
メモリ（ROM）を含み、所要の係数データが各ROMに格納
される。

ビデオカメラ（１）からの入力映像信号Siが、切換ス
イッチ（２）のrec側固定接点と可動接点とを経て、フ
ィールドメモリ（11），係数器（13）及び切換スイッチ
（３）のee側固定接点に共通に供給される。フィールド
メモリ（11）から１フィールド期間遅延された映像信号
Sdが係数器（14）に供給され、両係数器（13），（14）
の出力が加算器（15）に供給される。この加算器（15）
から出力されるクロスフェード映像信号Sfが、スイッチ
（３）のmry側固定接点と可動接点とを経て、モニタ
（ビューファインダ）（４）とVTR（５）に共通に供給
され、VTR（５）の出力がスイッチ（２）のpb側固定接
点に供給される。

メモリ制御回路（16）から出力された制御信号がフィ
ールドメモリ（11）と１対の係数器（13），（14）とに
それぞれ供給される。切換スイッチ（２），（３）とメ
モリ制御回路（16）には、VTR（５）のシステム制御回
路（マイクロコンピュータ）（６）から、キー（7f），
（7p），（7r），（7s）‥‥の操作に対応する各種制御
信号が供給される。

次に、第２図及び第３図を参照しながら、この発明に
よる映像信号処理装置の動作について説明する。

最初、録画キー（7r）及び一時停止キー（7p）が同時
に操作されて、第２図Ａに示すように、VTR（５）が録
画一時停止（レックポーズ）モードにある。このとき、
同図Ｂ及びＣに示すように、スイッチ制御信号Scb及びS
ccはそれぞれ「Ｌ」及び「Ｈ」であり、スイッチ（２）
がrec側に接続され、スイッチ（３）がee側に接続され
て、カメラ（１）からの映像信号Siがモニタ（４）に直
接に供給される。また、同図Ｄに示すように、メモリ制
御信号Scdが「Ｈ」であって、メモリ（11）は書き込み
禁止（ホールド）状態にあり、以前に撮影した何らかの
映像信号がホールドされている。そして、モニタ（４）
の画面には、使用者がこれから撮影しようとする先行場
面の画像、例えば第３図Ａに示すような山の画像が映出
されている。

t1時点において、開始キー（7s）が操作されて、第２
図Ａに示すように、VTR（５）が録画モードになると、
同図Ｂ及びＣに示すように、制御信号Scbが「Ｌ」のま
まで、制御信号Sccが「Ｈ」から「Ｌ」に切り換わっ
て、スイッチ（２）がrec側に接続されたままで、スイ
ッチ（３）がmry側に切り換えられる。また、同図Ｄに
示すように、制御信号Scdが「Ｈ」から「Ｌ」に切り換
わって、メモリ（11）がホールド状態から書き込み可能
（スルー）状態に切り換えられる。そして、同図Ｅに示
すように、クロスフェード制御信号Sceは「Ｌ」であっ
て、両係数器（13），（14）の係数がそれぞれｋ＝０の
状態となる。

これにより、カメラ（１）からの映像信号Siは、同図
Ｆに示すように、何らレベル制御されることなく、メモ
リ（11）とクロスフェード回路（12）とを通過して、VT
R（５）に供給されて、先行場面の被写体、例えば、第
３図Ａに示すような山の画像が磁気テープ上に録画され
る。

t2時点において、一時停止キー（7p）が操作されて、
第２図Ａに示すように、VTR（５）が再度レックポーズ
モードになると、磁気テープの走行が停止すると共に、
同図Ｂ及びＣに示すように、制御信号Scbが「Ｌ」のま
まで、制御信号Sccが「Ｌ」から「Ｈ」に切り換わっ
て、スイッチ（２）がrec側に接続されたままで、スイ
ッチ（３）がee側に切り換えられる。また、同図Ｄに示
すように、制御信号Scdが「Ｌ」から「Ｈ」に切り換わ
って、メモリ（11）がスルー状態からホールド状態に切
り換えられる。

これにより、切換時点t2において、VTR（５）により
録画されていた画像、例えば、第３図Ａに示すような山
の画像の映像信号がメモリ（11）にホールドされる。ま
た、モニタ（４）の画面には、同じ山の画像が映出され
ている。

この状態で、カメラ（１）が次の場面の被写体、例え
ば、第３図Ｃに示すようなジョギング中の人物に向けら
れ、フェーダキー（7f）が操作されて、クロスフェード
させたい場面が決定される。

t3時点において、開始キー（7s）が操作されて、VTR
（５）が再び録画モードになると、第２図B,Cに示すよ
うに、制御信号Scb,Sccはt1時点と同一の状態になり、
スイッチ（２）がrec側に、スイッチ（３）がmry側にそ
れぞれ接続される。

そして、同図D,Eに示すように、このt3時点から所定
時間（例えば１秒）後のt4時点までの期間、制御信号Sc
dが「Ｈ」に保持されて、メモリ（11）のホールド状態
が延長されると共に、制御信号Sceが「Ｈ」となって、
クロスフェード回路（12）が次のように動作する。

係数器（13），（14）の係数をそれぞれk,（１−ｋ）
（０≦ｋ≦１）として、加算器（15）の出力、即ちクロ
スフェード映像信号Sfは次の（１）式のように表され
る。

Sf＝kSi＋（１−ｋ）Sd ‥‥（１） この場合、例えば１秒間で、ｋが０から１まで漸増す
れば、第２図Ｆ及びＧに示すように、メモリ（11）から
読み出された静止画映像信号Sdがフェードアウトすると
同時に、カメラ（１）からの入力動画映像信号Siがフェ
ードインする。

このクロスフェード期間（t3〜t4）には、第３図Ｂに
示すように、先行場面と後続場面の画像がオーバーラッ
プしてモニタ（４）の画面に映出されると共に、先行場
面の静止画映像信号と後続場面の動画映像信号とがオー
バラップして磁気テープ上に記録される。

そして、t4時点以後は、第３図Ｃに示すようなジョギ
ング中の人物の動画がモニタ（４）の画面に映出される
と共に、磁気テープ上に記録される。

従って、この磁気テープを再生すれば、オーバラップ
部分を挟んで、編集点の前後の場面が滑らかに転換され
る。

次に、第４図を参照しながら、この発明による映像信
号処理装置の他の実施例について説明する。

この発明の他の実施例の構成を第４図に示す。この第
４図において、前出第１図に対応する部分には同一の符
号を付して重複説明を省略する。

第４図において、（10C）は映像信号処理装置を全体
として示し、フィールドメモリ（11）を含んでループが
形成され、巡回型のクロスフェード回路が構成される。

この巡回型の回路構成は公知のノイズ低減回路と類似
である（特公昭62−3639号公報等参照）。

ビデオカメラ（１）からの入力映像信号Siが、スイッ
チ（２）のrec側固定接点と可動接点とを経て、スイッ
チ（３）のee側固定接点，加算器（17）及び減算器（1
8）に共通に供給される。加算器（17）の出力信号Sfが
スイッチ（３）のmry側固定接点に供給されると共に、
フィールドメモリ（11）に供給される。このフィールド
メモリ（11）から１フィールド期間遅延された映像信号
Sdが減算器（18）に供給され、この遅延映像信号Sdから
入力映像信号Siが減算される。減算器（18）の出力が係
数器（19）を通じて加算器（17）に供給される。

メモリ制御回路（16S）の制御信号が、フィールドメ
モリ（11）に供給され、メモリ制御回路（16S）と係数
器（19）とにシステム制御回路（６）から制御信号が供
給される。その余の構成は前出第１図と同様である。

第４図の実施例のクロスフェード動作は次のとおりで
ある。

係数器（19）の係数をｋ（０≦ｋ≦１）として、加算
器（17）の出力信号Sfは次の（２）式のように表され
る。

Sf＝Si＋ｋ（Sd−Si） ＝（１−ｋ）Si＋kSd ‥‥（２） この場合は、前出第１図の実施例とは逆に、例えば１
秒間で、ｋが１から０まで漸減すれば、前述と同様にし
て、メモリ（11）から読み出された静止画映像信号Sdが
フェードアウトすると同時に、カメラ（１）からの入力
動画映像信号Siがフェードインする。

第４図の実施例では、クロスフェード回路が巡回型に
構成されており、映像信号はライン順にメモリ（11）に
書き込まれ、読み出される。メモリ（11）から読み出さ
れた映像信号は、減算器（18），係数器（19），加算器
（17）を経て、再度メモリ（11）に書き込まれるが、係
数器（19）等での信号処理時間の関係で、係数乗算後の
映像信号が書き込まれるラインは、元の映像信号が読み
出されたラインと同一となる。

このため、第４図の実施例では、クロスフェード動作
の場合でも、第２図Ｄに破線で示すように、メモリ（1
1）は録画モードでスルー状態とされる。

そして、クロスフェード期間（t3〜t4）には、前述と
同様に、先行場面と後続場面の画像がオーバラップして
磁気テープ上に録画され、t4時点以後は後続場面の動画
が録画されて、編集点の前後の場面が滑らかに転換され
る。

第４図の実施例では、前出第１図の実施例に比べて、
フィールドメモリ（11）のタイミング制御が簡単にな
り、メモリ制御回路（16S）の規模が小さくなる。

なお、上述の実施例では、フィールドメモリを用いた
が、フレームメモリを用いてもよい。

また、巡回型に構成した場合には、係数器のデータパ
ターンを適宜に設定することにより、ノイズ低減や、い
わゆるマルチストロボ、クリンスチル／スロー再生等に
も利用される。

［発明の効果］ 以上詳述のように、この発明によれば、ビデオカメラ
の動作を停止させるときの動画映像信号をフィールドメ
モリまたはフレームメモリに書き込むと共に、ビデオカ
メラを再び動作させるときに、このビデオカメラからの
動画映像信号とメモリから読み出した静止画映像信号と
をクロスフェードするようにしたので、簡単な構成で、
編集点での場面の転換を滑らかに行なうことができる映
像信号処理装置が得られる。

【図面の簡単な説明】

第１図はこの発明による映像信号処理装置の一実施例の
構成を示すブロック図、第２図はこの発明の一実施例の
動作を説明するためのタイムチャート、第３図はこの発
明の一実施例の動作を説明するための略線図、第４図は
この発明の他の実施例の構成を示すブロック図である。 （１）はビデオカメラ、（４）はモニタ、（５）はVT
R、（６）はシステム制御回路（マイクロコンピュー
タ）、（10），（10C）は映像信号処理装置、（11）は
フィールドメモリ、（12）はクロスフェード回路、（1
3），（14），（19）は係数器、（16），（16S）はメモ
リ制御回路である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 孝夫 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 飯島 康二 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 平１−194114（ＪＰ，Ａ) 特開 平１−297987（ＪＰ，Ａ) 特開 平１−206776（ＪＰ，Ａ) 特開 昭62−136175（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/262

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】撮像手段からの動画映像信号の所望の１フ
   ィールドまたは１フレームを書き込むメモリ手段と、 上記メモリ手段で１フィールドまたは１フレーム遅延さ
   れた信号から、上記撮像手段からの動画映像信号を減算
   する減算手段と、 上記減算手段で減算された信号に係数をかける係数器
   と、 上記係数器の係数を制御する制御手段と、 上記撮像手段からの動画映像信号と、上記係数器の出力
   を加算して、上記メモリ手段に帰還する加算手段とを備
   え、 上記撮像手段の動作を停止させるときの動画映像信号を
   上記メモリ手段に書き込むと共に、 上記撮像手段を再び動作させるときに、上記制御手段に
   より上記係数器の係数を１から０に漸減するよう制御
   し、当該撮像手段からの動画映像信号と上記メモリ手段
   から読み出した静止画映像信号とをクロスフェードする
   ようにしたことを特徴とする映像信号処理装置。