JP2862281B2 - 信号処理装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、レーダー装置とともに使用されて、クラッ
タ信号を抑圧する信号処理装置に関する。

［従来の技術］ 従来の信号処理装置としては、例えば第６図に示すよ
うなものがある。

すなわち、第６図に示す信号処理装置は、CFAR（cons
tant−false−alarm−rate）処理方式により信号処理を
行うものである。

第６図で、遅延手段201は、レーダー装置から出力さ
れるレーダービデオ信号を入力し、そのレーダービデオ
信号をＮ段分遅延させる。

加算手段202は、遅延手段201のＮ段の各遅延タップか
ら出力される個々の出力信号の総和を演算する。

平均値演算手段203は、加算手段202から出力される総
和信号を1/Nにして、平均値信号を算出する。

引き算手段204は、レーダビデオ信号および平均値信
号を入力し、平均値演算手段203から出力される平均値
信号をレーダービデオ信号から減算し、CFAR出力信号を
算出する。

こうして、誤警報確率が一定のレベル以下の出力信号
が得られる。

［発明が解決しようとする課題］ このような従来の信号処理装置では、遅延手段201の
個々の遅延タップからそれぞれ出力される複数の遅延信
号を並列に加算することにより、レーダービデオ信号の
平均値信号を算出している。

ところで、通常の場合、８〜32個程度のデータを送信
パルス幅相当（50ns〜１μｓ）のサイクルタイムで平均
化する必要があり、また、加算手段202としては、２入
力型の加算器が一般的である。

このため、例えば、８個のデータを並列加算する場
合、第７図に示すように、総計７個の加算器を用いて、
これらを３段に接続する必要がある。

この場合、必要とする演算サイクルタイムで平均する
ためには、各加算器は、その演算サイクルタイムの1/3
の演算速度で、演算することが要求される。

しかしながら、加算器を、演算速度が演算サイクルタ
イムの1/3の高速のものとすると、このような加算器は
高価であるため、信号処理装置は、高価なものとなると
いう問題点があった。

本発明は、このような従来の技術が有する問題点に着
目してなされたもので、高価な加算器を用いずに、低価
格で高速の演算処理が可能な信号処理装置を提供するこ
とを目的としている。

［課題を解決するための手段］ かかる目的を達成するため、本発明は、 レーダー装置の受信部から出力されるレーダービデオ
信号を、一定の遅延時間経過後に、遅延信号として出力
する遅延手段と、 前記レーダー装置の受信部から出力される前記レーダ
ビデオ信号と前記遅延信号との差分を求め、差分信号と
して出力する第１差分手段と、 前記差分信号を累積加算して、総和信号として出力す
る累積加算手段と、 前記総和信号の平均値を算出し、平均値信号として出
力する割り算手段と、 前記レーダー装置の受信部から出力される前記レーダ
ビデオ信号と前記平均値信号との差分を求め、出力信号
を生じる第２差分手段とを、 有することを特徴とする。

また、本発明は、 前記総和信号は、ｎ番目の前記総和信号の値をSn、前
記レーダビデオ信号のｎ番目の時系列信号をXn、遅延手
段の遅延タップの段数をＮとするとき、 Sn＝Ｓ（ｎ−１）−Ｘ（ｎ−２）＋Ｘ（ｎ＋Ｎ−２） の関係式を有することが好ましい。

［作用］ 遅延手段は、レーダー装置からのレーダービデオ信号
を、一定の遅延時間経過後に、遅延信号として出力す
る。

第１差分手段は、レーダー装置からのレーダービデオ
信号と遅延信号との差分を求め、差分信号として出力す
る。

累積加算手段は、差分信号を累積加算して、総和信号
として出力する。

割り算手段は、総和信号の平均値を算出し、平均値信
号として出力する。

第２差分手段は、レーダー装置からのレーダービデオ
信号と平均値信号との差分を求め、出力信号を生じる。

こうして、加算器の段数が減少するため、高速の演算
処理が可能となる。

［実施例］ 以下、図面に基づき本発明の各種実施例を説明する。
なお、各種実施例につき同種の部位には同一符号を付し
重複した説明を省略する。

第１図は、本発明の一実施例の信号処理装置の概略構
成を示すブロック図である。

遅延手段１は、レーダー装置（図示せず）の受信出力
部に接続されており、レーダー装置から出力されるレー
ダビデオ信号を入力し、Ｎ段分遅延させ、一定の遅延時
間、例えば８〜12μｓ経過後に、遅延信号として出力す
るものである。

遅延手段１は、フリップフロップまたはシフトレジス
タを組み合わせることによって、構成されている。

第１差分手段２は、レーダー装置の出力部および遅延
手段１に接続されており、レーダービデオ信号および遅
延信号を入力し、レーダービデオ信号から遅延信号を減
算し、差分信号として出力するものである。

第１差分手段２は、加算器（例えば、標準ロジックIC
の74LS83A）または減算処理が可能な演算器（例えば、
同74S181と74S182とを組み合わせたもの）によって、構
成されている。

第１差分手段２が加算器によって構成される場合に
は、加算器は、レーダービデオ信号と、遅延信号の補数
信号とを加算するものである。

累積加算手段３は、第１差分手段２に接続されてお
り、差分信号を出力し、累積加算して、総和信号として
出力するものである。

第２図は、累積加算手段３の概略構成を示すブロック
図である。

第２図で、累積加算手段３は、加算器301と、加算器
にフィードバックしたレジスタ302とを有している。

加算器301は、第１差分手段２に接続されており、第
１差分手段２から差分信号を入力して、その差分信号
と、レジスタ302に一時記憶された総和信号とを加算し
て、新たな総和信号を算出するものである。

レジスタ302は、加算器301に接続されており、加算器
301から新たに総和信号が入力されるたびに、総和信号
の記憶を更新するものである。

割算手段４は、累積加算手段３に接続されており、総
和信号を入力して、平均値を算出し、平均値信号として
出力するものである。

割算手段４は、ROM等によるルックアップテーブルま
たは専用除算器（例えば、MB86042）を用いて構成され
る。

第２差分手段５は、割算手段４に接続されており、レ
ーダービデオ信号および平均値信号を入力し、レーダー
ビデオ信号から平均値信号を減算し、出力信号を生じる
ものである。

第２差分手段５は、加算器または演算器によって構成
される。

次に作用を説明する。

第３図は、本実施例の信号処理装置のタイミング図で
ある。

なお、本実施例の信号処理装置は、レーダービデオ信
号をデジタル信号に変換し、デジタル信号処理によっ
て、CFAR演算を行う方式の信号処理装置である。

レーダービデオ信号のｎ番目の時系列信号をXnとする
とき、レーダー装置（図示せず）の受信出力部から、シ
ステムクロックに従って、レーダービデオ信号、Ｘ（ｎ
−２）,X（ｎ−１）,X（ｎ）,X（ｎ＋１）,X（ｎ＋２）
………が出力される。

遅延手段１は、このレーダービデオ信号を入力し、Ｎ
段分遅延させ、一定の遅延時間経過後に、遅延信号とし
て出力する。

遅延手段１での遅延時間は、平均値信号を算出するた
めに必要とされる時間間隔Ｔに相当し、一般に、レーダ
ー送信パルス巾の数十倍程度の間隔、例えば、８〜12μ
ｓに選択される。

また、遅延手段１の遅延段数Ｎは、遅延に必要な時間
間隔をＴ、CFAR演算周期をＳとするとき、 Ｎ＝T/S の関係を有する。

一般に、Ｎは、８タップ〜32タップ程度に設定され
る。

なお、CFAR演算周期Ｓは、サンプリング定理より、レ
ーダビデオ信号の周波数帯域の２倍以上の周波数に選択
される。

第１差分手段２は、レーダービデオ信号および遅延信
号を入力し、レーダービデオ信号から遅延信号を減算
し、差分信号、Ｘ（ｎ＋Ｎ−２）−Ｘ（ｎ−２）,X（ｎ
＋Ｎ−１）−Ｘ（ｎ−１）,X（ｎ＋Ｎ）−Ｘ（ｎ）,X
（ｎ＋Ｎ＋１）−Ｘ（ｎ＋１）,X（ｎ＋Ｎ＋２）−Ｘ
（ｎ＋２）………として出力する。

累積加算手段３の加算器301は、差分信号を入力し
て、その差分信号と、レジスタ302に一時記憶された総
和信号とを加算する。そして、レジスタは、加算器301
からの新たな総和信号、Ｓ（ｎ−１）,S（ｎ）,S（ｎ＋
１）,S（ｎ＋２）,S（ｎ＋３）………を一時記憶すると
ともに、割算手段４に出力する。

累積加算手段３では、 Sn＝Ｓ（ｎ−１）−Ｘ（ｎ−２）＋Ｘ（ｎ＋Ｎ−２） の関係が成立することに着目して、この式に従って、差
分信号を累積加算し、総和信号が算出される。

従って、例えば、遅延手段201のタップ数を８とする
とき、従来は、 S1＝X0＋X1＋X2＋………＋X7 S2＝X1＋X2＋X3＋………＋X8 S3＝X2＋X3＋X4＋………＋X9 のように、演算タイミングごとに総和信号を算出してい
たのに対し、 S1＝X0＋X1＋X2＋………＋X7 S2＝S1−X0＋X7 S3＝S2−X1＋X8 のように、総和信号を求めることができる。

すなわち、総和信号は、１クロック前の総和信号に、
遅延手段201の最終遅延タップから出力される遅延信号
を減算し、遅延手段201に新たに入力されるレーダービ
デオ信号を加算することによって算出される。

第１差分手段２から出力される差分信号は、遅延手段
201の最終遅延タップから出力される遅延信号を減算
し、遅延手段201に新たに入力されるレーダビデオ信号
を加算した値を有している。

従って、総和信号は、１クロック前の総和信号に、第
１差分手段２からの差分信号を加算することによって算
出される。

割算手段４は、総和信号を入力して、平均値を算出
し、平均値信号、Ａ（ｎ−１）,A（ｎ）,A（ｎ＋１）,A
（ｎ＋２）,A（ｎ＋３）………として出力する。

平均値信号は、総和信号を遅延手段１の段数Ｎで割る
ことによって算出される。

第２差分手段５は、レーダービデオ信号および平均値
信号を入力し、レーダービデオ信号から平均値信号を減
算し、出力信号、Ｘ（ｎ−３）−Ａ（ｎ−２）,X（ｎ−
２）−Ａ（ｎ−１）,X（ｎ−１）−Ａ（ｎ）,X（ｎ）−
Ａ（ｎ＋１）＜Ｘ（ｎ＋１）−Ａ（ｎ＋２）………とし
て出力する。

こうして求められたCFAR出力信号を、第５図の（ｃ）
に示す。

第５図の（ａ）に示すレーダビデオ信号から（ｂ）に
示す平均値信号を差し引くことにより、（ｃ）に示すよ
うにクラッタ信号が抑圧されたCFAR出力信号が得られ、
目標信号が明確となる。

第４図は本発明の第２実施例を示している。

本実施例では、レーダビデオ信号としてアナログ信号
を用いたものである。

第４図で、遅延手段１、第１差分手段２、累積加算手
段３および割算手段４は、デジタル信号による処理回路
であり、第２差分手段５は、アナログ信号による処理回
路である。

第４図を参照すれば、遅延手段１と第１の差分手段２
との上流には、アナログ・デジタル変換器６が設けられ
ており、割算手段４と第２差分手段５との間には、デジ
タル・アナログ変換器７が設けられている。

そして、レーダー装置から出力されるアナログレーダ
ビデオ信号は、アナログ・デジタル変換器６によりデジ
タル信号に変換されて、遅延手段１および第１差分手段
２に送られ、累積加算手段３および割算手段４を経て、
デジタル・アナログ変換器７によりアナログ信号に変換
される。

第２差分手段５は、レーダー装置からのアナログレー
ダービデオ信号と、デジタル・アナログ変換器７からの
アナログ平均値信号とを入力して、差信号として出力す
る。

本実施例では、すべての信号がデジタル信号の第１実
施例に比べて、低価格で実現することができる。

［発明の効果］ 本発明に係る信号処理装置によれば、高価な加算器を
用いず、低価格で高速の演算処理をすることができる。

【図面の簡単な説明】

第１図から第３図は本発明の第１実施例を示しており、
第１図は信号処理装置の概略構成を示すブロック図、第
２図は累積加算手段３の概略構成を示すブロック図、第
３図は信号処理装置のタイミング図、第４図は本発明の
第２実施例、第５図は信号処理装置から出力される信号
の波形を示すグラフ、第６図および第７図は従来例を示
しており、第６図は従来例の信号処理装置の概略構成を
示すブロック図、第７図は従来例の信号処理装置の加算
手段の概略構成を示すブロック図である。 １…遅延手段、２…第１差分手段 ３…累積加算手段、４…割算手段 ５…第２差分手段 ６…アナログ・デジタル変換器 ７…デジタル・アナログ変換器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩渕 博 東京都大田区南蒲田２丁目16番46号 株 式会社東京計器内 (72)発明者 近藤 稔 東京都大田区南蒲田２丁目16番46号 株 式会社東京計器内 (56)参考文献 特開 昭55−33655（ＪＰ，Ａ) 特開 昭63−19071（ＪＰ，Ａ) 特開 昭54−132191（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】レーダー装置から出力されるレーダビデオ
   信号からクラッタ信号を抑圧して目標信号を取り出すた
   めの信号処理を行う信号処理回路において、 前記レーダー装置の受信部から出力されるアナログのレ
   ーダビデオ信号を、ディジタル信号に変換するアナログ
   ・ディジタル変換手段と、 ディジタル信号化されたレーダビデオ信号の平均値を算
   出する手段と、 前記算出された平均値をアナログの平均値信号に変換す
   るディジタル・アナログ変換手段と、 前記レーダビデオ信号と前記アナログ信号化された平均
   値信号との差分を求めて、出力信号を出力する第２差分
   手段とを備え、 前記平均値を算出する手段は、 前記ディジタル信号化されたレーダビデオ信号を、一定
   の遅延時間経過後に、遅延信号として出力するディジタ
   ル遅延手段と、 前記ディジタル化されたレーダービデオ信号と前記遅延
   信号との差分を求め、差分信号として出力するディジタ
   ル第１差分手段と、 前記差分信号を累積加算して、総和信号として出力する
   ディジタル累積加算手段と、 前記総和信号の平均値を算出し、平均値信号として出力
   するディジタル割り算手段とを、 有することを特徴とする信号処理装置。