JPS6319071A - 移動平均処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は移動平均を算出する信号処理装置において、計
算量あるいはハードウェア構成が膨大なものとなってい
た欠点を解決するために、平均区間の積分を行う代わり
に、平均区間長の遅延回路の入力と出力の差を取り、そ
の差を積分することによって、計算量を劇的に減少し、
当該回路のハードウェア構成を簡単化させるものである
。

〔産業上の利用分野〕

本発明は各種測定装置に広く応用できる移動平均処理回
路に関するものである。

測定値を解析するに際して、一定区間の変動する測定値
の平均値を求めて、測定値の変動傾向をみることが行わ
れる。

即ち、移動平均処理であって、第４図に示すように、基
準パラメータを時間として、時刻ｔ。。

ｔｌ＋　　ｔ２＋　　ｔ３＋　　・・・における入力信
号の値をｙＯ・　ｙ＋　、）’２．　　ｙ：１．　　・
・・とする。

平均区間Ｔをサンプリングされた３個の測定値とすると
、ｔｌの移動平均は、 ａ＋　＝　（１／３）　　（ｙｏ　＋Ｖ＋　　＋ｙｚ　
）ｔ２の移動平均は、 ａｇ　＝　（１／３）（ｙ＋　＋ｙｚ　＋ｙ３　）であ
る。

一般に、時刻ｔＪにおけるｌ平均区間をＮ個の等時間間
隔とするＮサンプルの移動平均ａ、は、次の式で示され
る。

但しＭはＮ／２を越えない最大の整数である。

この移動平均処理によって測定の区間平均の連続的変化
が明らかになる。

しかしながら、ビデオ信号等の高速信号を扱う測定装置
に適用するためには高速処理に適した処理回路が必要で
ある。

〔従来の技術〕

従来の移動平均処理方法の理解を容易にするために、−
上記のように、入力信号ｙを時刻に対応して定まる信号
、あるいは連続信号をサンプリングによって採取される
信号、即ち離散時間信号とし、時刻ｔＯ、ｔｌ　）　　
ｔＺ　＋　　ｔ３　＋　　・・・における入力信号の値
をｙｏ、Ｙ＋、Ｙｚ、　　ｙｓ、　　・・・とし、時刻
ｔ、におけるＮサンプルの移動平均を上記式のａｌとす
る。

従来、この式の処理を実行する回路は第５図に示すよう
に、入力信号ｙがトランスバーサルフィルタ回路、例え
ば、直列に接続されたＮ個の遅延回路ｌに入力し、各遅
延回路の接続点からのＮ個の遅延信号が加算回路６で加
算される回路を介してその出力を定数乗算器５でＩ／Ｎ
を乗算して移動平均を得る。

〔発明が解決しようとする問題点〕

この従来の方式を用いて移動平均値を求めると、Ｎが大
きい場合に、計算量あるいはハードウェア量が膨大とな
った。

例えば、上記のようなトランスバーサルフィルタで移動
平均を行うとすると、通常、Ｎが３２以−Ｆでは実現が
困難であった。

本発明はこのような点に鑑みて創作されたものであって
、簡易なハードウェア構成で実現できる移動平均処理を
提供することを目的としている。

〔問題点を解決するための手段〕

本発明の移動平均処理回路は入力信号を所定時間遅延さ
せる遅延回路と、該入力信号と該遅延回路の出力との差
を得る減算回路と、該減算回路の出力を積分する積分回
路とで構成される。

〔作用〕

ここで移動平均を書き直すと、Ｎが奇数の場合次のよう
になる。

ここでｙ−ｉ・Ｏ（ｉ＝Ｌ２，３．、、）　　とすると
、Ｎが偶数の場合も同様の結果となる。

これよりｙｌのＮサンプルの遅延回路の入力と出力の差
を積分することによって、移動平均値を求めることがで
きる。

従来は移動平均を求めるためには、１平均値当りＮ回の
加算が必要であったが、本発明によって１回の減算と１
回の加算で移動平均を求めることが可能となる。

〔実施例〕

第１図に本発明の移動平均処理回路第一実施例の構成ブ
ロック図を示す。

積分回路３には例えば累積器４を用い、その出力を定数
乗算器５に接続する。

入力データｙ４をＮサンプルの遅延回路１に入力し、そ
の入力と出力端とを減算回路２に接続して’／　ｊ　　
）’　ｊ−Ｎを求める。

さらに、１／Ｎ定数乗算器５を通すことによって、 これはｔ　ｊ−Ｍ時刻の移動平均値ａｊ□に他ならない
。

第２図は遅延回路に所要の遅延時間を得るために、フリ
ップフロップの所要段数を従続接続した回路１２を用い
、減算回路には加算器２２を用いた構成で、ディジタル
演算によって移動平均処理を行う回路である。

第３図は遅延回路にインダクタンス要素で構成された遅
廷線１１を用い、減嘗回路には差動増幅器２１を用い、
累積器には入力端子から抵抗Ｒを介して反転入力端子に
接続し、その反転入力端子とその出力端子をコンデンサ
Ｃを介して接続し、非反転入力端子を接地する演算増幅
器（オペレーショナルアンプ）で構成された回路４１を
用い、定数累算器はアナログ型定数累算器５１を用いた
構成で、アナログ演算によって移動平均処理を行う回路
である。

また、第３図の遅延回路に電荷結合素子（ＣＣＤ）を用
いることもできる。

なお、−ヒ記したディジタルあるいはアナログ演算に用
いられる手段回路は、それぞれの演算に互いに組み合わ
せて構成され得ることは云うまでもない。

〔発明の効果〕

以上述べてきたように本発明によれば、従来は平均時間
長に存在するデータの個数と同数の遅延回路と各遅延回
路の出力を加算する累算器による計算が必要であったが
、１回の減算と１回の７１１１算で済むため、ハードウ
ェアが簡単な構成で高速に移動平均処理を実現できると
いう利点があり、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の移動平均処理回路の第一実施例を示す
構成ブロック図、 第２図は本発明の第二実施例を示す構成ブロック図、 第３図は本発明の第三実施例を示す構成ブロック図、 第４図は移動平均を説明する図、 第５図は従来例の構成ブロック図である。 図において、 １は遅延回路、２は減算回路、３は積分回路、５は定数
乗算器である。 第１図 ／￥皐５９月のオニ疋虜ジ刈ｅオ篤へ゛フパ口、・７図
第２図 ２Ｆ発Ｂ月−２三戸え６グ°ｊのＪ驚戎゛フ・ロー、７
目第３図

Claims (1)

1. 【特許請求の範囲】 信号レベルの移動平均を求める回路であって、前記信号
   レベルを順次入力信号として所定時間遅延させる遅延手
   段（１）と、 該入力信号と該遅延手段（１）の出力との差を得る減算
   手段（２）と、 該減算手段（２）の出力を積分する積分手段（３）とを
   備えてなることを特徴とする移動平均処理回路。