JP2861984B2 - Semiconductor device and method of manufacturing the semiconductor device - Google Patents

Semiconductor device and method of manufacturing the semiconductor device

Info

Publication number
JP2861984B2
JP2861984B2 JP9151264A JP15126497A JP2861984B2 JP 2861984 B2 JP2861984 B2 JP 2861984B2 JP 9151264 A JP9151264 A JP 9151264A JP 15126497 A JP15126497 A JP 15126497A JP 2861984 B2 JP2861984 B2 JP 2861984B2
Authority
JP
Japan
Prior art keywords
carrier film
semiconductor element
semiconductor device
semiconductor
circuit wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9151264A
Other languages
Japanese (ja)
Other versions
JPH10340981A (en
Inventor
美和 門間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9151264A priority Critical patent/JP2861984B2/en
Publication of JPH10340981A publication Critical patent/JPH10340981A/en
Application granted granted Critical
Publication of JP2861984B2 publication Critical patent/JP2861984B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子サイズ
と同程度の大きさに形成され、高密度実装に適した半導
体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which is formed in a size substantially equal to the size of a semiconductor element and is suitable for high-density mounting.

【0002】[0002]

【従来の技術】近年では、半導体装置の小型軽量化、高
速化、高性能化が進み、半導体素子サイズと同程度の大
きさに形成されるに至っている。このような半導体装置
は、一般にCSP(チップサイズパッケージ)と呼ばれ
ている。
2. Description of the Related Art In recent years, semiconductor devices have been reduced in size, weight, speed, and performance, and have been formed to be approximately the same size as semiconductor elements. Such a semiconductor device is generally called a CSP (chip size package).

【0003】図9は、特開平8−102474号公報に
開示された従来の半導体装置を示す断面図である。
FIG. 9 is a sectional view showing a conventional semiconductor device disclosed in Japanese Patent Application Laid-Open No. 8-102474.

【0004】図9に示すように、従来の半導体装置10
1(以下、「CSP101」という。)は、キャリアフ
ィルム102の上に半導体素子103が接合されて構成
されている。
[0004] As shown in FIG.
1 (hereinafter, referred to as “CSP 101”) is configured by joining a semiconductor element 103 on a carrier film 102.

【0005】キャリアフィルム102は、有機絶縁フィ
ルム層104と、有機絶縁フィルム層104の下層に形
成された導体層105と、導体層105の下層に形成さ
れたレジスト材層106と、有機絶縁フィルム層104
の上層に形成された接着剤層107を有する。キャリア
フィルム102には有機絶縁フィルム層104と接着剤
層107とを貫通する複数のスルーホール108が形成
され、さらに各スルーホール108には半導体素子10
3の素子電極112に接続される金属バンプ109が形
成されている。また、CSP101が実装される基板
(不図示)にCSP101を接続するためにキャリアフ
ィルム102に形成された接続端子110には、バンプ
電極111が形成されている。
The carrier film 102 includes an organic insulating film layer 104, a conductor layer 105 formed below the organic insulating film layer 104, a resist material layer 106 formed below the conductor layer 105, and an organic insulating film layer 104. 104
Has an adhesive layer 107 formed as an upper layer. A plurality of through holes 108 are formed in the carrier film 102 so as to penetrate the organic insulating film layer 104 and the adhesive layer 107.
A metal bump 109 connected to the third device electrode 112 is formed. Further, bump electrodes 111 are formed on connection terminals 110 formed on the carrier film 102 for connecting the CSP 101 to a substrate (not shown) on which the CSP 101 is mounted.

【0006】半導体素子103の素子電極112はキャ
リアフィルム102の金属バンプ109に接続され、さ
らに、半導体素子103の回路配線面である底面は、キ
ャリアフィルム102の接着剤層107に接着されてい
る。
An element electrode 112 of the semiconductor element 103 is connected to a metal bump 109 of the carrier film 102, and a bottom surface, which is a circuit wiring surface of the semiconductor element 103, is adhered to an adhesive layer 107 of the carrier film 102.

【0007】上記のように構成されたCSP101で
は、用いられる半導体素子103の小型化・高集積化に
伴い、半導体素子103で多くの電力が消費されるた
め、高熱が発生する。そこで従来は、図10に示すよう
に、半導体素子103の上面にヒートシンク113を接
着剤114で接着して設置することにより、CSP10
1の熱放散性を向上させている。
[0007] In the CSP 101 configured as described above, a large amount of power is consumed by the semiconductor element 103 in accordance with the miniaturization and high integration of the semiconductor element 103 used, so that high heat is generated. Conventionally, as shown in FIG. 10, a CSP 10 is provided by attaching a heat sink 113 to the upper surface of the semiconductor element 103 with an adhesive 114.
1 has improved heat dissipation.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、接着剤を塗布してヒートシンクを取り
付ける必要があるため、半導体装置の構成材料および製
造工数が増加してしまう。さらに、半導体装置にヒート
シンクを設置した場合には、ヒートシンクの高さと接着
剤の厚みの分だけ半導体装置の高さが高くなり、半導体
装置が大型化するため、電子機器における半導体装置の
高密度実装を妨げるおそれがある。
However, in the conventional semiconductor device, since it is necessary to apply an adhesive and attach a heat sink, the constituent materials of the semiconductor device and the number of manufacturing steps are increased. Furthermore, when a heat sink is installed on the semiconductor device, the height of the semiconductor device is increased by the height of the heat sink and the thickness of the adhesive, and the semiconductor device is enlarged, so that the high density mounting of the semiconductor device in electronic equipment is performed. May be disturbed.

【0009】そこで本発明は、構成材料および製造工数
を増加させずに熱放散性を向上させることができる半導
体装置を提供することを目的とする。
Accordingly, an object of the present invention is to provide a semiconductor device capable of improving heat dissipation without increasing constituent materials and manufacturing steps.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、導体層を有するキャリアフ
ィルムと、前記キャリアフィルムに回路配線面が接合さ
れた半導体素子とにより構成される半導体装置におい
て、前記キャリアフィルムは前記半導体装置の回路配線
面よりも広く形成され、前記キャリアフィルムの、前記
半導体素子の回路配線面が接合されていない部分には、
前記半導体素子に発生する熱を放熱するための導体層が
形成されている。
To achieve the above object, a semiconductor device according to the present invention is a semiconductor device comprising a carrier film having a conductor layer and a semiconductor element having a circuit wiring surface joined to the carrier film. In the device, the carrier film is formed wider than the circuit wiring surface of the semiconductor device, and the carrier film has a portion where the circuit wiring surface of the semiconductor element is not bonded,
A conductor layer for radiating heat generated in the semiconductor element is formed.

【0011】これにより、キャリアフィルムに形成され
る導体層の面積が増加し、半導体装置の放熱効果が向上
する。
As a result, the area of the conductor layer formed on the carrier film increases, and the heat dissipation effect of the semiconductor device improves.

【0012】また、前記キャリアフィルムの、前記半導
体素子の回路配線面が接合されていない部分が前記半導
体素子の側面に接合されている構成とすることにより、
半導体装置の側面からの熱放散性が向上し、半導体装置
の熱放散性がより向上する。
[0012] Further, by adopting a configuration in which a portion of the carrier film where the circuit wiring surface of the semiconductor element is not bonded is bonded to a side surface of the semiconductor element.
The heat dissipation from the side of the semiconductor device is improved, and the heat dissipation of the semiconductor device is further improved.

【0013】さらに、前記キャリアフィルムの、前記半
導体素子の側面に接合されている部分が前記半導体素子
の側面と合同な形状に形成されている構成とすることに
より、半導体装置が半導体素子とほぼ同じ大きさに形成
される。
[0013] Further, the semiconductor device is substantially the same as the semiconductor element by adopting a configuration in which a portion of the carrier film that is joined to the side surface of the semiconductor element is formed in a shape congruent with the side surface of the semiconductor element. It is formed in size.

【0014】また、前記キャリアフィルムは、前記半導
体装置が基板に実装されたときに前記基板に実装されて
いる他の回路素子の上に延在される形状に形成されてい
る構成とすることにより、半導体装置に発生する熱と他
の回路素子に発生する熱とが、キャリアフィルムを通じ
て放散される。
[0014] Further, the carrier film is formed so as to extend over another circuit element mounted on the substrate when the semiconductor device is mounted on the substrate. In addition, heat generated in the semiconductor device and heat generated in other circuit elements are dissipated through the carrier film.

【0015】本発明の半導体装置の製造方法は、導体層
を有し、接合される半導体素子の回路配線面よりも広く
形成され、前記半導体素子の回路配線面が接合されない
部分には前記半導体素子に発生する熱を放熱するための
導体層が形成されているキャリアフィルムに、前記半導
体素子の回路配線面を接合する工程と、前記キャリアフ
ィルムの、前記半導体素子の回路配線面が接合されてい
ない部分を前記半導体素子の側面に接合する工程とを有
する。
According to a method of manufacturing a semiconductor device of the present invention, a semiconductor device has a conductor layer, is formed to be wider than a circuit wiring surface of a semiconductor element to be joined, and has a semiconductor element in a portion where the circuit wiring surface of the semiconductor element is not joined. Bonding a circuit wiring surface of the semiconductor element to a carrier film on which a conductor layer for radiating heat generated in the semiconductor film is formed, and the circuit wiring surface of the semiconductor element of the carrier film is not bonded. Joining the portion to the side surface of the semiconductor element.

【0016】これにより、構成材料および製造工数を増
加させずに熱放散性を向上させることができる半導体装
置であって、半導体素子の側面にキャリアフィルムが接
合されることにより熱放散性がさらに向上された半導体
装置が製造される。
According to the semiconductor device of the present invention, the heat dissipation can be improved without increasing the number of constituent materials and the number of manufacturing steps. The heat dissipation is further improved by bonding the carrier film to the side surface of the semiconductor element. The manufactured semiconductor device is manufactured.

【0017】さらに、導体層を有するフィルム部材を切
り抜いて前記キャリアフィルムを形成する工程を有する
ことにより、キャリアフィルムが効率よく形成される。
[0017] Further, the step of forming the carrier film by cutting out the film member having the conductor layer allows the carrier film to be formed efficiently.

【0018】さらには、前記導体層を有するフィルム部
材を切り抜いて前記キャリアフィルムを形成する工程で
は、前記キャリアフィルムが前記半導体素子の回路配線
面および側面の展開形状に相当する形状に形成されるこ
とにより、半導体装置の側面に接合されるキャリアフィ
ルムの形状が前記側面と合同な形状に形成されるので、
半導体装置が半導体素子とほぼ同じ大きさに形成され
る。
Further, in the step of forming the carrier film by cutting out the film member having the conductor layer, the carrier film is formed in a shape corresponding to a developed shape of a circuit wiring surface and a side surface of the semiconductor element. Thereby, the shape of the carrier film bonded to the side surface of the semiconductor device is formed in a shape congruent with the side surface,
A semiconductor device is formed to have substantially the same size as a semiconductor element.

【0019】[0019]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0020】(第1の実施形態)図1は、本発明の半導
体装置の第1の実施形態を示す断面図である。
(First Embodiment) FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention.

【0021】図1に示すように、本実施形態の半導体装
置1(以下、「CSP1」という。)は、キャリアフィ
ルム2の上に半導体素子3が接合されて構成されてい
る。CSP1は、従来の半導体装置と異なり、半導体素
子3の側面にもキャリアフィルム2が接合されている。
その他、キャリアフィルム2の有機絶縁フィルム層4、
導体層5、レジスト材層6、接着剤層7、スルーホール
8、金属バンプ9、接続端子10、バンプ電極11、お
よび半導体素子3の素子電極12の構成は、図9に示し
た従来の半導体装置101と同様であるので、詳しい説
明は省略する。
As shown in FIG. 1, a semiconductor device 1 (hereinafter, referred to as “CSP 1”) of the present embodiment is configured by joining a semiconductor element 3 on a carrier film 2. The CSP 1 is different from the conventional semiconductor device in that the carrier film 2 is also bonded to the side surface of the semiconductor element 3.
In addition, the organic insulating film layer 4 of the carrier film 2,
The configuration of the conductor layer 5, the resist material layer 6, the adhesive layer 7, the through hole 8, the metal bump 9, the connection terminal 10, the bump electrode 11, and the element electrode 12 of the semiconductor element 3 is the same as that of the conventional semiconductor shown in FIG. Since it is the same as the device 101, detailed description is omitted.

【0022】なお、キャリアフィルム2の導体層5は、
銅箔等により形成される。スルーホール8は、Arレー
ザ加工もしくはケミカルエッチングにより形成される。
また、金属バンプ9はメッキ法を用いて形成される。金
属バンプ9の材料にはAuが適しているが、その他、加
熱することによってCSP1の素子電極12に溶着され
る金属を用いることもできる。
The conductor layer 5 of the carrier film 2 is
It is formed of a copper foil or the like. The through hole 8 is formed by Ar laser processing or chemical etching.
The metal bumps 9 are formed using a plating method. Au is suitable for the material of the metal bumps 9, but other metals that are welded to the device electrodes 12 of the CSP 1 by heating can also be used.

【0023】図2は、図1に示したキャリアフィルムが
形成されたリボンフィルムを示す平面図である。
FIG. 2 is a plan view showing a ribbon film on which the carrier film shown in FIG. 1 is formed.

【0024】図2に示すように、キャリアフィルム2
は、フィルム部材である1本のリボンフィルム13に数
十個から数百個の単位で形成される。キャリアフィルム
2は、半導体素子2(図1参照)の底面および側面の展
開図に相当する形状に形成されている。キャリアフィル
ム2のうち、半導体素子3の回路配線面である底面に対
応する本体部2aには、導体層5(図1参照)の銅箔等
をパターンエッチングすることにより配線パターン(不
図示)が形成されている。一方、半導体素子3の側面に
対応する縁部2bには導体層5に配線パターンは形成さ
れず、銅箔等が縁部2bの全面に渡って平板状に形成さ
れている。なお、縁部2bの導体層5は信号配線として
は使用されない。各キャリアフィルム2は、後述するよ
うに、半導体素子3が搭載された後にリボンフィルム1
3から切り抜かれる。このように、複数のキャリアフィ
ルム2が形成されたリボンフィルム13からキャリアフ
ィルム2を切り抜くことにより、キャリアフィルム2を
効率よく形成することができる。
As shown in FIG.
Are formed in units of several tens to several hundreds on one ribbon film 13 which is a film member. The carrier film 2 is formed in a shape corresponding to a developed view of the bottom and side surfaces of the semiconductor element 2 (see FIG. 1). A wiring pattern (not shown) is formed by pattern-etching a copper foil or the like of the conductor layer 5 (see FIG. 1) on the main body 2a of the carrier film 2 corresponding to the bottom surface which is the circuit wiring surface of the semiconductor element 3. Is formed. On the other hand, no wiring pattern is formed on the conductor layer 5 at the edge 2b corresponding to the side surface of the semiconductor element 3, and copper foil or the like is formed in a flat plate shape over the entire surface of the edge 2b. The conductor layer 5 on the edge 2b is not used as a signal wiring. Each of the carrier films 2 is, as described later, a ribbon film 1 after the semiconductor element 3 is mounted.
Cut out from 3. As described above, the carrier film 2 can be efficiently formed by cutting out the carrier film 2 from the ribbon film 13 on which the plurality of carrier films 2 are formed.

【0025】次に、CSP1の製造工程を図3(a)〜
(g)、および図4を用いて説明する。図3は図1に示
した半導体装置の一連の製造工程を示す断面図、図4は
図3(e)に示したキャリアフィルムの上面図である。
Next, the manufacturing process of the CSP 1 will be described with reference to FIGS.
This will be described with reference to FIG. FIG. 3 is a sectional view showing a series of manufacturing steps of the semiconductor device shown in FIG. 1, and FIG. 4 is a top view of the carrier film shown in FIG.

【0026】第1工程:図3(a)に示すように、リボ
ンフィルム13に形成されたキャリアフィルム2の本体
部2aに形成された金属バンプ9と、半導体素子3の素
子電極12との位置合わせを行う。
First step: As shown in FIG. 3A, the positions of the metal bumps 9 formed on the main body 2a of the carrier film 2 formed on the ribbon film 13 and the device electrodes 12 of the semiconductor device 3 Perform alignment.

【0027】第2工程:図3(b)に示すように、金属
バンプ9を素子電極12に接触させる。次いで、ボンデ
ィングツール14を用いて、金属バンプ9を導体層5の
裏側から加熱し、さらに超音波振動を加えることによ
り、金属バンプ9を素子電極12に溶着させる。
Second step: As shown in FIG. 3B, the metal bumps 9 are brought into contact with the device electrodes 12. Next, the metal bump 9 is heated from the back side of the conductor layer 5 by using the bonding tool 14 and further subjected to ultrasonic vibration, so that the metal bump 9 is welded to the element electrode 12.

【0028】第3工程:図3(c)に示すように、半導
体素子3の底面と同じ大きさの圧着ツール15を用いて
キャリアフィルム2の本体部2aを半導体素子3に加熱
・押圧し、半導体素子3の回路配線面である底面をキャ
リアフィルム2の接着剤層7に接着させる。
Third step: As shown in FIG. 3C, the main body 2a of the carrier film 2 is heated and pressed against the semiconductor element 3 using a crimping tool 15 having the same size as the bottom surface of the semiconductor element 3, The bottom surface which is the circuit wiring surface of the semiconductor element 3 is bonded to the adhesive layer 7 of the carrier film 2.

【0029】第4工程:図3(d)に示すように、基板
(不図示)にCSP1(図1参照)を接続するために形
成された接続端子10に、バンプ電極11を形成する。
バンプ電極11の材料には半田を用いるのが一般的であ
るが、その他、CSP1が実装される基板等に形成され
た実装用配線との接合性が良好な金属を用いることもで
きる。
Fourth step: As shown in FIG. 3D, bump electrodes 11 are formed on the connection terminals 10 formed for connecting the CSP 1 (see FIG. 1) to a substrate (not shown).
In general, solder is used as the material of the bump electrode 11, but a metal having good bondability with a mounting wiring formed on a substrate or the like on which the CSP 1 is mounted can also be used.

【0030】第5工程:図3(e)および図4に示すよ
うに、リボンフィルム13からキャリアフィルム2を半
導体素子3の底面および側面の展開形状に相当する形状
に切り抜く。
Fifth step: As shown in FIGS. 3E and 4, the carrier film 2 is cut out from the ribbon film 13 into a shape corresponding to the developed shape of the bottom and side surfaces of the semiconductor element 3.

【0031】第6工程:まず、図3(f)に示すように
キャリアフィルム2の縁部2bを折り曲げる。次いで、
図3(g)に示すように、縁部2bを半導体素子3の側
面に加熱・押圧し、半導体素子3の側面とキャリアフィ
ルム2の接着剤層7とを接着させる。これにより、CS
P1が完成する。
Sixth step: First, as shown in FIG. 3F, the edge 2b of the carrier film 2 is bent. Then
As shown in FIG. 3 (g), the edge 2b is heated and pressed against the side surface of the semiconductor element 3, and the side surface of the semiconductor element 3 and the adhesive layer 7 of the carrier film 2 are bonded. As a result, CS
P1 is completed.

【0032】上記のように構成されたCSP1では、キ
ャリアフィルム2の導体層5を構成する銅箔等が優れた
熱放散性を有するため、キャリアフィルム2が放熱器と
しても作用する。特に、本実施形態のCSP1では、キ
ャリアフィルム2が半導体素子3の底面よりも広く形成
されているため、キャリアフィルム2に形成された導体
層5の面積が増加するので、半導体素子3に発生する熱
の放熱効果が向上する。そのため、従来の半導体装置の
ようにヒートシンクを設置する必要がないので、構成材
料および製造工数を増加させずにCSP1の熱放散性を
向上させることができる。
In the CSP 1 configured as described above, since the copper foil or the like forming the conductor layer 5 of the carrier film 2 has excellent heat dissipation, the carrier film 2 also functions as a radiator. In particular, in the CSP 1 of the present embodiment, since the carrier film 2 is formed wider than the bottom surface of the semiconductor element 3, the area of the conductor layer 5 formed on the carrier film 2 increases, and thus the CSP 1 is generated in the semiconductor element 3. The heat radiation effect is improved. Therefore, there is no need to install a heat sink unlike the conventional semiconductor device, and the heat dissipation of the CSP 1 can be improved without increasing the constituent materials and the number of manufacturing steps.

【0033】さらに、図1等に示すように、半導体素子
3の側面にキャリアフィルム2が接合されている構成と
することにより、側面からの熱放散性が向上するので、
CSP1の熱放散性をより向上させることができる。ま
た、半導体素子3の側面に接合されているキャリアフィ
ルム2を半導体素子3の側面と合同な形状(すなわち同
じ形状かつ同じ面積)に形成されている構成とすること
により、CSP1を半導体素子3とほぼ同じ大きさに形
成することができる。なお、半導体素子3の側面にキャ
リアフィルム2を接合する際には、キャリアフィルム2
に予め形成されている接着剤層7が用いられるため、接
着剤を別途塗布する必要がないという利点もある。
Further, as shown in FIG. 1 and the like, the configuration in which the carrier film 2 is bonded to the side surface of the semiconductor element 3 improves heat dissipation from the side surface.
The heat dissipation of the CSP 1 can be further improved. Further, by forming the carrier film 2 bonded to the side surface of the semiconductor element 3 to have the same shape as the side surface of the semiconductor element 3 (that is, the same shape and the same area), the CSP 1 can be combined with the semiconductor element 3. They can be formed in substantially the same size. When bonding the carrier film 2 to the side surface of the semiconductor element 3, the carrier film 2
Since the adhesive layer 7 formed in advance is used, there is also an advantage that it is not necessary to separately apply an adhesive.

【0034】ところで、上記のように半導体素子3の側
面にキャリアフィルム2を接合した場合には、キャリア
フィルム2の厚みの分だけCSP1の幅・長さが増大す
ることになる。
When the carrier film 2 is bonded to the side surface of the semiconductor element 3 as described above, the width and length of the CSP 1 are increased by the thickness of the carrier film 2.

【0035】一方、図9等に示した従来のCSP101
では、キャリアフィルム102に半導体素子103が接
着された後に、金属刃もしくはレーザカッタによって、
キャリアフィルム102がリボンフィルム(不図示)か
ら半導体素子102の底面と同形状に切り抜かれてい
る。
On the other hand, the conventional CSP 101 shown in FIG.
Then, after the semiconductor element 103 is bonded to the carrier film 102, by using a metal blade or a laser cutter.
A carrier film 102 is cut out from a ribbon film (not shown) in the same shape as the bottom surface of the semiconductor element 102.

【0036】しかしながら、金属刃を用いて切り抜く場
合には、金属刃の厚みの「切断しろ」が形成されるの
で、キャリアフィルム102は「切断しろ」の分だけ半
導体素子103の大きさよりも大きく切り抜かれること
になる。また、レーザカッタで切り抜く場合には、レー
ザ光が半導体素子103に接触しないようにレーザ光を
半導体素子103から離してキャリアフィルム102を
切り抜くので、やはりキャリアフィルムには「切断し
ろ」が形成される。従って、実際には、キャリアフィル
ム102は半導体素子103の各側面に対して「切断し
ろ」の分だけ突出しているので、キャリアフィルム10
2の大きさは半導体素子103と同じ大きさではない。
なお、この「切断しろ」の突出幅は50μm程度であ
り、キャリアフィルム102の厚みとほぼ同じである。
However, in the case of cutting using a metal blade, a "cut margin" having a thickness of the metal blade is formed, so that the carrier film 102 is cut out larger than the size of the semiconductor element 103 by the "cut margin". Will be. In the case of cutting out with a laser cutter, the laser light is cut away from the semiconductor element 103 so as not to contact the semiconductor element 103, so that the carrier film 102 is cut out. . Therefore, in practice, the carrier film 102 protrudes from each side surface of the semiconductor element 103 by an amount corresponding to the “cut margin”.
2 is not the same size as the semiconductor element 103.
The protrusion width of the “cut margin” is about 50 μm, which is almost the same as the thickness of the carrier film 102.

【0037】本実施形態のキャリアフィルム2の厚みも
従来と同じである。従って、半導体素子3の側面にキャ
リアフィルム2を接合した場合にはキャリアフィルム2
の厚みの分だけCSP1の幅・長さが増大するものの、
実質的には従来の半導体装置と同じ大きさであり、従来
に比べてCSP1が大型化するものではない。
The thickness of the carrier film 2 of the present embodiment is the same as that of the prior art. Therefore, when the carrier film 2 is bonded to the side surface of the semiconductor element 3, the carrier film 2
Although the width and length of CSP1 increase by the thickness of
The size is substantially the same as the conventional semiconductor device, and the CSP 1 does not become larger than the conventional semiconductor device.

【0038】なお、図1等に示したCSP1は、キャリ
アフィルム2の本体部2aが半導体素子3の底面と同じ
形状でかつ同じ面積に形成されているので、リアルチッ
プサイズ型CSPと呼ばれている。
The CSP 1 shown in FIG. 1 and the like is called a real chip size type CSP because the main body 2a of the carrier film 2 has the same shape and the same area as the bottom surface of the semiconductor element 3. I have.

【0039】次に、図1等に示した半導体装置の変形例
を説明する。
Next, a modification of the semiconductor device shown in FIG. 1 and the like will be described.

【0040】図5は、図1に示した半導体装置の変形例
を示す断面図である。
FIG. 5 is a sectional view showing a modification of the semiconductor device shown in FIG.

【0041】図5に示すように、本応用例の半導体装置
21(以下、「CSP21」という。)では、半導体素
子23が底面を除いて樹脂36で封止されることによ
り、被封止素子23’が構成されている。CSP21
は、キャリアフィルム22の本体部22aが半導体素子
23の底面よりも大きく、半導体素子23の底面に対し
て本体部22aの一部がフランジ状に突出しているた
め、フランジッド型CSPと呼ばれる。
As shown in FIG. 5, in the semiconductor device 21 of this application example (hereinafter referred to as “CSP 21”), the semiconductor element 23 is sealed with the resin 36 except for the bottom surface, so that the element to be sealed is removed. 23 'is constituted. CSP21
The main body 22a of the carrier film 22 is larger than the bottom surface of the semiconductor element 23, and a part of the main body part 22a protrudes in a flange shape from the bottom surface of the semiconductor element 23, so that it is called a flanged CSP.

【0042】その他、キャリアフィルム22の縁部22
b、有機絶縁フィルム層24、導体層25、レジスト材
層26、接着剤層27、スルーホール28、金属バンプ
29、接続端子30、バンプ電極31、および半導体素
子23の素子電極32の構成は、図1に示したCSP1
と同様であるので、詳しい説明は省略する。
In addition, the edge 22 of the carrier film 22
b, the configuration of the organic insulating film layer 24, the conductor layer 25, the resist material layer 26, the adhesive layer 27, the through hole 28, the metal bump 29, the connection terminal 30, the bump electrode 31, and the element electrode 32 of the semiconductor element 23 CSP1 shown in FIG.
Therefore, detailed description is omitted.

【0043】図6は、図5に示した半導体装置の一連の
製造工程を示す断面図である。
FIG. 6 is a sectional view showing a series of manufacturing steps of the semiconductor device shown in FIG.

【0044】本変形例では、図6(d)に示す第3’工
程において、半導体素子23が樹脂36によって樹脂封
止されて被封止素子23’が構成される。なお、被封止
素子23’の底面は、キャリアフィルム22の本体部2
2aと合同な形状(すなわち同じ形状かつ同じ面積)と
なるように構成される。その他、図6(a)に示す第1
工程、図6(b)に示す第2工程、図6(c)に示す第
3工程、図6(e)に示す第4工程、図6(f)に示す
第5工程、図6(g)および図6(h)に示す第6工程
は、それぞれ図3に示す各工程と同様であるので、説明
を省略する。また、図6(b)に示す第2工程で用いら
れるボンディングツール34、図6(c)に示す第3工
程で用いられる圧着ツール35は、それぞれ図3に示し
たボンディングツール14、圧着ツール15と同様に構
成されている。
In this modification, in a third step shown in FIG. 6D, the semiconductor element 23 is sealed with a resin 36 to form a sealed element 23 '. Note that the bottom surface of the element to be sealed 23 ′ is
It is configured to have the same shape (that is, the same shape and the same area) as 2a. In addition, as shown in FIG.
6B, a third step shown in FIG. 6C, a fourth step shown in FIG. 6E, a fifth step shown in FIG. 6F, and FIG. 6) and the sixth step shown in FIG. 6H are the same as the respective steps shown in FIG. The bonding tool 34 used in the second step shown in FIG. 6B and the crimping tool 35 used in the third step shown in FIG. 6C are respectively the bonding tool 14 and the crimping tool 15 shown in FIG. It is configured similarly to.

【0045】上記のように構成されたCSP21によれ
ば、フランジッド型とすることによって、キャリアフィ
ルム22の本体部22aをより広くすることができる。
これにより、半導体素子23が超小型であるために半導
体素子23の底面の面積程度では全てのバンプ電極31
を形成しきれない場合であっても、拡大された本体部2
2aに全てのバンプ電極31を形成することができる。
According to the CSP 21 configured as described above, the main body 22a of the carrier film 22 can be made wider by using a flanged type.
Accordingly, since the semiconductor element 23 is very small, all of the bump electrodes 31 have a size of about the area of the bottom surface of the semiconductor element 23.
Even if it is not possible to form the main body 2
All the bump electrodes 31 can be formed on 2a.

【0046】(第2の実施形態)図7は、本発明の半導
体装置の第2の実施形態を示す側面図である。
(Second Embodiment) FIG. 7 is a side view showing a semiconductor device according to a second embodiment of the present invention.

【0047】図7に示すように、本実施形態の半導体装
置41(以下、「CSP41」という。)では、図1等
に示したキャリアフィルム2よりもさらに大きな面積を
有するキャリアフィルム42の上に半導体装置43が接
着されている。本実施形態のキャリアフィルム42も図
1等に示したキャリアフィルム2と同様に構成され、半
導体素子43が接着されている接着剤層の下層には有機
絶縁フィルム層が形成され、有機絶縁フィルム層の下層
には導体層が、さらにその下層にはレジスト材層が形成
されている。キャリアフィルム42に形成されたバンプ
電極44は基板45上に形成された配線(不図示)に接
続されており、これにより、CSP41が基板45に実
装されている。
As shown in FIG. 7, in the semiconductor device 41 (hereinafter, referred to as “CSP 41”) of the present embodiment, a carrier film 42 having a larger area than the carrier film 2 shown in FIG. The semiconductor device 43 is bonded. The carrier film 42 of the present embodiment is also configured in the same manner as the carrier film 2 shown in FIG. 1 and the like. An organic insulating film layer is formed below the adhesive layer to which the semiconductor element 43 is adhered. A conductor layer is formed as a lower layer, and a resist material layer is formed as a lower layer. The bump electrode 44 formed on the carrier film 42 is connected to a wiring (not shown) formed on the substrate 45, whereby the CSP 41 is mounted on the substrate 45.

【0048】基板45に実装されたCSP41のキャリ
アフィルム42は、基板45に実装されている他の回路
素子46等の上に延在されている。
The carrier film 42 of the CSP 41 mounted on the substrate 45 extends on other circuit elements 46 and the like mounted on the substrate 45.

【0049】以上の構成により、キャリアフィルム42
の表面積が第1の実施形態に比べて一段と広くなること
から、CSP41の熱放散性が一層向上する。さらに、
キャリアフィルム42が他の回路素子46等の上に延在
されているので、放熱手段を具備しない他の回路素子4
6等に発生する熱を、キャリアフィルム42を通じて放
散させることができる。
With the above structure, the carrier film 42
Since the surface area of the CSP 41 is much larger than that of the first embodiment, the heat dissipation of the CSP 41 is further improved. further,
Since the carrier film 42 extends over the other circuit elements 46 and the like, the other circuit elements 4 having no heat radiating means are provided.
6 and the like can be dissipated through the carrier film 42.

【0050】なお、図7に示すように、キャリアフィル
ム42は他の回路素子46や基板45の配線に接触する
が、これらに接触するのはキャリアフィルム42のレジ
スト材層であるため、ショート等の電気的不具合が発生
することはない。
As shown in FIG. 7, the carrier film 42 comes into contact with other circuit elements 46 and the wiring of the substrate 45. Since the carrier film 42 comes into contact with the resist material layer of the carrier film 42, a short circuit or the like occurs. No electrical failure occurs.

【0051】また、キャリアフィルム42を大きく形成
する程、CSP41の放熱効果を向上させることができ
るが、CSP41が実装される基板45よりも小さく形
成することが望ましい。これにより、基板45を電子機
器等(不図示)に組み込む際のスペースがかさむことを
防ぎ、また、キャリアフィルム42を不用意に他の基板
等に引っかけるなどにより、CSP41が基板45から
はがれるなどの製造ミスを未然に防止することができ
る。
The larger the carrier film 42 is, the more the heat radiation effect of the CSP 41 can be improved. However, it is desirable to form the carrier film 42 smaller than the substrate 45 on which the CSP 41 is mounted. This prevents the space when the substrate 45 is incorporated into an electronic device or the like (not shown) from being increased, and the CSP 41 is detached from the substrate 45 by inadvertently hooking the carrier film 42 on another substrate or the like. Manufacturing errors can be prevented beforehand.

【0052】さらに、本実施形態のCSP41では、キ
ャリアフィルム42に半導体素子43を接合した例を示
したが、図8に示すように、樹脂47で封止された半導
体素子43’をキャリアフィルム42に接合してもよ
い。
Further, in the CSP 41 of the present embodiment, an example is shown in which the semiconductor element 43 is bonded to the carrier film 42. However, as shown in FIG. May be joined.

【0053】[0053]

【発明の効果】以上説明したように、本発明の半導体装
置は、キャリアフィルムが半導体装置の回路配線面より
も広く形成され、キャリアフィルムの半導体素子が接合
されていない部分には半導体素子の熱を放熱するための
導体層が形成されているので、構成材料および製造工数
を増加させずに熱放散性を向上させることができる。
As described above, in the semiconductor device of the present invention, the carrier film is formed to be wider than the circuit wiring surface of the semiconductor device, and the portion of the carrier film where the semiconductor element is not bonded is heated by the semiconductor element. Since the conductor layer for dissipating the heat is formed, the heat dissipation can be improved without increasing the constituent materials and the number of manufacturing steps.

【0054】また、キャリアフィルムの、半導体素子の
回路配線面が接合されていない部分を半導体素子の側面
に接合することにより、半導体装置の側面からの熱放散
性が向上するので、半導体装置の熱放散性をより向上さ
せることができる。
Further, by joining the portion of the carrier film where the circuit wiring surface of the semiconductor element is not joined to the side face of the semiconductor element, the heat dissipation from the side face of the semiconductor device is improved. The radiation performance can be further improved.

【0055】さらに、キャリアフィルムの、半導体素子
の側面に接合されている部分を半導体素子の側面と合同
な形状に形成することにより、半導体装置を半導体素子
とほぼ同じ大きさに形成することができる。
Further, by forming the portion of the carrier film that is joined to the side surface of the semiconductor element into a shape congruent with the side surface of the semiconductor element, the semiconductor device can be formed to have substantially the same size as the semiconductor element. .

【0056】また、キャリアフィルムを、半導体装置が
基板に実装されたときに基板に実装されている他の回路
素子の上に延在される形状に形成することにより、半導
体装置に発生する熱と他の回路素子に発生する熱とを、
キャリアフィルムを通じて放散させることができる。
Further, by forming the carrier film into a shape extending over another circuit element mounted on the substrate when the semiconductor device is mounted on the substrate, heat generated in the semiconductor device can be reduced. Heat generated in other circuit elements
It can be diffused through the carrier film.

【0057】本発明の半導体装置の製造方法は、接合さ
れる半導体素子の回路配線面よりも広く形成され、半導
体素子が接合されない部分に半導体素子に発生する熱を
放熱するための導体層が形成されているキャリアフィル
ムに半導体素子を接合する工程と、キャリアフィルム
の、半導体素子が接合されていない部分を半導体素子の
側面に接合する工程とを有するので、構成材料および製
造工数を増加させずに熱放散性を向上させることができ
る半導体装置であって、半導体素子の側面にキャリアフ
ィルムが接合されることにより熱放散性がさらに向上さ
れた半導体装置を製造することができる。
According to the method of manufacturing a semiconductor device of the present invention, a conductor layer for dissipating heat generated in the semiconductor element is formed in a portion where the semiconductor element is not joined, and is formed wider than a circuit wiring surface of the semiconductor element to be joined. Bonding the semiconductor element to the carrier film, and the step of bonding the part of the carrier film where the semiconductor element is not bonded to the side surface of the semiconductor element, without increasing the constituent materials and the number of manufacturing steps. A semiconductor device capable of improving heat dissipation can be manufactured, in which a carrier film is bonded to a side surface of a semiconductor element to further improve heat dissipation.

【0058】さらに、導体層を有するフィルム部材を切
り抜いてキャリアフィルムを形成する工程を加えること
により、キャリアフィルムを効率よく形成することがで
きる。
Further, a carrier film can be formed efficiently by adding a step of forming a carrier film by cutting out a film member having a conductor layer.

【0059】さらには、キャリアフィルムを形成する工
程では、キャリアフィルムを半導体素子の回路配線面お
よび側面の展開形状に相当する形状に形成することによ
り、キャリアフィルムの、半導体装置の側面に接合され
る部分の形状が前記側面と合同な形状に形成されるの
で、半導体装置を半導体素子とほぼ同じ大きさに形成す
ることができる。
Further, in the step of forming the carrier film, the carrier film is formed into a shape corresponding to the developed shape of the circuit wiring surface and the side surface of the semiconductor element, so that the carrier film is joined to the side surface of the semiconductor device. Since the shape of the portion is formed to be the same shape as the side surface, the semiconductor device can be formed to have substantially the same size as the semiconductor element.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の第1の実施形態を示す断
面図である。
FIG. 1 is a sectional view showing a first embodiment of a semiconductor device of the present invention.

【図2】図1に示したキャリアフィルムが形成されたリ
ボンフィルムを示す平面図である。
FIG. 2 is a plan view showing a ribbon film on which the carrier film shown in FIG. 1 is formed.

【図3】図1に示した半導体装置の一連の製造工程を示
す断面図である。
FIG. 3 is a cross-sectional view showing a series of manufacturing steps of the semiconductor device shown in FIG.

【図4】図3(e)に示したキャリアフィルムの上面図
である。
FIG. 4 is a top view of the carrier film shown in FIG.

【図5】図1に示した半導体装置の変形例を示す断面図
である。
FIG. 5 is a sectional view showing a modification of the semiconductor device shown in FIG. 1;

【図6】図5に示した半導体装置の一連の製造工程を示
す断面図である。
6 is a cross-sectional view showing a series of manufacturing steps of the semiconductor device shown in FIG.

【図7】本発明の半導体装置の第2の実施形態を示す側
面図である。
FIG. 7 is a side view showing a second embodiment of the semiconductor device of the present invention.

【図8】本発明の半導体装置の第2の実施形態を示す、
一部を破断した側面図である。
FIG. 8 shows a second embodiment of the semiconductor device of the present invention.
It is the side view which fractured | ruptured one part.

【図9】従来の半導体装置を示す断面図である。FIG. 9 is a sectional view showing a conventional semiconductor device.

【図10】従来の半導体装置の他の例を示す断面図であ
る。
FIG. 10 is a sectional view showing another example of a conventional semiconductor device.

【符号の説明】 1,21,41 半導体装置 2,22,42 キャリアフィルム 2a,22a 本体部 2b,22b 縁部 3,23,43,43’ 半導体素子 4,24 有機絶縁フィルム層 5,25 導体層 6,26 レジスト材層 7,27 接着剤層 8,28 スルーホール 9,29 金属バンプ 10,30 接続端子 11,31,44 バンプ電極 12,32 素子電極 13 リボンフィルム 14,34 ボンディングツール 15,35 圧着ツール 23’ 被封止素子 36,47 樹脂 45 基板 46 回路素子DESCRIPTION OF SYMBOLS 1,21,41 Semiconductor device 2,22,42 Carrier film 2a, 22a Body portion 2b, 22b Edge 3,23,43,43 'Semiconductor element 4,24 Organic insulating film layer 5,25 Conductor Layer 6,26 Resist material layer 7,27 Adhesive layer 8,28 Through hole 9,29 Metal bump 10,30 Connection terminal 11,31,44 Bump electrode 12,32 Device electrode 13 Ribbon film 14,34 Bonding tool 15, 35 Crimping tool 23 'Sealed element 36,47 Resin 45 Substrate 46 Circuit element

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 導体層を有するキャリアフィルムと、前
記キャリアフィルムに回路配線面が接合された半導体素
子とにより構成される半導体装置において、 前記キャリアフィルムは前記半導体装置の回路配線面よ
りも広く形成され、前記キャリアフィルムの、前記半導
体素子の回路配線面が接合されていない部分には、前記
半導体素子に発生する熱を放熱するための導体層が形成
されていることを特徴とする半導体装置。
1. A semiconductor device comprising a carrier film having a conductor layer and a semiconductor element having a circuit wiring surface joined to the carrier film, wherein the carrier film is formed wider than a circuit wiring surface of the semiconductor device. A semiconductor device, wherein a conductor layer for radiating heat generated in the semiconductor element is formed in a portion of the carrier film where a circuit wiring surface of the semiconductor element is not joined.
【請求項2】 前記キャリアフィルムの、前記半導体素
子の回路配線面が接合されていない部分が前記半導体素
子の側面に接合されている請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein a portion of the carrier film to which the circuit wiring surface of the semiconductor element is not bonded is bonded to a side surface of the semiconductor element.
【請求項3】 前記キャリアフィルムの、前記半導体素
子の側面に接合されている部分が前記半導体素子の側面
と合同な形状に形成されている請求項2記載の半導体装
置。
3. The semiconductor device according to claim 2, wherein a portion of said carrier film joined to a side surface of said semiconductor element is formed in a shape congruent with a side surface of said semiconductor element.
【請求項4】 前記キャリアフィルムは、前記半導体装
置が基板に実装されたときに前記基板に実装されている
他の回路素子の上に延在される形状に形成されている請
求項1記載の半導体装置。
4. The carrier film according to claim 1, wherein the carrier film is formed to extend on another circuit element mounted on the substrate when the semiconductor device is mounted on the substrate. Semiconductor device.
【請求項5】 導体層を有し、接合される半導体素子の
回路配線面よりも広く形成され、前記半導体素子の回路
配線面が接合されない部分には前記半導体素子に発生す
る熱を放熱するための導体層が形成されているキャリア
フィルムに、前記半導体素子の回路配線面を接合する工
程と、 前記キャリアフィルムの、前記半導体素子の回路配線面
が接合されていない部分を前記半導体素子の側面に接合
する工程とを有する半導体装置の製造方法。
5. A semiconductor device having a conductor layer formed to be wider than a circuit wiring surface of a semiconductor element to be joined, and dissipating heat generated in the semiconductor element to a portion where the circuit wiring surface of the semiconductor element is not joined. Bonding the circuit wiring surface of the semiconductor element to the carrier film on which the conductive layer is formed; and placing the portion of the carrier film where the circuit wiring surface of the semiconductor element is not bonded on the side surface of the semiconductor element. Joining the semiconductor device.
【請求項6】 導体層を有するフィルム部材を切り抜い
て前記キャリアフィルムを形成する工程を有する請求項
5記載の半導体装置の製造方法。
6. The method for manufacturing a semiconductor device according to claim 5, further comprising the step of forming the carrier film by cutting out a film member having a conductor layer.
【請求項7】 前記導体層を有するフィルム部材を切り
抜いて前記キャリアフィルムを形成する工程では、前記
キャリアフィルムが前記半導体素子の回路配線面および
側面の展開形状に相当する形状に形成される請求項6記
載の半導体装置の製造方法。
7. The step of cutting out a film member having a conductor layer to form the carrier film, wherein the carrier film is formed in a shape corresponding to a developed shape of a circuit wiring surface and a side surface of the semiconductor element. 7. The method for manufacturing a semiconductor device according to item 6.
JP9151264A 1997-06-09 1997-06-09 Semiconductor device and method of manufacturing the semiconductor device Expired - Fee Related JP2861984B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9151264A JP2861984B2 (en) 1997-06-09 1997-06-09 Semiconductor device and method of manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9151264A JP2861984B2 (en) 1997-06-09 1997-06-09 Semiconductor device and method of manufacturing the semiconductor device

Publications (2)

Publication Number Publication Date
JPH10340981A JPH10340981A (en) 1998-12-22
JP2861984B2 true JP2861984B2 (en) 1999-02-24

Family

ID=15514870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9151264A Expired - Fee Related JP2861984B2 (en) 1997-06-09 1997-06-09 Semiconductor device and method of manufacturing the semiconductor device

Country Status (1)

Country Link
JP (1) JP2861984B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449034B1 (en) * 1999-12-10 2004-09-18 앰코 테크놀로지 코리아 주식회사 semiconductor package and its manufacturing method

Also Published As

Publication number Publication date
JPH10340981A (en) 1998-12-22

Similar Documents

Publication Publication Date Title
JP3526788B2 (en) Method for manufacturing semiconductor device
US6803257B2 (en) Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board
US20080211079A1 (en) Heat dissipation methods and structures for semiconductor device
JP2000138313A (en) Semiconductor device and its manufacture
JP2000077563A (en) Semiconductor device and its manufacture
JP2000138317A (en) Semiconductor device and its manufacture
JP2001085603A (en) Semiconductor device
JP3018789B2 (en) Semiconductor device
JP2861984B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2936540B2 (en) Circuit board, method of manufacturing the same, and method of manufacturing semiconductor package using the same
JPS63190363A (en) Power package
JP2748771B2 (en) Film carrier semiconductor device and method of manufacturing the same
KR100239387B1 (en) Ball grid array semiconductor package and the manufacture method
JPH11163197A (en) Semiconductor mounting board
JPH0878599A (en) Integrated circuit package and manufacture thereof
JPH09246416A (en) Semiconductor device
JP4881369B2 (en) Manufacturing method of semiconductor device
JP3336235B2 (en) Semiconductor device and manufacturing method thereof
JP3258564B2 (en) Semiconductor device and manufacturing method thereof
JP3036484B2 (en) Semiconductor device and manufacturing method thereof
JPH0982752A (en) Semiconductor device
JP2000138340A (en) Hybrid module
JP2004288814A (en) Semiconductor device and its manufacturing method, circuit board and electronic apparatus
JPH08181168A (en) Semiconductor device
JP3039485B2 (en) Semiconductor package for surface mounting and method of manufacturing the same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees