JP2858920B2 - 光起電力素子の製造方法 - Google Patents
光起電力素子の製造方法Info
- Publication number
- JP2858920B2 JP2858920B2 JP2276643A JP27664390A JP2858920B2 JP 2858920 B2 JP2858920 B2 JP 2858920B2 JP 2276643 A JP2276643 A JP 2276643A JP 27664390 A JP27664390 A JP 27664390A JP 2858920 B2 JP2858920 B2 JP 2858920B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- forming
- region
- amorphous semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、太陽電池，光センサ等として用いられる光
起電力素子の製造方法に関する。
起電力素子の製造方法に関する。
一般に、光起電力素子はガラス等の透光性基板上に透
明電極と導電型がｐ型、ｉ型、ｎ型のアモルファス半導
体層と裏面電極とをこの順序に積層して構成されてい
る。
明電極と導電型がｐ型、ｉ型、ｎ型のアモルファス半導
体層と裏面電極とをこの順序に積層して構成されてい
る。
このような光起電力素子は安価である利点を有する反
面、単結晶シリコンを基板に用いた光起電力素子と比較
して光電変換効率が低いという問題があった。
面、単結晶シリコンを基板に用いた光起電力素子と比較
して光電変換効率が低いという問題があった。
この対策として光電変換効率の向上を図るべく半導体
層をアモルファス層と結晶系半導体層とを積層して構成
したものが提案されており、その構造は、Technical Di
gest of 2nd International Photovoltaic Science and
Engieering Conference 1986,394〜397頁に開示されて
いるように、ｐ型の多結晶シリコンとｎ型の非晶質シリ
コンとの積層体で構成されている。
層をアモルファス層と結晶系半導体層とを積層して構成
したものが提案されており、その構造は、Technical Di
gest of 2nd International Photovoltaic Science and
Engieering Conference 1986,394〜397頁に開示されて
いるように、ｐ型の多結晶シリコンとｎ型の非晶質シリ
コンとの積層体で構成されている。
ところで従来にあっては多結晶シリコン層は低コスト
化のため通常はCVD法、又はCVD法と再結晶化等を組み合
わせた方法で形成しているが、これらの方法は多結晶シ
リコンの粒径が小さく、それだけ多くの粒界を含むこと
となる。この粒界では光生成キャリアの再結合等が起こ
り易いという性質があり、光電変換効率の向上を図る上
での障害となっている。
化のため通常はCVD法、又はCVD法と再結晶化等を組み合
わせた方法で形成しているが、これらの方法は多結晶シ
リコンの粒径が小さく、それだけ多くの粒界を含むこと
となる。この粒界では光生成キャリアの再結合等が起こ
り易いという性質があり、光電変換効率の向上を図る上
での障害となっている。
本発明はかかる事情に鑑みなされたものであって、結
晶粒が大きく、粒界が小さい高品質の多結晶半導体層を
備えた光起電力素子を製造する方法を提供することにあ
る。
晶粒が大きく、粒界が小さい高品質の多結晶半導体層を
備えた光起電力素子を製造する方法を提供することにあ
る。
本発明の第１の発明は、基体上に導電性を決定する不
純物を高濃度にドープした一導電型の非晶質半導体層を
設け、この非晶質半導体層上に絶縁膜を形成し、この絶
縁膜にパターニングを施して、前記非晶質半導体層表面
が露出する開孔領域を部分的に形成する工程と、前記絶
縁膜及び開孔領域を含んで基体上面に真性非晶質半導体
層を形成し、これに熱処理を施し前記開孔領域の下に位
置する一導電型の非晶質半導体層を核として結晶化を進
め、一導電型の多結晶半導体層を形成する工程と、この
多結晶半導体層上に他導電型の半導体層を形成する工程
と、前記開孔領域上に位置する他導電型の半導体層領域
とコンタクトする電極を形成する工程とを備えたことを
特徴とする。
純物を高濃度にドープした一導電型の非晶質半導体層を
設け、この非晶質半導体層上に絶縁膜を形成し、この絶
縁膜にパターニングを施して、前記非晶質半導体層表面
が露出する開孔領域を部分的に形成する工程と、前記絶
縁膜及び開孔領域を含んで基体上面に真性非晶質半導体
層を形成し、これに熱処理を施し前記開孔領域の下に位
置する一導電型の非晶質半導体層を核として結晶化を進
め、一導電型の多結晶半導体層を形成する工程と、この
多結晶半導体層上に他導電型の半導体層を形成する工程
と、前記開孔領域上に位置する他導電型の半導体層領域
とコンタクトする電極を形成する工程とを備えたことを
特徴とする。
本発明の第２の発明は、基体上に絶縁膜を形成し、こ
の絶縁膜にパターニングを施して、基体表面が露出する
開孔領域を部分的に形成する工程と、この開孔領域にの
み導電性を決定する不純物を高濃度にドープした一導電
型の非晶質半導体層を選択的に形成する工程と、この非
晶質半導体層及び前記絶縁膜を含んで前記基体上に真性
非晶質半導体層を形成する工程と、これに熱処理を施し
前記一導電型の非晶質半導体層を核として結晶化を進
め、一導電型の多結晶半導体層を形成する工程と、この
多結晶半導体層上に他導電型の半導体層を形成する工程
と、前記開孔領域上に位置する他導電型の半導体層領域
とコンタクトする電極を形成する工程とを備えたことを
特徴とする。
の絶縁膜にパターニングを施して、基体表面が露出する
開孔領域を部分的に形成する工程と、この開孔領域にの
み導電性を決定する不純物を高濃度にドープした一導電
型の非晶質半導体層を選択的に形成する工程と、この非
晶質半導体層及び前記絶縁膜を含んで前記基体上に真性
非晶質半導体層を形成する工程と、これに熱処理を施し
前記一導電型の非晶質半導体層を核として結晶化を進
め、一導電型の多結晶半導体層を形成する工程と、この
多結晶半導体層上に他導電型の半導体層を形成する工程
と、前記開孔領域上に位置する他導電型の半導体層領域
とコンタクトする電極を形成する工程とを備えたことを
特徴とする。
本発明の第３の発明は、基体上に導電性を決定する不
純物を高濃度にドープした一導電型の非晶質半導体層を
設け、この非晶質半導体層上に絶縁膜を形成し、この絶
縁膜にパターニングを施して、前記非晶質半導体層表面
が露出する海峡領域を部分的に形成する工程と、前記絶
縁膜及び海峡領域を含んで基体上面に真性非晶質半導体
層を形成し、これに熱処理を施し前記海峡領域の下に位
置する一導電型の非晶質半導体層を核として結晶化を進
め、一導電型の多結晶半導体層を形成する工程と、この
多結晶半導体層上に他導電型の半導体層を形成する工程
と、前記海峡領域上に位置する他導電型の半導体層領域
とコンタクトする電極を形成する工程とを備えたことを
特徴とする。
純物を高濃度にドープした一導電型の非晶質半導体層を
設け、この非晶質半導体層上に絶縁膜を形成し、この絶
縁膜にパターニングを施して、前記非晶質半導体層表面
が露出する海峡領域を部分的に形成する工程と、前記絶
縁膜及び海峡領域を含んで基体上面に真性非晶質半導体
層を形成し、これに熱処理を施し前記海峡領域の下に位
置する一導電型の非晶質半導体層を核として結晶化を進
め、一導電型の多結晶半導体層を形成する工程と、この
多結晶半導体層上に他導電型の半導体層を形成する工程
と、前記海峡領域上に位置する他導電型の半導体層領域
とコンタクトする電極を形成する工程とを備えたことを
特徴とする。
本発明の第４の発明は、基体上に絶縁膜を形成し、こ
の絶縁膜にパターニングを施して、基体表面が露出する
海峡領域を部分的に形成する工程と、この海峡領域にの
み導電性を決定する不純物を高濃度にドープした一導電
型の非晶質半導体層を選択的に形成する工程と、この非
晶質半導体層及び前記絶縁膜を含んで前記基体上に真性
非晶質半導体層を形成する工程と、これに熱処理を施し
前記一導電型の非晶質半導体層を核として結晶化を進
め、一導電型の多結晶半導体層を形成する工程と、この
多結晶半導体層上に他導電型の半導体層を形成する工程
と、前記海峡領域上に位置する他導電型の半導体層領域
とコンタクトする電極を形成する工程とを備えたことを
特徴とする。
の絶縁膜にパターニングを施して、基体表面が露出する
海峡領域を部分的に形成する工程と、この海峡領域にの
み導電性を決定する不純物を高濃度にドープした一導電
型の非晶質半導体層を選択的に形成する工程と、この非
晶質半導体層及び前記絶縁膜を含んで前記基体上に真性
非晶質半導体層を形成する工程と、これに熱処理を施し
前記一導電型の非晶質半導体層を核として結晶化を進
め、一導電型の多結晶半導体層を形成する工程と、この
多結晶半導体層上に他導電型の半導体層を形成する工程
と、前記海峡領域上に位置する他導電型の半導体層領域
とコンタクトする電極を形成する工程とを備えたことを
特徴とする。
導電性を決定する不純物が高濃度にドープされた非晶
質半導体層は、これを加熱した場合、真性非晶質半導体
層より結晶化が早く進む。従って、このドープされた非
晶質半導体層を核として結晶化が進み、結晶粒の大きい
多結晶半導体層が形成され、しかも、粒界は隣接する核
となる一導電型の非晶質半導体層間に形成されるので、
結晶化の核となる開孔領域又は海峡領域上に電極を形成
することにより、電極間の光生成キャリアの移動は粒界
を横切る確立が少なくなり、光生成キャリアの再結合が
大幅に抑制できる。
質半導体層は、これを加熱した場合、真性非晶質半導体
層より結晶化が早く進む。従って、このドープされた非
晶質半導体層を核として結晶化が進み、結晶粒の大きい
多結晶半導体層が形成され、しかも、粒界は隣接する核
となる一導電型の非晶質半導体層間に形成されるので、
結晶化の核となる開孔領域又は海峡領域上に電極を形成
することにより、電極間の光生成キャリアの移動は粒界
を横切る確立が少なくなり、光生成キャリアの再結合が
大幅に抑制できる。
まず、第１図及び第２図に従い本発明の第１の発明に
ついて説明する。
ついて説明する。
第１図は本発明の光起電力素子の製造方法の一工程を
示す平面図、第２図（ａ）ないし（ｇ）は、本発明の光
起電力素子の製造方法を工程順に示す断面図であり、第
２図（ｂ）は第１図のＢ−Ｂ線断面図である。
示す平面図、第２図（ａ）ないし（ｇ）は、本発明の光
起電力素子の製造方法を工程順に示す断面図であり、第
２図（ｂ）は第１図のＢ−Ｂ線断面図である。
第２図（ａ）に示すように、裏面電極となる導電性基
板からなる基体１上にｎ型不純物が高濃度にドープされ
た膜厚5000Åのn+型非晶質シリコン層２を形成し、この
非晶質シリコン層２上に酸化シリコンなどの絶縁膜３を
形成する。
板からなる基体１上にｎ型不純物が高濃度にドープされ
た膜厚5000Åのn+型非晶質シリコン層２を形成し、この
非晶質シリコン層２上に酸化シリコンなどの絶縁膜３を
形成する。
上述のn+型非晶質シリコン層２は、例えば高周波（R
F）グロー放電法により、基体１上に形成する。反応ガ
スとしてはSiH4を10sccm、PH3（１％）／H2を10sccm混
合して導入する。そして、基体温度は300℃、RFパワー
は20W、ガス圧力は300mtorrである。
F）グロー放電法により、基体１上に形成する。反応ガ
スとしてはSiH4を10sccm、PH3（１％）／H2を10sccm混
合して導入する。そして、基体温度は300℃、RFパワー
は20W、ガス圧力は300mtorrである。
また、絶縁膜３として、酸化シリコンを成膜する場合
には、例えば、スパッタリングにより形成する。成膜条
件は、反応ガスとしてアルゴン（Ar）16sccm、酸素
（O2）4sccmを用い、RFパワーは300W、基体温度は300℃
である。
には、例えば、スパッタリングにより形成する。成膜条
件は、反応ガスとしてアルゴン（Ar）16sccm、酸素
（O2）4sccmを用い、RFパワーは300W、基体温度は300℃
である。
続いて、第１図及び第２図（ｂ）に示すように、絶縁
膜３をフォトリソグラフィーによりパターニングして、
絶縁膜３からなる陸領域13を残存させn+非晶質シリコン
層２表面が露出する開孔領域20を部分的に形成する。
膜３をフォトリソグラフィーによりパターニングして、
絶縁膜３からなる陸領域13を残存させn+非晶質シリコン
層２表面が露出する開孔領域20を部分的に形成する。
次に第２図（ｃ）に示すように陸領域13及び開孔領域
20を含んで基体１上面に膜厚10μｍのｉ型非晶質シリコ
ン層４を形成する。このｉ型非晶質シリコン層４とn+型
非晶質シリコン層２は開孔領域20上で部分的に接触す
る。
20を含んで基体１上面に膜厚10μｍのｉ型非晶質シリコ
ン層４を形成する。このｉ型非晶質シリコン層４とn+型
非晶質シリコン層２は開孔領域20上で部分的に接触す
る。
このｉ型非晶質シリコン４はRFグロー放電で形成さ
れ、この成膜条件としては、基体の温度を550℃に保持
し、圧力300mTorr、RFパワー20W、SiH4流量10sccmであ
る。
れ、この成膜条件としては、基体の温度を550℃に保持
し、圧力300mTorr、RFパワー20W、SiH4流量10sccmであ
る。
然る後、第２図（ｄ）に示すように、上述の処理を施
した基体１を真空容器内に入れ、温度600℃に保持し
て、熱処理を施すことにより、非晶質シリコン層を結晶
化させ、n+型多結晶シリコン層12及びn-型多結晶シリコ
ン層14が形成される。この結晶化処理は固相成長と呼ば
れ、n+型非晶質シリコン層２がｉ型非晶質シリコン層４
より早く結晶化するので、開孔領域20に位置するn+型非
晶質シリコン２が結晶化の核となり、この開孔領域20部
分から放射状に結晶化が進む。従って、隣り合う開孔領
域20、20の中間部に粒界部分22が集中する。
した基体１を真空容器内に入れ、温度600℃に保持し
て、熱処理を施すことにより、非晶質シリコン層を結晶
化させ、n+型多結晶シリコン層12及びn-型多結晶シリコ
ン層14が形成される。この結晶化処理は固相成長と呼ば
れ、n+型非晶質シリコン層２がｉ型非晶質シリコン層４
より早く結晶化するので、開孔領域20に位置するn+型非
晶質シリコン２が結晶化の核となり、この開孔領域20部
分から放射状に結晶化が進む。従って、隣り合う開孔領
域20、20の中間部に粒界部分22が集中する。
その後、第２図（ｅ）に示すように、n-型多結晶シリ
コン層14上に膜厚500ÅのP+型非晶質シリコン層５を形
成し、そして、このP+型非晶質シリコン層５上に、酸化
シリコン等からなる膜厚5000Åの絶縁膜６を形成する。
コン層14上に膜厚500ÅのP+型非晶質シリコン層５を形
成し、そして、このP+型非晶質シリコン層５上に、酸化
シリコン等からなる膜厚5000Åの絶縁膜６を形成する。
上述のP+型非晶質シリコン層５は、例えば高周波グロ
ー放電法により形成する。反応ガスは、SiH4を10sccm、
B2H6（１％）／H2を10sccm混合して導入する。そして、
基体温度は300℃、RFパワーは20W、ガス圧力は300mtorr
である。
ー放電法により形成する。反応ガスは、SiH4を10sccm、
B2H6（１％）／H2を10sccm混合して導入する。そして、
基体温度は300℃、RFパワーは20W、ガス圧力は300mtorr
である。
また、絶縁膜６として、酸化シリコンを成膜する場合
には、例えばスパッタリングにより形成する。成膜条件
は、反応ガスとしてアルゴン（Ar）16sccm、酸素（O2）
4sccmを用い、RFパワーは300W、基体温度は300℃であ
る。
には、例えばスパッタリングにより形成する。成膜条件
は、反応ガスとしてアルゴン（Ar）16sccm、酸素（O2）
4sccmを用い、RFパワーは300W、基体温度は300℃であ
る。
然る後、第２図（ｆ）に示すように、絶縁膜６をフォ
トリソグラフィによりパターニングし開孔領域20上に位
置する箇所にコンタクトホール16を形成する。
トリソグラフィによりパターニングし開孔領域20上に位
置する箇所にコンタクトホール16を形成する。
最後に、第２図（ｇ）に示すように、絶縁膜６上に
銀、チタン、アルミニウム、銅等の金属又はその多層膜
からなる表面電極層を蒸着又はスパッタリングにより形
成し、この表面電極層とP+型非晶質シリコン層５とはコ
ンタクトホール16を介して接続される。そして、この表
面電極層を選択的にエッシチングしてコンタクトホール
16付近のみを残存させて、櫛型の表面電極７を形成す
る。
銀、チタン、アルミニウム、銅等の金属又はその多層膜
からなる表面電極層を蒸着又はスパッタリングにより形
成し、この表面電極層とP+型非晶質シリコン層５とはコ
ンタクトホール16を介して接続される。そして、この表
面電極層を選択的にエッシチングしてコンタクトホール
16付近のみを残存させて、櫛型の表面電極７を形成す
る。
而して、このような本発明により形成された素子にあ
っては、表面電極７側より光が投射されると光キャリア
が生成し、生成した光キャリアは夫々裏面電極となる基
体１側と表面電極７側に集電される。そして、前述した
ように、表面電極７は開孔領域20の上でコンタクトさ
れ、且つ粒界22は開孔領域20、20の中間部に位置するた
め、光キャリアは粒界22を横切る確立が少なくなり、光
キャリアの再結合が大幅に抑制でき、光電変換効率を向
上させることができる。
っては、表面電極７側より光が投射されると光キャリア
が生成し、生成した光キャリアは夫々裏面電極となる基
体１側と表面電極７側に集電される。そして、前述した
ように、表面電極７は開孔領域20の上でコンタクトさ
れ、且つ粒界22は開孔領域20、20の中間部に位置するた
め、光キャリアは粒界22を横切る確立が少なくなり、光
キャリアの再結合が大幅に抑制でき、光電変換効率を向
上させることができる。
次に、第３図（ａ）ないし（ｇ）に従い本発明の第２
の発明について説明する。
の発明について説明する。
第３図は、第１図及び第２図の実施例に示したものと
同じく本発明起電力素子の製造方法を工程順に示す断面
図である。
同じく本発明起電力素子の製造方法を工程順に示す断面
図である。
第３図（ａ）に示すように、裏面電極となる導電性基
板からなる基体１上に、酸化シリコンなどの絶縁膜を形
成し、その後、フォトリソグラフィーによりパターニン
グして、この絶縁膜から成る陸領域13を残存させ、基体
１表面が露出する開孔領域20を形成する。この絶縁膜は
前述した実施例と同様に、例えばスパッタリングにより
形成する。成膜条件は、反応ガスとしてアルゴン（Ar）
16sccm、酸素（O2）4sccmを用い、RFパワーは300W基体
温度は300℃である。
板からなる基体１上に、酸化シリコンなどの絶縁膜を形
成し、その後、フォトリソグラフィーによりパターニン
グして、この絶縁膜から成る陸領域13を残存させ、基体
１表面が露出する開孔領域20を形成する。この絶縁膜は
前述した実施例と同様に、例えばスパッタリングにより
形成する。成膜条件は、反応ガスとしてアルゴン（Ar）
16sccm、酸素（O2）4sccmを用い、RFパワーは300W基体
温度は300℃である。
続いて、第３図（ｂ）に示すように、ｎ型不純物が高
濃度にドープされた膜厚5000Åのn+型非晶質シリコン層
２を全面に形成し、パターニングを施して、開孔領域20
にのみn+型非晶質シリコン層２を残存させる。
濃度にドープされた膜厚5000Åのn+型非晶質シリコン層
２を全面に形成し、パターニングを施して、開孔領域20
にのみn+型非晶質シリコン層２を残存させる。
このn+型非晶質シリコン層２は、前述の実施例と同様
に高周波グロー放電により形成する。
に高周波グロー放電により形成する。
次に第３図（ｃ）に示すように、n+型非晶質シリコン
層２及び陸領域13を含んで、基体１の上に膜厚10μｍの
ｉ型非晶質シリコン層４を形成する。このｉ型非晶質シ
リコン４は前述の実施例と同様にRFグロー放電で形成さ
れる。
層２及び陸領域13を含んで、基体１の上に膜厚10μｍの
ｉ型非晶質シリコン層４を形成する。このｉ型非晶質シ
リコン４は前述の実施例と同様にRFグロー放電で形成さ
れる。
然る後、第３図（ｄ）に示すように、上述の処理を施
した基体１を真空容器内に入れ、温度600℃に保持し、
熱処理を施して、固相成長させることにより非晶質シリ
コン層を結晶化させ、n+型多結晶シリコン層12及びn-型
多結晶シリコン層14を形成する。
した基体１を真空容器内に入れ、温度600℃に保持し、
熱処理を施して、固相成長させることにより非晶質シリ
コン層を結晶化させ、n+型多結晶シリコン層12及びn-型
多結晶シリコン層14を形成する。
この固相成長においては、開孔領域20に形成されたn+
型非晶質シリコン２が結晶化の核となり、この開孔領域
20部分から放射状に結晶化が進む。従って、隣り合う開
孔領域20、20の中間部に粒界部分22が集中する。
型非晶質シリコン２が結晶化の核となり、この開孔領域
20部分から放射状に結晶化が進む。従って、隣り合う開
孔領域20、20の中間部に粒界部分22が集中する。
その後、第３図（ｅ）ないし第３図（ｇ）に示す工程
により、光起電力素子が形成される。この第３図（ｅ）
ないし第３図（ｇ）は前述の第２図（ｅ）ないし第２図
（ｇ）に示す工程と同じ工程であるので、ここでは説明
を省略する。
により、光起電力素子が形成される。この第３図（ｅ）
ないし第３図（ｇ）は前述の第２図（ｅ）ないし第２図
（ｇ）に示す工程と同じ工程であるので、ここでは説明
を省略する。
続いて、第４図及び第５図に従い本発明の第３の発明
について説明する。
について説明する。
第４図は本発明の光起電力素子の製造方法の一工程を
示す平面図、第５図（ａ）ないし（ｇ）は、本発明の光
起電力素子の製造方法を工程順に示す断面図であり、第
５図（ｂ）は第５図のＢ−Ｂ線断面図である。
示す平面図、第５図（ａ）ないし（ｇ）は、本発明の光
起電力素子の製造方法を工程順に示す断面図であり、第
５図（ｂ）は第５図のＢ−Ｂ線断面図である。
第５図（ａ）に示すように、裏面電極となる導電性基
板からなる基体１上にｎ型不純物が高濃度にドープされ
た膜厚5000Åのn+型非晶質シリコン層２を形成し、この
非晶質シリコン層２上に酸化シリコンなどの絶縁膜３を
形成する。
板からなる基体１上にｎ型不純物が高濃度にドープされ
た膜厚5000Åのn+型非晶質シリコン層２を形成し、この
非晶質シリコン層２上に酸化シリコンなどの絶縁膜３を
形成する。
上述のn+型非晶質シリコン層２は、例えば高周波（R
F）グロー放電法により、基体１上に形成する。反応ガ
スとしてはSiH4を10sccm、PH3（１％）／H2を10sccm混
合して導入する。そして、基体温度は300℃、RFパワー
は20W、ガス圧力は300mtorrである。
F）グロー放電法により、基体１上に形成する。反応ガ
スとしてはSiH4を10sccm、PH3（１％）／H2を10sccm混
合して導入する。そして、基体温度は300℃、RFパワー
は20W、ガス圧力は300mtorrである。
また、絶縁膜３として、酸化シリコンを成膜する場合
には、例えば、スパッタリングにより形成する。成膜条
件は、反応ガスとしてアルゴン（Ar）16sccm、酸素
（O2）4sccmを用い、RFパワーは300W、基体温度は300℃
である。
には、例えば、スパッタリングにより形成する。成膜条
件は、反応ガスとしてアルゴン（Ar）16sccm、酸素
（O2）4sccmを用い、RFパワーは300W、基体温度は300℃
である。
続いて、第４図及び第５図（ｂ）に示すように、絶縁
膜３をフォトリソグラフィーによりパターニングして、
絶縁膜３からなる島状領域13aを残存させて、n+非晶質
シリコン層２表面が露出する海峡領域20aを部分的に形
成する。
膜３をフォトリソグラフィーによりパターニングして、
絶縁膜３からなる島状領域13aを残存させて、n+非晶質
シリコン層２表面が露出する海峡領域20aを部分的に形
成する。
次に第５図（ｃ）に示すように島状領域13a及び海峡
領域20aを含んで基体１上面に膜厚10μｍのｉ型非晶質
シリコン層４を形成する。このｉ型非晶質シリコン層４
とn+型非晶質シリコン層２は海峡領域20a上で部分的に
接触する。
領域20aを含んで基体１上面に膜厚10μｍのｉ型非晶質
シリコン層４を形成する。このｉ型非晶質シリコン層４
とn+型非晶質シリコン層２は海峡領域20a上で部分的に
接触する。
このｉ型非晶質シリコン４はRFグロー放電で形成さ
れ、この成膜条件としては、基体の温度を550℃に保持
し、圧力300mTorr、RFパワー20W、SiH4流量10sccmであ
る。
れ、この成膜条件としては、基体の温度を550℃に保持
し、圧力300mTorr、RFパワー20W、SiH4流量10sccmであ
る。
然る後、第５図（ｄ）に示すように、上述の処理を施
した基体１を真空容器内に入れ、温度600℃に保持し
て、熱処理を施すことにより、非晶質シリコン層を結晶
化させ、n+型多結晶シリコン層12及びn-型多結晶シリコ
ン層14が形成される。この結晶化処理は固相成長と呼ば
れ、n+型非晶質シリコン層２がｉ型非晶質シリコン層４
より早く結晶化するので、開孔領域20に位置するn+型非
晶質シリコン２が結晶化の核となり、この海峡領域20a
部分から放射状に結晶化が進む。従って、隣り合う海峡
領域20a、20aの中間部に粒界部分22が集中する。
した基体１を真空容器内に入れ、温度600℃に保持し
て、熱処理を施すことにより、非晶質シリコン層を結晶
化させ、n+型多結晶シリコン層12及びn-型多結晶シリコ
ン層14が形成される。この結晶化処理は固相成長と呼ば
れ、n+型非晶質シリコン層２がｉ型非晶質シリコン層４
より早く結晶化するので、開孔領域20に位置するn+型非
晶質シリコン２が結晶化の核となり、この海峡領域20a
部分から放射状に結晶化が進む。従って、隣り合う海峡
領域20a、20aの中間部に粒界部分22が集中する。
その後、第５図（ｅ）ないし第５図（ｇ）に示す工程
により、光起電力素子が形成される。この第５図（ｅ）
ないし第５図（ｇ）は前述の第２図（ｅ）ないし第２図
（ｇ）に示す工程と同じ工程であるので、ここでは説明
を省略する。
により、光起電力素子が形成される。この第５図（ｅ）
ないし第５図（ｇ）は前述の第２図（ｅ）ないし第２図
（ｇ）に示す工程と同じ工程であるので、ここでは説明
を省略する。
而して、このような本発明により形成された素子にあ
っては、表面電極７側より光が投射されると光キャリア
が生成し、生成した光キャリアは夫々裏面電極となる基
体１側と表面電極７側に集電される。そして、前述した
ように、表面電極７は海峡領域20aの上でコンタクトさ
れ、且つ粒界22は海峡領域20a、20aの中間部に位置する
ため、光キャリアは粒界22を横切る確立が少なくなり、
光キャリアの再結合が大幅に抑制でき、光電変換効率を
向上させることができる。
っては、表面電極７側より光が投射されると光キャリア
が生成し、生成した光キャリアは夫々裏面電極となる基
体１側と表面電極７側に集電される。そして、前述した
ように、表面電極７は海峡領域20aの上でコンタクトさ
れ、且つ粒界22は海峡領域20a、20aの中間部に位置する
ため、光キャリアは粒界22を横切る確立が少なくなり、
光キャリアの再結合が大幅に抑制でき、光電変換効率を
向上させることができる。
次に、第６図（ａ）ないし（ｇ）に従い本発明の第４
の発明について説明する。
の発明について説明する。
第６図は、第５図の実施例に示したものと同じく本発
明起電力素子の製造方法を工程順に示す断面図である。
明起電力素子の製造方法を工程順に示す断面図である。
第６図（ａ）に示すように、裏面電極となる導電性基
板からなる基体１上に、酸化シリコンなどの絶縁膜を形
成し、その後、フォトリソグラフィーにより、パターニ
ングして、この絶縁膜からなる島状領域13aを残存さ
せ、基体１表面が露出するか海峡領域20aを形成する。
この絶縁膜は前述した実施例と同様に、例えばスパッタ
リングにより形成する。成膜条件は、反応ガスとしてア
ルゴン（Ar）16sccm、酸素（O2）4sccmを用い、RFパワ
ーは300W基体温度は300℃である。
板からなる基体１上に、酸化シリコンなどの絶縁膜を形
成し、その後、フォトリソグラフィーにより、パターニ
ングして、この絶縁膜からなる島状領域13aを残存さ
せ、基体１表面が露出するか海峡領域20aを形成する。
この絶縁膜は前述した実施例と同様に、例えばスパッタ
リングにより形成する。成膜条件は、反応ガスとしてア
ルゴン（Ar）16sccm、酸素（O2）4sccmを用い、RFパワ
ーは300W基体温度は300℃である。
続いて、第６図（ｂ）に示すように、ｎ型不純物が高
濃度にドープされた膜厚5000Åのn+型非晶質シリコン層
２を全面に形成し、パターニングを施して、海峡領域20
aにのみn+型非晶質シリコン層２を残存させる。
濃度にドープされた膜厚5000Åのn+型非晶質シリコン層
２を全面に形成し、パターニングを施して、海峡領域20
aにのみn+型非晶質シリコン層２を残存させる。
このn+型非晶質シリコン層２は、前述の実施例と同様
に高周波グロー放電により形成する。
に高周波グロー放電により形成する。
次に第６図（ｃ）に示すように、n+型非晶質シリコン
層２及び島状領域13aを含んで、基体１の上に膜厚10μ
ｍのｉ型非晶質シリコン層４を形成する。このｉ型非晶
質シリコン４は前述の実施例と同様にRFグロー放電で形
成される。
層２及び島状領域13aを含んで、基体１の上に膜厚10μ
ｍのｉ型非晶質シリコン層４を形成する。このｉ型非晶
質シリコン４は前述の実施例と同様にRFグロー放電で形
成される。
然る後、第６図（ｄ）に示すように、上述の処理を施
した基体１を真空容器内に入れ、温度600℃に保持し、
熱処理を施して、固相成長させることにより非晶質シリ
コン層を結晶化させ、n+型多結晶シリコン層12及びn-型
多結晶シリコン層14を形成する。
した基体１を真空容器内に入れ、温度600℃に保持し、
熱処理を施して、固相成長させることにより非晶質シリ
コン層を結晶化させ、n+型多結晶シリコン層12及びn-型
多結晶シリコン層14を形成する。
この固相成長においては、海峡領域20aに形成されたn
+型非晶質シリコン２が結晶化の核となり、この海峡領
域20a部分から放射状に結晶化が進む。従って、隣り合
う海峡領域20a、20aの中間部に粒界部分22が集中する。
+型非晶質シリコン２が結晶化の核となり、この海峡領
域20a部分から放射状に結晶化が進む。従って、隣り合
う海峡領域20a、20aの中間部に粒界部分22が集中する。
その後、第６図（ｅ）ないし第６図（ｇ）に示す工程
により、光起電力素子が形成される。この第６図（ｅ）
ないし第６図（ｇ）は前述の第２図（ｅ）ないし第２図
（ｇ）に示す工程と同じ工程であるので、ここでは説明
を省略する。
により、光起電力素子が形成される。この第６図（ｅ）
ないし第６図（ｇ）は前述の第２図（ｅ）ないし第２図
（ｇ）に示す工程と同じ工程であるので、ここでは説明
を省略する。
尚、上述した実施例においては、基体１として導電性
金属基板を用いたが、これに限らず例えば、セラミック
基板に裏面電極を表面に形成したものを用いても良い。
金属基板を用いたが、これに限らず例えば、セラミック
基板に裏面電極を表面に形成したものを用いても良い。
また、上述した実施例においては、導電型を決定する
不純物が高濃度にドープされた非晶質半導体層としてn+
型シリコン層を用いた場合について説明したが、P+型の
非晶質半導体層を用いて同様の効果が得られる。
不純物が高濃度にドープされた非晶質半導体層としてn+
型シリコン層を用いた場合について説明したが、P+型の
非晶質半導体層を用いて同様の効果が得られる。
（ト）発明の効果 以上説明したように、本発明によれば、導電型を決定
する不純物が高濃度にドープされた非晶質半導体層を核
として結晶化が進み、結晶粒の大きい多結晶半導体層が
形成され、しかも、粒界は隣接する核となる一導電型の
非晶質半導体層間に形成され、且つ結晶化の核となる開
孔領域又は海峡領域上に電極を形成しているので、電極
間の光生成キャリアの移動は粒界を横切ることがなくな
り、光生成キャリアの再結合が防止でき、光電変換効率
を向上させることができる。
する不純物が高濃度にドープされた非晶質半導体層を核
として結晶化が進み、結晶粒の大きい多結晶半導体層が
形成され、しかも、粒界は隣接する核となる一導電型の
非晶質半導体層間に形成され、且つ結晶化の核となる開
孔領域又は海峡領域上に電極を形成しているので、電極
間の光生成キャリアの移動は粒界を横切ることがなくな
り、光生成キャリアの再結合が防止でき、光電変換効率
を向上させることができる。
第１図及び第２図は、本発明の第１の発明の実施例を示
し、第１図は本発明の１工程を示す平面図、第２図
（ａ）ないし第２図（ｇ）は本発明を工程順に示す断面
図である。 第３図（ａ）ないし第３図（ｇ）は、本発明の第２の発
明の実施例を工程順に示す断面図である。 第４図及び第５図は、本発明の第３の発明の実施例を示
し、第４図は本発明の１工程を示す平面図、第５図
（ａ）ないし第５図（ｇ）は本発明を工程順に示す断面
図である。 第６図（ａ）ないし第６図（ｇ）は、本発明の第４の発
明の実施例を工程順に示す断面図である。 １……基体、２……n+型非晶質シリコン層、３……絶縁
膜、４……ｉ型非晶質シリコン層、５……P+型非晶質シ
リコン層、６……絶縁膜、７……表面電極、12……n+型
多結晶シリコン層、13……陸領域、13a……島状領域、1
4……n-型多結晶シリコン層、20……開孔領域、20a……
海峡領域、22……粒界。
し、第１図は本発明の１工程を示す平面図、第２図
（ａ）ないし第２図（ｇ）は本発明を工程順に示す断面
図である。 第３図（ａ）ないし第３図（ｇ）は、本発明の第２の発
明の実施例を工程順に示す断面図である。 第４図及び第５図は、本発明の第３の発明の実施例を示
し、第４図は本発明の１工程を示す平面図、第５図
（ａ）ないし第５図（ｇ）は本発明を工程順に示す断面
図である。 第６図（ａ）ないし第６図（ｇ）は、本発明の第４の発
明の実施例を工程順に示す断面図である。 １……基体、２……n+型非晶質シリコン層、３……絶縁
膜、４……ｉ型非晶質シリコン層、５……P+型非晶質シ
リコン層、６……絶縁膜、７……表面電極、12……n+型
多結晶シリコン層、13……陸領域、13a……島状領域、1
4……n-型多結晶シリコン層、20……開孔領域、20a……
海峡領域、22……粒界。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/04
Claims (4)
- 【請求項１】基体上に導電性を決定する不純物を高濃度
にドープした一導電型の非晶質半導体層を設け、この非
晶質半導体層上に絶縁膜を形成し、この絶縁膜にパター
ニングを施して、前記非晶質半導体層表面が露出する開
孔領域を部分的に形成する工程と、前記絶縁膜及び開孔
領域を含み基体上面に真性非晶質半導体層を形成し、こ
れに熱処理を施し前記開孔領域の下に位置する一導電型
の非晶質半導体層を核として結晶化を進め、一導電型の
多結晶半導体層を形成する工程と、この多結晶半導体層
上に他導電型の半導体層を形成する工程と、前記開孔領
域上に位置する他導電型の半導体層領域とコンタクトす
る電極を形成する工程と、を備えたことを特徴とする光
起電力素子の製造方法。 - 【請求項２】基体上に絶縁膜を形成し、この絶縁膜にパ
ターニングを施して、基体表面が露出する開孔領域を部
分的に形成する工程と、この開孔領域にのみ導電性を決
定する不純物を高濃度にドープした一導電型の非晶質半
導体層を選択的に形成する工程と、この非晶質半導体層
及び前記絶縁膜を含んで前記基体上に真性非晶質半導体
層を形成する工程と、これに熱処理を施し前記一導電型
の非晶質半導体層を核として結晶化を進め、一導電型の
多結晶半導体層を形成する工程と、この多結晶半導体層
上に他導電型の半導体層を形成する工程と、前記開孔領
域上に位置する他導電型の半導体層領域とコンタクトす
る電極を形成する工程と、を備えたことを特徴とする光
起電力素子の製造方法。 - 【請求項３】基体上に導電性を決定する不純物を高濃度
にドープした一導電型の非晶質半導体層を設け、この非
晶質半導体層上に絶縁膜を形成し、この絶縁膜にパター
ニングを施して、前記非晶質半導体層表面が露出する海
峡領域を部分的に形成する工程と、前記絶縁膜及び海峡
領域を含み基体上面に真性非晶質半導体層を形成し、こ
れに熱処理を施し前記海峡領域の下に位置する一導電型
の非晶質半導体層を核として結晶化を進め、一導電型の
多結晶半導体層を形成する工程と、この多結晶半導体層
上に他導電型の半導体層を形成する工程と、前記海峡領
域上に位置する他導電型の半導体層領域とコンタクトす
る電極を形成する工程と、を備えたことを特徴とする光
起電力素子の製造方法。 - 【請求項４】基体上に絶縁膜を形成し、この絶縁膜にパ
ターニングを施して、基体表面が露出する海峡領域を部
分的に形成する工程と、この海峡領域にのみ導電性を決
定する不純物を高濃度にドープした一導電型の非晶質半
導体層を選択的に形成する工程と、この非晶質半導体層
及び前記絶縁膜を含んで前記基体上に真性非晶質半導体
層を形成する工程と、これに熱処理を施し前記一導電型
の非晶質半導体層を核として結晶化を進め、一導電型の
多結晶半導体層を形成する工程と、この多結晶半導体層
上に他導電型の半導体層を形成する工程と、前記海峡領
域上に位置する他導電型の半導体層領域とコンタクトす
る電極を形成する工程と、を備えたことを特徴とする光
起電力素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/717,927 US5155051A (en) | 1990-06-22 | 1991-06-20 | Method of manufacturing photovoltaic device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-165123 | 1990-06-22 | ||
| JP16512390 | 1990-06-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127482A JPH04127482A (ja) | 1992-04-28 |
| JP2858920B2 true JP2858920B2 (ja) | 1999-02-17 |
Family
ID=15806351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2276643A Expired - Fee Related JP2858920B2 (ja) | 1990-06-22 | 1990-10-15 | 光起電力素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858920B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2624577B2 (ja) * | 1990-12-26 | 1997-06-25 | キヤノン株式会社 | 太陽電池およびその製造方法 |
| US5444302A (en) | 1992-12-25 | 1995-08-22 | Hitachi, Ltd. | Semiconductor device including multi-layer conductive thin film of polycrystalline material |
| US8349644B2 (en) | 2007-10-18 | 2013-01-08 | e-Cube Energy Technologies, Ltd. | Mono-silicon solar cells |
| US8334161B2 (en) * | 2010-07-02 | 2012-12-18 | Sunpower Corporation | Method of fabricating a solar cell with a tunnel dielectric layer |
-
1990
- 1990-10-15 JP JP2276643A patent/JP2858920B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04127482A (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155051A (en) | Method of manufacturing photovoltaic device | |
| TW318286B (ja) | ||
| US4971919A (en) | Semiconductor photoelectric conversion device and method of making the same | |
| JP3203078B2 (ja) | 光起電力素子 | |
| US5584941A (en) | Solar cell and production process therefor | |
| US5797999A (en) | Solar cell and method for fabricating the same | |
| JPH05243596A (ja) | 積層型太陽電池の製造方法 | |
| JPH0878659A (ja) | 半導体デバイス及びその製造方法 | |
| US4954181A (en) | Solar cell module and method of manufacture | |
| US4706376A (en) | Method of making semiconductor photoelectric conversion device | |
| JP4032610B2 (ja) | 非単結晶薄膜太陽電池の製造方法 | |
| JP2858920B2 (ja) | 光起電力素子の製造方法 | |
| JP3262232B2 (ja) | 半導体装置の作製方法 | |
| US5693957A (en) | Photovoltaic element and method of manufacturing the same | |
| JP5282198B2 (ja) | 多結晶シリコン薄膜の製造方法、多結晶シリコン薄膜基板および多結晶シリコン薄膜型太陽電池 | |
| JP4729953B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0282655A (ja) | 光起電力装置の製造方法 | |
| JP2001068709A (ja) | 薄膜太陽電池 | |
| JPH06196728A (ja) | 光起電力素子およびその製造方法 | |
| EP4318604A1 (en) | Thin film photovoltaic devices and method of manufacturing them | |
| JP2005064014A (ja) | 薄膜結晶太陽電池およびその製造方法 | |
| JP3007569B2 (ja) | 光起電力素子 | |
| JP2702304B2 (ja) | 多結晶半導体層の形成方法及びこれを用いた光起電力装置の製造方法 | |
| JP2833924B2 (ja) | 結晶太陽電池およびその製造方法 | |
| JP2752128B2 (ja) | 光起電力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |