JP2858885B2 - 情報受信装置 - Google Patents
情報受信装置Info
- Publication number
- JP2858885B2 JP2858885B2 JP2161163A JP16116390A JP2858885B2 JP 2858885 B2 JP2858885 B2 JP 2858885B2 JP 2161163 A JP2161163 A JP 2161163A JP 16116390 A JP16116390 A JP 16116390A JP 2858885 B2 JP2858885 B2 JP 2858885B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- input
- gate
- output
- information transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、２つの容量的に結合された情報伝送ライン
を伝わる情報を受信するための、特に自動車用の受信装
置に関するものである。
を伝わる情報を受信するための、特に自動車用の受信装
置に関するものである。
従来技術 このタイプの情報受信装置は、現行技術では既に周知
となっており、そしてこの装置は、例えば自動車の情報
伝送ネットワークに用いるエレクトロニック・モジュー
ル内に組込まれている。その装置は、比較器を備えてお
り、その各入力は、情報伝送ラインからの信号を受ける
ようなっており、またそれは、そのライン上に情報が無
い場合にこの装置が情報の特権項目を出力する（劣性状
態と呼ぶ）、ようにバイアスされるようになっている。
となっており、そしてこの装置は、例えば自動車の情報
伝送ネットワークに用いるエレクトロニック・モジュー
ル内に組込まれている。その装置は、比較器を備えてお
り、その各入力は、情報伝送ラインからの信号を受ける
ようなっており、またそれは、そのライン上に情報が無
い場合にこの装置が情報の特権項目を出力する（劣性状
態と呼ぶ）、ようにバイアスされるようになっている。
その現行技術では、その比較器の各入力は、コンデン
サを介して一つの情報伝送ラインに接続し、また一つの
抵抗器を介して電源へそして別の抵抗器を介してアース
に接続するようになっている。
サを介して一つの情報伝送ラインに接続し、また一つの
抵抗器を介して電源へそして別の抵抗器を介してアース
に接続するようになっている。
この比較器のそれら入力をバイアスする抵抗器は、２
つの情報伝送ライン上で同じ時定数を維持するようにそ
れら抵抗器とコンデンサと一対化を保ちつつ、比較器の
それら入力端子の所で異なるバイアス電圧を得るように
決められている。
つの情報伝送ライン上で同じ時定数を維持するようにそ
れら抵抗器とコンデンサと一対化を保ちつつ、比較器の
それら入力端子の所で異なるバイアス電圧を得るように
決められている。
この構成の利点は、容量性ネットワークの放電の後に
自動的に劣性状態に復帰することにあり、これによって
このネットワークに接続した他のモジュールがその伝送
を継続するのを可能にすることである。
自動的に劣性状態に復帰することにあり、これによって
このネットワークに接続した他のモジュールがその伝送
を継続するのを可能にすることである。
解決しようとする課題 しかし、これらの装置には、その入力電圧が高いしき
い値を持つ限り、いくつかの欠点があり、その高いしき
い値から比較器の出力の信号に一時的歪が生ずる。この
一時的歪は、例えばパルス幅変調（PWM）符号化の場合
に信号の周期比の変更によって出現し、これは、良好な
信号認識並びに良好なメッセージ同期にとって不利とな
るものである。
い値を持つ限り、いくつかの欠点があり、その高いしき
い値から比較器の出力の信号に一時的歪が生ずる。この
一時的歪は、例えばパルス幅変調（PWM）符号化の場合
に信号の周期比の変更によって出現し、これは、良好な
信号認識並びに良好なメッセージ同期にとって不利とな
るものである。
更に、この比較器のそれら端子に形成された上記のRC
回路の時定数は、伝送周波数とビットの符号化とに依存
している。
回路の時定数は、伝送周波数とビットの符号化とに依存
している。
故に、本発明の目的は、簡単で信頼性があり且つ出力
信号の欠点をなくした情報受信装置を提案することによ
り、上記の問題を解決することである。
信号の欠点をなくした情報受信装置を提案することによ
り、上記の問題を解決することである。
課題を解決するための手段 この目的のため、本発明の対象は、２つの容量的に結
合された情報伝送ラインを伝わる情報を受信する特に自
動車用の受信装置であって、情報伝送ラインからの信号
をコンデンサを介して受ける各入力を持つ比較器を備え
たタイプの受信装置であり、これにおいて、強制式スイ
ッチング手段が情報伝送ラインと比較器の各入力との間
に挿入されており、その比較器の出力はORゲートの１方
の入力に接続され、このゲートの他方の入力はプロトコ
ル・デコーダからの再初期化信号を受けるようになって
おり、またそのゲートの出力は直接に又はインバータを
介して強制式スイッチング手段に接続されており、これ
によって、比較器が干渉に続く優性状態においてブロッ
クされる場合にこの比較器を再初期化するようにするこ
と、を特徴とするものである。
合された情報伝送ラインを伝わる情報を受信する特に自
動車用の受信装置であって、情報伝送ラインからの信号
をコンデンサを介して受ける各入力を持つ比較器を備え
たタイプの受信装置であり、これにおいて、強制式スイ
ッチング手段が情報伝送ラインと比較器の各入力との間
に挿入されており、その比較器の出力はORゲートの１方
の入力に接続され、このゲートの他方の入力はプロトコ
ル・デコーダからの再初期化信号を受けるようになって
おり、またそのゲートの出力は直接に又はインバータを
介して強制式スイッチング手段に接続されており、これ
によって、比較器が干渉に続く優性状態においてブロッ
クされる場合にこの比較器を再初期化するようにするこ
と、を特徴とするものである。
本発明は、例示としてのみ示した以下の説明並びに添
付図面から一層よく理解することができる。
付図面から一層よく理解することができる。
実施例 第１図に示すように、２つの伝送ライン１と２（これ
らのそれぞれを情報とその補促的情報とが伝わる）を伝
わる情報を受信する受信装置は、比較器３（例えば在来
のタイプの比較器から成る）を備えており、それの非反
転入力及び反転入力は、それぞれ情報伝送ライン1,2に
コンデンサ4,5を介して接続している。
らのそれぞれを情報とその補促的情報とが伝わる）を伝
わる情報を受信する受信装置は、比較器３（例えば在来
のタイプの比較器から成る）を備えており、それの非反
転入力及び反転入力は、それぞれ情報伝送ライン1,2に
コンデンサ4,5を介して接続している。
また、強制式スイッチング手段６を、情報伝送ライン
1,2と比較器３のそれら入力との間、より詳しくは、コ
ンデンサ4,5と比較器３の対応する入力との間に挿入し
てある。
1,2と比較器３のそれら入力との間、より詳しくは、コ
ンデンサ4,5と比較器３の対応する入力との間に挿入し
てある。
比較器３の出力ＳはORゲート７の１方の入力端子に接
続しており、そしてそのゲートの他方の入力端子にて、
プロトコル・デコーダ（この機能は以下に詳細に述べ
る）からくる再初期化信号Ｒを受けるようになってい
る。このORゲート７の出力は、直接に又インバータ８を
通して、すなわち、C1とC2にて強制式スイッチング手段
６に接続し、これによって、比較器３がブロックされた
場合例えば干渉（これについては、以下に詳しく説明す
る）に従う場合、この比較器を再初期化するようになっ
ている。
続しており、そしてそのゲートの他方の入力端子にて、
プロトコル・デコーダ（この機能は以下に詳細に述べ
る）からくる再初期化信号Ｒを受けるようになってい
る。このORゲート７の出力は、直接に又インバータ８を
通して、すなわち、C1とC2にて強制式スイッチング手段
６に接続し、これによって、比較器３がブロックされた
場合例えば干渉（これについては、以下に詳しく説明す
る）に従う場合、この比較器を再初期化するようになっ
ている。
比較器３のそれぞれの入力に対して、強制式スイッチ
ング手段６は、その反転入力と非反転入力に対しそれぞ
れ第１の電流発生器9,10と、第２の強制可能な電流発生
器11,12を備えている。それ等の入力はまた、それぞれ
抵抗器13,14によってアースしてある。
ング手段６は、その反転入力と非反転入力に対しそれぞ
れ第１の電流発生器9,10と、第２の強制可能な電流発生
器11,12を備えている。それ等の入力はまた、それぞれ
抵抗器13,14によってアースしてある。
その第１の電流発生器9,10は、比較器３の各入力での
バイアスを生成するよう作用するものであり、他方第２
の電流発生器11,12は、ORゲート７の直接の出力及び反
転出力（前述の端子C1とC2）とによって制御可能な電流
発生器であって、比較器３のそれら端子でヒステリシス
を生成するよう作用するものである。
バイアスを生成するよう作用するものであり、他方第２
の電流発生器11,12は、ORゲート７の直接の出力及び反
転出力（前述の端子C1とC2）とによって制御可能な電流
発生器であって、比較器３のそれら端子でヒステリシス
を生成するよう作用するものである。
これにより、小さいオフセットで大きく集中したヒス
テリシスの比較器を作り出すことができ、この比較器の
出力のフリップ動作を、強制的スイッチング手段６の種
々のパラメータの関数として精密に定めることができ
る。
テリシスの比較器を作り出すことができ、この比較器の
出力のフリップ動作を、強制的スイッチング手段６の種
々のパラメータの関数として精密に定めることができ
る。
そのオフセットが小さい場合には、トリガー用のしき
い値がそのバイアス電圧に関して対称であり、そしてフ
リップする方向がどうであろうとも、比較器３からの出
力信号は、同じ伝搬時間を持ち、従って情報伝送ライン
を伝わる信号のものと類似の形状を有することになる。
い値がそのバイアス電圧に関して対称であり、そしてフ
リップする方向がどうであろうとも、比較器３からの出
力信号は、同じ伝搬時間を持ち、従って情報伝送ライン
を伝わる信号のものと類似の形状を有することになる。
干渉が生じた場合には、比較器３は、優性状態にフリ
ップでき、そしてオフセット電圧がないときにはその位
置に留まることになる。
ップでき、そしてオフセット電圧がないときにはその位
置に留まることになる。
この現象は、例えば車両の伝送ネットワークの他のす
べてのモジュールでも生じることがある。それが生じた
時、それ等のモジュールは、情報伝送ラインがビジー
（全体的なエラー）であることを検出し、従ってそれ等
モジュールは、いかなるメッセージをも送出できなくな
って、情報伝送がブロックされることになる。
べてのモジュールでも生じることがある。それが生じた
時、それ等のモジュールは、情報伝送ラインがビジー
（全体的なエラー）であることを検出し、従ってそれ等
モジュールは、いかなるメッセージをも送出できなくな
って、情報伝送がブロックされることになる。
この状態を回避するためには、車両の情報伝送ネット
ワークと１体のプロトコル・デコーダが、伝送プロトコ
ルが許容するその優性レベルの最長期間よりも長いある
特定の期間の終りにおいて、再初期化信号を本装置の制
御端子（これはORゲート７の両入力端子の一方から成
る）に送出するようになっており、これによって、強制
式スイッチング手段の第２電流発生器の助けによって比
較器３を劣性状態にフリップさせてこれにより伝送の再
初期化を行わせるようになっている。
ワークと１体のプロトコル・デコーダが、伝送プロトコ
ルが許容するその優性レベルの最長期間よりも長いある
特定の期間の終りにおいて、再初期化信号を本装置の制
御端子（これはORゲート７の両入力端子の一方から成
る）に送出するようになっており、これによって、強制
式スイッチング手段の第２電流発生器の助けによって比
較器３を劣性状態にフリップさせてこれにより伝送の再
初期化を行わせるようになっている。
実際には、強制式スイッチング手段６のそれら第２電
流発生器は、１方で、この比較器３の直接及び反転の各
出力C1,C2に接続し、そして他方で、比較器３の非反転
入力及び反転入力に接続しており、これは、例えばプロ
トコル・デコーダが再初期化信号ＲをORゲート７の対応
する入力端子に送る場合のように、C1及びC2の信号のコ
ントロールの下で比較器３をフリップさせるようにす
る。
流発生器は、１方で、この比較器３の直接及び反転の各
出力C1,C2に接続し、そして他方で、比較器３の非反転
入力及び反転入力に接続しており、これは、例えばプロ
トコル・デコーダが再初期化信号ＲをORゲート７の対応
する入力端子に送る場合のように、C1及びC2の信号のコ
ントロールの下で比較器３をフリップさせるようにす
る。
第２図には、第１図に関連して記載した強制式スイッ
チング手段の１部を構成する第１電流発生器の１実施例
を示している。
チング手段の１部を構成する第１電流発生器の１実施例
を示している。
これ等の第１電流発生器は、前述のバイアス用抵抗器
13,14と、別のバイアス用抵抗器18、並びにある一定の
数のトランジスタ15,16及び17から成っている。
13,14と、別のバイアス用抵抗器18、並びにある一定の
数のトランジスタ15,16及び17から成っている。
第３図は、強制式スイッチング手段６の１部を構成す
る第２電流発生器の１実施例を示している。これら第２
電流発生器もまた、ある一定の数のトランジスタ19,20,
21,22及び23、並びに抵抗器24、25,26,27及び28とから
成っており、その抵抗器27及び28は、第１図に関連して
記載した出力C1とC2に接続していて、これ等の発生器の
制御とこれによる比較器３のフリップ動作の制御とを行
うようになっている。
る第２電流発生器の１実施例を示している。これら第２
電流発生器もまた、ある一定の数のトランジスタ19,20,
21,22及び23、並びに抵抗器24、25,26,27及び28とから
成っており、その抵抗器27及び28は、第１図に関連して
記載した出力C1とC2に接続していて、これ等の発生器の
制御とこれによる比較器３のフリップ動作の制御とを行
うようになっている。
これ等の電流発生器の構造は、在来のものでありしか
も特別なむずかしさもないので、これ以上詳しく説明し
ない。
も特別なむずかしさもないので、これ以上詳しく説明し
ない。
前述のように、強制式スイッチング手段は、小さいオ
フセットと高く集中したヒステリシスの比較器を構成で
きるようにし、これにより欠点のない出力信号を得るこ
とができるようなっている。
フセットと高く集中したヒステリシスの比較器を構成で
きるようにし、これにより欠点のない出力信号を得るこ
とができるようなっている。
そのオフセットは、上記抵抗器の一対化と電流発生器
の不正確さとにより与えられるものである。
の不正確さとにより与えられるものである。
更に、もしそれら電流発生器を単一の基板上に集積す
る場合、これ等の発生器の値は互いに非常に近くなるよ
うにできる。
る場合、これ等の発生器の値は互いに非常に近くなるよ
うにできる。
実際に、30mV以下のオフセット値を使用することがで
き、また、そのヒステリシス値は実際に150mVに等しく
するようにできる。
き、また、そのヒステリシス値は実際に150mVに等しく
するようにできる。
前述のように、比較器３からの出力（これは、プロト
コル・デコーダからの再初期化入力と共にORゲート７に
向かう）は、比較器３が例えば干渉によってブロックさ
れおりしかも伝送が不在の場合、この比較器３の再初期
化を可能にするが、これは、比較器３の入力の１方が他
方を対応する第２の制御可能電流発生器11又は12により
強制し、そしてその情報伝送を復活させることにより行
う。
コル・デコーダからの再初期化入力と共にORゲート７に
向かう）は、比較器３が例えば干渉によってブロックさ
れおりしかも伝送が不在の場合、この比較器３の再初期
化を可能にするが、これは、比較器３の入力の１方が他
方を対応する第２の制御可能電流発生器11又は12により
強制し、そしてその情報伝送を復活させることにより行
う。
この再初期化は、例えば第４図に示す回路によって実
行するようになっている。この回路は、入力信号Ｓとク
ロック信号Ｈを受けるようになっており、そしてカウン
トする部分と、再初期化の部分と、それら信号を再整形
する部分と、から成っている。
行するようになっている。この回路は、入力信号Ｓとク
ロック信号Ｈを受けるようになっており、そしてカウン
トする部分と、再初期化の部分と、それら信号を再整形
する部分と、から成っている。
そのカウント部分は、再初期化手段に接続された１つ
またはそれ以上のカスケードに設けたカウンタ29から成
っており、その再初期化手段は、信号ＳとＨを入力とし
て受けるフリップフロップ30,31から成っており、それ
らの出力ＱはORゲート32の入力に接続している。このOR
ゲート32の出力は、カウンタ29に接続している。また、
フリップフロップ30は、インバータ33を通してそのクロ
ック信号Ｈを受けるようになっている。
またはそれ以上のカスケードに設けたカウンタ29から成
っており、その再初期化手段は、信号ＳとＨを入力とし
て受けるフリップフロップ30,31から成っており、それ
らの出力ＱはORゲート32の入力に接続している。このOR
ゲート32の出力は、カウンタ29に接続している。また、
フリップフロップ30は、インバータ33を通してそのクロ
ック信号Ｈを受けるようになっている。
従って、信号Ｓの各状態変化のときに、再初期化信号
をそのカウンタ手段に送るようになっている。
をそのカウンタ手段に送るようになっている。
カウンタ29は、そのクロック入力Ｈにおいて、信号Ｈ
とカウンタ29のインバータ35を介しての出力信号とを入
力として受けるANDゲート34からの出力信号を受けるよ
うになっており、これによりそのカウンタをその所定の
カウント値に達した時点にブロックするようにする。
とカウンタ29のインバータ35を介しての出力信号とを入
力として受けるANDゲート34からの出力信号を受けるよ
うになっており、これによりそのカウンタをその所定の
カウント値に達した時点にブロックするようにする。
カウンタ29の出力はまた、ANDゲート36の入力に接続
しており、このANDゲートの他方の入力は、フリップフ
ロップ31を介する反転入力信号Ｓを受けるようになって
いる。これは、信号Ｓがあまりにも長くゼロに留まって
いる場合に、このゲート36の出力Ｒにて再初期化信号を
発生できるようにし、そして比較器のアンブロックを可
能にし、これによって比較器を劣性状態にできるように
する。
しており、このANDゲートの他方の入力は、フリップフ
ロップ31を介する反転入力信号Ｓを受けるようになって
いる。これは、信号Ｓがあまりにも長くゼロに留まって
いる場合に、このゲート36の出力Ｒにて再初期化信号を
発生できるようにし、そして比較器のアンブロックを可
能にし、これによって比較器を劣性状態にできるように
する。
勿論のことであるが、これ等の手段の他の実施例も可
能である。
能である。
第１図は、本発明の受信装置の概略回路図。 第２図は、本発明の装置の一部を形成する第１の電流発
生器の実施例を示す回路図。 第３図は、本発明の装置の一部を形成する第２の電流発
生器の実施例を示す回路図。 第４図は、本発明の受信装置用の再初期化回路を示す
図。 （符号説明） 1,2:情報伝送ライン,3:比較器， 4,5:コンデンサ， 6:強制式スイッチング手段， 7:ORゲート,8:インバータ， 9,10,11,12:電流発生器， R:再初期化信号,S:比較器出力， H:クロック信号,29:カウンタ， 30,31:フリップフロップ
生器の実施例を示す回路図。 第３図は、本発明の装置の一部を形成する第２の電流発
生器の実施例を示す回路図。 第４図は、本発明の受信装置用の再初期化回路を示す
図。 （符号説明） 1,2:情報伝送ライン,3:比較器， 4,5:コンデンサ， 6:強制式スイッチング手段， 7:ORゲート,8:インバータ， 9,10,11,12:電流発生器， R:再初期化信号,S:比較器出力， H:クロック信号,29:カウンタ， 30,31:フリップフロップ
フロントページの続き (73)特許権者 999999999 ルジー・ナショナル・デ・ユージーヌ・ ルノー フランス国92109 ブローニュ・ビラン クール，アブニュー・エミール・ゾラ ８‐10 (72)発明者 ジャン‐リュク・ルコック フランス国92310，セブール，リュー・ カミユ・デスムーリン ９ (56)参考文献 特開 平３−187647（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 25/02 H04L 25/03
Claims (2)
- 【請求項１】コンデンサ（4,5）を介して情報伝送ライ
ン（1,2）からの信号を受ける各入力を有した比較器
（３）を備えたタイプの、特に自動車用の２つの容量的
に結合された情報伝送ライン（1,2）を伝わる情報を受
信する受信装置において、 強制式スイッチング手段（６）が前記情報伝送ライン
（1,2）と前記比較器（３）の前記入力との間に挿置さ
れており、前記比較器の出力がORゲート（７）の１方の
入力に接続されており、該ゲートの他方の入力がプロト
コル・デコーダからの再初期化信号（Ｒ）を受けるよう
になっており、また該ゲートの出力が直接にまたインバ
ータ（８）を介して前記強制式スイッチング手段（６）
に接続されており、これによって、前記比較器が干渉に
続く優性状態においてブロックされる場合に前記比較器
を再初期化するようになっていること、 を特徴とする受信装置。 - 【請求項２】請求項第１項記載の受信装置において、前
記強制式スイッチング手段は、前記比較器（３）の各入
力と接続された、 前記比較器（３）の対応する入力をバイアスするための
第１の電流発生器（9,10）と、及び 前記ORゲート（７）の直接出力（C1）又は反転出力（C
2）により制御可能であり、前記比較器（３）の前記端
子の所を中心とするヒステリシスを生成するようになっ
た第２の電流発生器（11,12）と、 を備えていること、を特徴とする受信装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8908123 | 1989-06-19 | ||
| FR8908123A FR2648598B1 (fr) | 1989-06-19 | 1989-06-19 | Dispositif de reception d'informations transitant sur deux lignes de transmission d'informations, a couplage capacitif, notamment pour vehicule automobile |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0396035A JPH0396035A (ja) | 1991-04-22 |
| JP2858885B2 true JP2858885B2 (ja) | 1999-02-17 |
Family
ID=9382886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2161163A Expired - Fee Related JP2858885B2 (ja) | 1989-06-19 | 1990-06-19 | 情報受信装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5073902A (ja) |
| EP (1) | EP0404630B1 (ja) |
| JP (1) | JP2858885B2 (ja) |
| DE (1) | DE69006271T2 (ja) |
| FR (1) | FR2648598B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2680294B1 (fr) * | 1991-08-07 | 1993-11-19 | Peugeot | Dispositif de transmission d'informations en differentiel entre au moins deux organes d'un vehicule automobile. |
| EP0961467A1 (en) * | 1998-05-27 | 1999-12-01 | Porta Systems Corporation | Apparatus and method for testing a telecommunications system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2422288A1 (fr) * | 1978-04-04 | 1979-11-02 | Radiotechnique Compelec | Amplificateur operationnel a effet de seuil avec hysteresis |
| US4380080A (en) * | 1980-12-30 | 1983-04-12 | Sperry Corporation | Tri-level differential line receiver |
| FR2520174A1 (fr) * | 1982-01-15 | 1983-07-22 | Lignes Telegraph Telephon | Systeme de transmission de signaux numeriques sur fibre optique |
| US4473759A (en) * | 1982-04-22 | 1984-09-25 | Motorola, Inc. | Power sensing circuit and method |
| US4642807A (en) * | 1984-12-18 | 1987-02-10 | Motorola, Inc. | Fault tolerant receiver |
| FR2623674B1 (fr) * | 1987-11-25 | 1990-04-20 | Peugeot | Dispositif de transmission d'informations pour vehicule automobile et procede de mise en oeuvre d'un tel dispositif |
| US4883987A (en) * | 1988-05-04 | 1989-11-28 | Texas Instruments Incorporated | Comparator circuit having a fast recovery time |
-
1989
- 1989-06-19 FR FR8908123A patent/FR2648598B1/fr not_active Expired - Fee Related
-
1990
- 1990-06-11 EP EP90401599A patent/EP0404630B1/fr not_active Expired - Lifetime
- 1990-06-11 DE DE90401599T patent/DE69006271T2/de not_active Expired - Fee Related
- 1990-06-15 US US07/538,429 patent/US5073902A/en not_active Expired - Lifetime
- 1990-06-19 JP JP2161163A patent/JP2858885B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5073902A (en) | 1991-12-17 |
| DE69006271T2 (de) | 1994-05-05 |
| EP0404630B1 (fr) | 1994-01-26 |
| JPH0396035A (ja) | 1991-04-22 |
| FR2648598B1 (fr) | 1991-09-27 |
| FR2648598A1 (fr) | 1990-12-21 |
| EP0404630A1 (fr) | 1990-12-27 |
| DE69006271D1 (de) | 1994-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4929941A (en) | Device for transmitting items of information for an automobile vehicle and a method of using said device | |
| EP0547814B1 (en) | Balanced line driver for local area networks or the like | |
| JPH0320943B2 (ja) | ||
| KR100366427B1 (ko) | 자동차내에서 데이터를 전송하기 위한 시스템 | |
| US5355390A (en) | Communication apparatus for transmitting and receiving communication signals through common transmission line | |
| EP0192411B1 (en) | Adaptive equalizer | |
| JPH03296359A (ja) | Ｉｓｄｎインタフェース回路 | |
| JP2858885B2 (ja) | 情報受信装置 | |
| JP3335670B2 (ja) | 自動車の少なくとも２つのエレメントの間における差動モード情報伝送装置 | |
| JPH0356486B2 (ja) | ||
| US4962509A (en) | Code violation detection circuit for use in AMI signal transmission | |
| US4754477A (en) | Key telephone system | |
| US6901111B2 (en) | Interface circuit and method for digital signals | |
| JPH0396144A (ja) | データ伝送装置 | |
| JP2963848B2 (ja) | Ｐｗｍ信号によるデータ通信方法およびその装置 | |
| JPH06152658A (ja) | 通信制御装置のインタフェース回路 | |
| US6410998B1 (en) | Circuit arrangement with a reduction circuit for reducing interfering longitudinal voltages on a two-wire line | |
| KR910002355B1 (ko) | 주장치와 키폰전화기간의 직렬 데이타 송수신 전달회로 | |
| SU1469539A1 (ru) | Амплитудный модул тор | |
| US1850232A (en) | Duplex telegraph system | |
| JPS63275238A (ja) | 情報通信システム | |
| JP2536311B2 (ja) | インタ−フェ−ス回路 | |
| JPH01147943A (ja) | データ受信回路 | |
| JPS63104548A (ja) | バイアス回路 | |
| JPH0646117Y2 (ja) | デ−タ送信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |