JPS63275238A - 情報通信システム - Google Patents

情報通信システム

Info

Publication number
JPS63275238A
JPS63275238A JP10901287A JP10901287A JPS63275238A JP S63275238 A JPS63275238 A JP S63275238A JP 10901287 A JP10901287 A JP 10901287A JP 10901287 A JP10901287 A JP 10901287A JP S63275238 A JPS63275238 A JP S63275238A
Authority
JP
Japan
Prior art keywords
network
node
resistor
receiver
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10901287A
Other languages
English (en)
Inventor
Toru Maeda
徹 前田
Kiyouji Miyajima
宮嶋 教至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd
Priority to JP10901287A priority Critical patent/JPS63275238A/ja
Publication of JPS63275238A publication Critical patent/JPS63275238A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンテンション方式のパケット通信システム
に係り、特に、差動型の伝送方式を用いた該システムに
好適な、差動型の受信器の安定化技術に関する。
〔従来の技術〕
従来の差動型データ伝送を用いたノードでは、各ノード
毎に、受信器の入力に抵抗器の組み合わせによる差動電
圧発生回路を設け、ネットワーク上に信号の存在しない
ハイインピーダンス状態でのレシーバの不安定状態を回
避していた。この種の技術としては、例えば、日本テキ
サスインスツルメンツ社刊のインターフェイスICライ
ントライバ・レシーバの動作と応用1983年1月版第
126頁から第132頁に論じられている。
〔発明が解決しようとする問題点〕
上記従来技術は、各ノード毎に同様の回路が必要であり
、近年の高密度実装上、ハードウェアボリュームの削減
の上から問題があった。
本発明の目的は、終端抵抗器内に、回路を設けることに
より、各ノード毎には、余分なハードウェアを設けずに
同様の目的を達成することにある。
〔問題点を解決するための手段〕
上記目的は、終端抵抗器内に、ネットワークに対して、
所定の差動電圧を与える回路を設け、該終端抵抗器を実
装するノードから電源を供給するようにすることで、達
成される。
〔作用〕
終端抵抗器内には、本来の機能である終端抵抗と、ネッ
トワークに対して、実装されたノードから電源の供給を
受け、データ伝送上不具合とならない程度の差動電圧を
与える回路を設ける。これによって、ネットワーク上に
は、ネットワークがハイインピーダンス状態となっても
、ある一定の差動電圧が発生するため、従来各ノード毎
に受信器の入力に差動電圧を与えていたのと同一の効果
があり、上記ハイインピーダンス状態での受信器の不安
定状態を回避可能である。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。
本実施例の通信システムは、差動型の送信器4゜同受信
器3、及び終端抵抗器6に電源を供給する端子を有した
ノード1が、複数台共通伝送路2に対等に接続された構
成となっている。終端抵抗器6は、ネットワークの両端
に設置された2台のノードにのみ接続される。
終端抵抗器6は、その内部に、終端抵抗5、及びネット
ワークの1対の伝送路をプリアップする抵抗器8、プル
ダウンする抵抗器7を有し、ノードに接続されると、ノ
ードより+5vの電源の供給を受け、ネットワークを終
端すると共に、抵抗5.7.8による分圧により終端抵
抗の両端、すなわちネットワーク上に、差動電位差を発
生する。
これにより、ネットワーク上に信号が存在しない状態に
おいて、ネットワークからの受信電圧が受信器のスレシ
ホールド電圧付近となって受信器が誤動作してしまう不
具合に対し、ネットワーク上に常にある差動電圧(0,
2V以上)を発生させることで、全ノードの受信器の不
具合を改善することが可能である。
以上のように、本実施例によれば、各ノード毎に、受信
器に対して差動電圧を与える回路を設ける必要がなく、
終端抵抗器にその機能を集約することができると共に、
ノード側は、共通の1種類の構成にできるため、コスト
ダウン、信頼性の向上に効果がある。
〔発明の効果〕
本発明によれば、従来、各ノード毎に設けていた差動型
受信器への、ネットワークハイインピーダンス時の差動
電圧供給回路を、終端抵抗器に集約できるため、ハード
ボリュームの削減の効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成図を示す。 1・・・ノード、2・・・ネットワーク、3・・・差動
型受信器、4・・・差動型送信器、5・・・終端抵抗、
6・・・終端抵抗器、7・・・プルダウン抵抗、8・・
・プルアップ抵抗。

Claims (1)

    【特許請求の範囲】
  1. 1、差動型の送信器、及び受信器を有する送受信局(以
    下ノードと称す)と該局が対等な関係に接続された共通
    伝送路(以下ネツトワークと称す)とから成るコンテン
    シヨン方式のパケット通信システムに於いて、ネツトワ
    ークにネツトワークがハイ・インピーダンス状態での受
    信器の動作を安定させるためデータ伝送の不具合となら
    ない程度の差動電圧を与えるための回路を、ネツトワー
    クの両端に設置されるノードに接続される終端抵抗器内
    に設けることを特徴とする情報通信システム。
JP10901287A 1987-05-06 1987-05-06 情報通信システム Pending JPS63275238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10901287A JPS63275238A (ja) 1987-05-06 1987-05-06 情報通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10901287A JPS63275238A (ja) 1987-05-06 1987-05-06 情報通信システム

Publications (1)

Publication Number Publication Date
JPS63275238A true JPS63275238A (ja) 1988-11-11

Family

ID=14499333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10901287A Pending JPS63275238A (ja) 1987-05-06 1987-05-06 情報通信システム

Country Status (1)

Country Link
JP (1) JPS63275238A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070150A (ja) * 2007-09-13 2009-04-02 Ricoh Co Ltd メモリ制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070150A (ja) * 2007-09-13 2009-04-02 Ricoh Co Ltd メモリ制御装置

Similar Documents

Publication Publication Date Title
US5485488A (en) Circuit and method for twisted pair current source driver
US5592510A (en) Common mode early voltage compensation subcircuit for current driver
US5325355A (en) Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode
US5384769A (en) Method and apparatus for a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode having a full duplex, dominant logic transmission scheme
US8548069B2 (en) Data transmission system capable of transmitting interrupt signal without interrupt gate period
US20050275425A1 (en) Memory system with a scheme capable of stably terminating a pair of differential signals transmitted via a pair of transmission lines
EP1014615B1 (en) Full duplex transmission
EP1911232B1 (en) Pre- and De-emphasis circuit.
US6051989A (en) Active termination of a conductor for bi-directional signal transmission
US20100135370A1 (en) Bi-directional interface circuit having a switchable current-source bias
US7974304B2 (en) Out of band signaling enhancement for high speed serial driver
JPS61216532A (ja) 付設可能なイコライザ
EP1410589B1 (en) Transmitter with active differential termination
KR20200033342A (ko) 버스 시스템용 송수신 장치, 그리고 상이한 비트 상태들 간 전환 시 진동 경향의 감소를 위한 방법
JPS63275238A (ja) 情報通信システム
US5550533A (en) High bandwidth self-timed data clocking scheme for memory bus implementation
JP3130915B2 (ja) データ伝送装置
US5742186A (en) Asynchronous serial communication channel network
WO1996026590A1 (en) Interface isolator circuit for differential signals
EP1410590B1 (en) Low swing communication system
JPH0697967A (ja) データ伝送方式
JPH06152658A (ja) 通信制御装置のインタフェース回路
US6731687B1 (en) Dynamic line balancing scheme for providing inter-packet squelch
JP2858885B2 (ja) 情報受信装置
JPH04367139A (ja) 出力保護回路付き信号送信回路