JP2857170B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2857170B2
JP2857170B2 JP1156471A JP15647189A JP2857170B2 JP 2857170 B2 JP2857170 B2 JP 2857170B2 JP 1156471 A JP1156471 A JP 1156471A JP 15647189 A JP15647189 A JP 15647189A JP 2857170 B2 JP2857170 B2 JP 2857170B2
Authority
JP
Japan
Prior art keywords
film
oxide film
silicon oxide
diffusion layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1156471A
Other languages
Japanese (ja)
Other versions
JPH0322420A (en
Inventor
徹 西脇
周一 真弓
誠二 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1156471A priority Critical patent/JP2857170B2/en
Publication of JPH0322420A publication Critical patent/JPH0322420A/en
Application granted granted Critical
Publication of JP2857170B2 publication Critical patent/JP2857170B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、特にコンタクト抵抗の低い半導
体装置の製造法に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having low contact resistance.

従来の技術 半導体装置の電極・配線材料として、一般に、アルミ
ニウム(Al)を主成分とする合金、たとえばシリコン
(Si)を含んだアルミニウム合金が用いられている。
2. Description of the Related Art In general, an alloy mainly containing aluminum (Al), for example, an aluminum alloy containing silicon (Si) is used as an electrode and wiring material of a semiconductor device.

Siを含まないAlを電極・配線材料として使用した場
合、熱処理時に、Al膜とシリコン基板の不純物拡散層と
のコンタクト部においてSiがAl中に拡散して、アロイピ
ットが生じ、それによってリーク現象を生じさせること
がある。
When Al containing no Si is used as an electrode / wiring material, during heat treatment, Si diffuses into Al at the contact portion between the Al film and the impurity diffusion layer of the silicon substrate, and alloy pits are generated, thereby causing a leakage phenomenon. May cause.

このような現象の発生を防止するために、Al中に、固
溶限を越える過剰の量のSi(通常1%以上)を含有させ
たAl−Si合金が広く使用されてきた。ところが、Si過剰
のAl−Si合金を使用した場合、Siがコンタクト部に析出
し、コンタクト抵抗が上昇することがしばしば生じた。
半導体素子の高集積化に伴いコンタクト窓が微細化する
につれて、このような現象の発生を抑制することが強く
望まれるようになってきた。
In order to prevent the occurrence of such a phenomenon, Al-Si alloys containing an excessive amount of Si (usually 1% or more) exceeding the solid solubility limit in Al have been widely used. However, when an Si-excess Al-Si alloy is used, Si precipitates at the contact portion, and the contact resistance often increases.
As the contact window becomes finer with the increase in the degree of integration of semiconductor elements, it has been strongly desired to suppress the occurrence of such a phenomenon.

かかる課題を解決するために、近年、高融点金属を薄
く堆積させ、この高融点金属膜上にAl−Si合金を堆積さ
せた配線構造体、いわゆるバリアメタル配線が実用化さ
れつつある。
In order to solve such a problem, in recent years, a wiring structure in which a high-melting-point metal is deposited thinly and an Al-Si alloy is deposited on the high-melting-point metal film, that is, a so-called barrier metal wiring, has been put into practical use.

以下、窒化チタン/チタン(TiN/Ti)構造のバリアメ
タル配線を採用した、従来のMOS型半導体装置の製造工
程について、第2図を参照して説明する。
Hereinafter, a manufacturing process of a conventional MOS type semiconductor device employing a barrier metal wiring having a titanium nitride / titanium (TiN / Ti) structure will be described with reference to FIG.

第2図(a)に示すように、N型のSiからなる半導体
基板1上に、選択酸化(LOCOS)膜2、ゲート酸化膜
3、および多結晶シリコンゲート4を順次形成した後、
B+またはBF2 +をイオン注入法で注入し、ソース・ドレイ
ン拡散層5を形成する。
As shown in FIG. 2A, a selective oxidation (LOCOS) film 2, a gate oxide film 3, and a polycrystalline silicon gate 4 are sequentially formed on a semiconductor substrate 1 made of N-type Si.
B + or BF 2 + is implanted by an ion implantation method to form a source / drain diffusion layer 5.

その後、第2図(b)に示すように、酸素(O2)また
は水蒸気を含んだ酸化性雰囲気中において、900℃の温
度で熱処理を施して、ドレイン・ソース拡散層5上およ
び多結晶シリコンゲート4上に膜厚200Åの酸化ケイ素
膜6を形成する。
Thereafter, as shown in FIG. 2 (b), a heat treatment is performed at a temperature of 900 ° C. in an oxidizing atmosphere containing oxygen (O 2 ) or water vapor to form a film on the drain / source diffusion layer 5 and the polysilicon. A silicon oxide film 6 having a thickness of 200 ° is formed on the gate 4.

次に第2図(c)に示すように、酸化ケイ素膜6上に
約500Åの膜厚の窒化ケイ素膜7を減圧CVD法で形成す
る。さらに第2図(d)に示すように、その上にホウ素
・リン含有ガラス(BSPG)からなる層間絶縁膜8をCVD
法などによって5000Å程度の厚さで形成した後、水蒸気
を含む温度900℃の酸化性雰囲気中で熱処理し、層間絶
縁膜8を溶融平坦化させる。
Next, as shown in FIG. 2C, a silicon nitride film 7 having a thickness of about 500 ° is formed on the silicon oxide film 6 by a low pressure CVD method. Further, as shown in FIG. 2D, an interlayer insulating film 8 made of boron-phosphorus-containing glass (BSPG) is formed thereon by CVD.
After being formed to a thickness of about 5000 ° by a method or the like, heat treatment is performed in an oxidizing atmosphere containing water vapor at a temperature of 900 ° C. to melt and flatten the interlayer insulating film 8.

次に第2図(e)に示すように、写真食刻法で層間絶
縁膜8、窒化ケイ素膜7および酸化ケイ素膜6を選択的
に除去して、ドレイン・ソース拡散層5に達するコンタ
クト窓を形成した後、スパッタ法で約200Åの厚さのチ
タン膜9を形成する。引き続いて、窒素(N2)とアルゴ
ン(Ar)とを含んだ雰囲気中でTiをスパッタすることに
よって、厚さ約1000Åの窒化チタン(TiN)膜10を形成
する。さらに、その上にスパッタ法でAl−Si合金膜を形
成し、その後写真食刻法によってAl−Si電極11を形成し
て、MOS型半導体装置を完成する。
Next, as shown in FIG. 2 (e), the interlayer insulating film 8, the silicon nitride film 7 and the silicon oxide film 6 are selectively removed by a photolithography method, and the contact window reaching the drain / source diffusion layer 5 is formed. Is formed, a titanium film 9 having a thickness of about 200 ° is formed by a sputtering method. Subsequently, by sputtering Ti in an atmosphere containing nitrogen (N 2 ) and argon (Ar), a titanium nitride (TiN) film 10 having a thickness of about 1000 ° is formed. Further, an Al-Si alloy film is formed thereon by a sputtering method, and thereafter, an Al-Si electrode 11 is formed by a photolithography method, thereby completing a MOS semiconductor device.

発明が解決しようとする課題 上述のような従来の方法によって得られた、Ti膜9お
よびTiN膜10を用いたバリアメタル構造の半導体装置に
おいて、ソース・ドレイン拡散層5とAl−Si電極11との
コンタクト抵抗が非常に高くなることが明らかとなっ
た。
SUMMARY OF THE INVENTION In a semiconductor device having a barrier metal structure using a Ti film 9 and a TiN film 10 obtained by a conventional method as described above, the source / drain diffusion layer 5, the Al-Si electrode 11, It was found that the contact resistance of the sample was very high.

これは、ソース・ドレイン拡散層5とAl−Si電極11と
の間にTi膜9およびTiN膜10が介在し、ソース・ドレイ
ン拡散層5の形成後に半導体基板1を酸化して酸化ケイ
素膜6を成長させる際に、この酸化ケイ素膜6中にソー
ス・ドレイン拡散層5中の不純物が取り込まれ、ソース
・ドレイン拡散層5の表面の不純物濃度が低下すること
と、ソース・ドレイン拡散層5とAl−Si電極11との間に
Ti膜9およびTiN膜10を用いたバリアメタル構造である
こととがあいまって生じていることが明らかとなった。
This is because a Ti film 9 and a TiN film 10 are interposed between the source / drain diffusion layer 5 and the Al-Si electrode 11, and after the source / drain diffusion layer 5 is formed, the semiconductor substrate 1 is oxidized to form a silicon oxide film 6 When the silicon oxide film 6 is grown, the impurities in the source / drain diffusion layer 5 are taken into the silicon oxide film 6 to reduce the impurity concentration on the surface of the source / drain diffusion layer 5. Between Al-Si electrode 11
It is clear that the barrier metal structure using the Ti film 9 and the TiN film 10 is generated in combination.

本発明は、このようなTi膜9およびTiN膜10を用いた
バリアメタル構造の電極と半導体基板との間のコンタク
ト抵抗の上昇を効果的に阻止できる半導体装置の製造方
法を提供することを課題とする。
An object of the present invention is to provide a method of manufacturing a semiconductor device capable of effectively preventing an increase in contact resistance between an electrode having a barrier metal structure using such a Ti film 9 and a TiN film 10 and a semiconductor substrate. And

課題を解決するための手段 上述の課題を解決するために、本発明の方法では、半
導体基板をまず酸化性雰囲気中で熱処理して酸化ケイ素
膜を形成してから、この酸化ケイ素膜を通して不純物イ
オンを選択的に注入して不純物拡散層を形成し、さらに
酸化ケイ素膜上に窒化ケイ素膜および層間絶縁膜を順次
形成した後、層間絶縁膜、窒化ケイ素膜および酸化ケイ
素膜に不純物拡散層に達するコンタクト窓を形成し、こ
のコンタクト窓において不純物拡散層に接するよう、チ
タン膜および窒化チタン膜を順次形成し、さらにその上
に電極層を形成する。
Means for Solving the Problems In order to solve the above-mentioned problems, in the method of the present invention, a semiconductor substrate is first heat-treated in an oxidizing atmosphere to form a silicon oxide film, and then impurity ions are passed through the silicon oxide film. Is selectively implanted to form an impurity diffusion layer, and a silicon nitride film and an interlayer insulating film are sequentially formed on the silicon oxide film, and then reach the impurity diffusion layer on the interlayer insulating film, the silicon nitride film, and the silicon oxide film. A contact window is formed, a titanium film and a titanium nitride film are sequentially formed so as to be in contact with the impurity diffusion layer at the contact window, and an electrode layer is further formed thereon.

作用 半導体基板上に酸化ケイ素膜を形成した後に、不純物
をイオン注入法で半導体基板中に注入するので、酸化ケ
イ素膜中への不純物の取り込みが防止でき、ソース・ド
レイン拡散層の表面不純物濃度が低下せず、その上にTi
膜およびTiN膜を用いたバリアメタル構造で、低いコン
タクト抵抗の電極を形成することが可能となった。
After a silicon oxide film is formed on a semiconductor substrate, impurities are implanted into the semiconductor substrate by an ion implantation method. Therefore, the incorporation of impurities into the silicon oxide film can be prevented, and the surface impurity concentration of the source / drain diffusion layers can be reduced. It does not decrease, and Ti
With a barrier metal structure using a film and a TiN film, it has become possible to form an electrode with low contact resistance.

実施例 以下、本発明の半導体装置の製造方法の一実施例につ
いて、第1図を参照して説明する。
Embodiment An embodiment of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to FIG.

第1図(a)に示すように、N型のSiからなる半導体
基板1上の所定の領域に、選択酸化(LOCOS)膜2、ゲ
ート酸化膜3、および多結晶シリコンゲート4を順次選
択的に形成したのち、同図(b)に示すように、O2また
は水蒸気を含んだ酸化性雰囲気中において、たとえば90
0℃の温度で熱処理を施して、半導体基板1上および多
結晶シリコンゲート4上に膜厚200Åの酸化ケイ素膜6
を形成する。
As shown in FIG. 1 (a), a selective oxidation (LOCOS) film 2, a gate oxide film 3, and a polycrystalline silicon gate 4 are sequentially and selectively formed in a predetermined region on a semiconductor substrate 1 made of N-type Si. After that, as shown in FIG. 2B, in an oxidizing atmosphere containing O 2 or water vapor, for example, 90
A heat treatment is performed at a temperature of 0 ° C. to form a silicon oxide film 6 having a thickness of 200 ° on the semiconductor substrate 1 and the polycrystalline silicon gate 4.
To form

次に、第1図(c)に示すように、酸化ケイ素膜6を
通して半導体基板1の所定の領域にB+またはBF2 +をイオ
ン注入法で注入し、その後、窒素雰囲気中でたとえば温
度900℃でアニール処理を施してソース・ドレイン拡散
層5を形成する。
Next, as shown in FIG. 1 (c), B + or BF 2 + is implanted into a predetermined region of the semiconductor substrate 1 through the silicon oxide film 6 by an ion implantation method. The source / drain diffusion layer 5 is formed by performing an annealing process at a temperature of about.

それから、第1図(d)に示すように、酸化ケイ素膜
6上に厚さ約500Åの窒化ケイ素膜7を減圧CVD法で形成
した後、さらに第2図(e)に示すように、その上にホ
ウ素・リン含有ガラス(BSPG)からなる層間絶縁膜8を
CVD法で厚さ約5000Åに堆積形成した後、水蒸気雰囲気
中で熱処理して、層間絶縁膜8を溶融平坦化させる。
Then, as shown in FIG. 1 (d), a silicon nitride film 7 having a thickness of about 500 ° is formed on the silicon oxide film 6 by a low pressure CVD method, and further, as shown in FIG. 2 (e). An interlayer insulating film 8 made of glass containing boron and phosphorus (BSPG) is formed thereon.
After depositing and forming to a thickness of about 5000 mm by the CVD method, heat treatment is performed in a water vapor atmosphere to melt and flatten the interlayer insulating film 8.

次に第1図(f)に示すように、周知の写真食刻法で
層間絶縁膜8、窒化ケイ素膜7および酸化ケイ素膜6を
選択的に除去して、ドレイン・ソース拡散層5に達する
コンタクト窓を形成した後、スパッタ法で約200Åの厚
さのTi膜9を形成する。引き続いて、N2とArとを含んだ
雰囲気中でTiをスパッタすることによって、TiN膜10を
約1000Åの厚さに形成する。さらに、その上にスパッタ
法でAl−Si合金膜を形成してから、写真食刻法によって
Al−Si電極11を形成し、MOS型半導体装置を完成する。
Next, as shown in FIG. 1 (f), the interlayer insulating film 8, the silicon nitride film 7, and the silicon oxide film 6 are selectively removed by a known photolithography method to reach the drain / source diffusion layer 5. After forming the contact window, a Ti film 9 having a thickness of about 200 ° is formed by a sputtering method. Subsequently, Ti is sputtered in an atmosphere containing N 2 and Ar to form a TiN film 10 to a thickness of about 1000 °. Furthermore, after forming an Al-Si alloy film on it by sputtering,
An Al-Si electrode 11 is formed to complete a MOS semiconductor device.

上述の方法において、不純物イオンとしてBF2 +を使用
し、その注入量を3×1016cm-2としたとき、面積1×1
μm2のコンタクト部分でのコンタクト抵抗は約75Ωであ
った。一方、従来の方法によれば、不純物、その注入量
およびコンタクト面積を同条件としたとき、コンタクト
抵抗が数100Ωであった。
In the above method, when BF 2 + is used as impurity ions and the implantation amount is 3 × 10 16 cm −2 , the area is 1 × 1
The contact resistance at the μm 2 contact portion was about 75Ω. On the other hand, according to the conventional method, the contact resistance was several hundreds Ω when the impurity, the amount of implantation, and the contact area were the same.

このように、Ti膜9およびTiN膜10を用いたバリアメ
タル構造の半導体装置を製造するとき、本発明の方法を
適用することによって、半導体基板と電極とのコンタク
ト抵抗をいちじるしく低下させることができる。
As described above, when a semiconductor device having a barrier metal structure using the Ti film 9 and the TiN film 10 is manufactured, the contact resistance between the semiconductor substrate and the electrode can be significantly reduced by applying the method of the present invention. .

なお、不純物イオンをBF2 +に代えて、B+、P+またはAs
などを使用しても同等の効果が得られることは言うまで
もないことである。
Instead of impurity ions into the BF 2 +, B +, P + or As
It is needless to say that the same effect can be obtained by using such a method.

比較例 バリアメタルとしてTiN/Tiに代えてMoSiを使用した場
合、BF2 +注入後に酸化ケイ素膜を形成したときには、コ
ンタクト抵抗が約120Ωであったのに対して、酸化ケイ
素膜形成後にBF2 +を注入したときには、100Ω程度であ
った。また、バリアメタル構造としなかった場合には、
BF2 +注入後に酸化ケイ素膜を形成した場合に250Ω程度
であったのに対して、酸化ケイ素膜形成後に、BF2 +を注
入した場合には200Ω程度であった。
Comparative Example When MoSi was used instead of TiN / Ti as a barrier metal, when a silicon oxide film was formed after BF 2 + implantation, the contact resistance was about 120Ω, whereas BF 2 When + was injected, it was about 100Ω. If the barrier metal structure is not used,
When the silicon oxide film was formed after the BF 2 + injection, the resistance was about 250Ω, whereas when the BF 2 + was injected after the silicon oxide film was formed, the resistance was about 200Ω.

いずれも十分なコンタクト抵抗の低下が認められず、
本発明の方法においてはじめて大幅なコンタクト抵抗の
低下を実現できることがわかる。
In all cases, no sufficient decrease in contact resistance was observed,
It can be seen that a significant reduction in contact resistance can be realized only by the method of the present invention.

これから、Ti膜9およびTiN膜10を用いたバリアメタ
ル構造の半導体装置の製造において、本発明が優れた効
果を奏することがわかる。
This indicates that the present invention has an excellent effect in the manufacture of a semiconductor device having a barrier metal structure using the Ti film 9 and the TiN film 10.

発明の効果 本発明の方法によれば、半導体基板上に酸化ケイ素膜
を形成してから、この酸化ケイ素膜を通して不純物イオ
ンを半導体基板に注入して不純物拡散層を形成し、さら
に絶縁膜を形成してから、この絶縁膜に、不純物拡散層
に達するコンタクト窓を形成し、コンタクト窓において
不純物拡散層に接するよう、チタン膜および窒化チタン
膜を順次形成し、さらにその上に電極層を形成する。
According to the method of the present invention, a silicon oxide film is formed on a semiconductor substrate, and then impurity ions are injected into the semiconductor substrate through the silicon oxide film to form an impurity diffusion layer, and further an insulating film is formed. Then, a contact window reaching the impurity diffusion layer is formed in the insulating film, a titanium film and a titanium nitride film are sequentially formed so as to be in contact with the impurity diffusion layer at the contact window, and an electrode layer is further formed thereon. .

これによれば、酸化ケイ素膜を形成した後に、半導体
基板中に不純物をイオン注入法で注入するので、酸化ケ
イ素膜中への不純物の取り込みを防ぐことができる。そ
のため、ソース・ドレイン拡散層の表面不純物濃度を実
質的に低下させることがなく、その上にTi膜およびTiN
膜を用いたバリアメタル構造の電極のコンタクト抵抗を
大幅に低下させることができる。
According to this, the impurity is implanted into the semiconductor substrate by the ion implantation method after the silicon oxide film is formed, so that the incorporation of the impurity into the silicon oxide film can be prevented. Therefore, the surface impurity concentration of the source / drain diffusion layers is not substantially reduced, and the Ti film and the TiN
The contact resistance of an electrode having a barrier metal structure using a film can be significantly reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の半導体装置の製造方法の一実施例を説
明するための工程順断面図、第2図は従来の半導体装置
の製造方法の一例を説明するための工程順断面図であ
る。 1……N型半導体基板、2……選択酸化(LOCOS)膜、
3……ゲート酸化膜、4……多結晶シリコンゲート、5
……ソース・ドレイン拡散層、6……酸化ケイ素膜、7
……窒化ケイ素膜、8……層間絶縁膜、9……チタン
(Ti)膜、10……窒化チタン(TiN)膜、11……Al−Si
電極
FIG. 1 is a step-by-step cross-sectional view for explaining one embodiment of a method for manufacturing a semiconductor device of the present invention, and FIG. 2 is a step-by-step cross-sectional view for explaining one example of a conventional method for manufacturing a semiconductor device. . 1 ... N-type semiconductor substrate, 2 ... Selective oxidation (LOCOS) film,
3 ... gate oxide film, 4 ... polycrystalline silicon gate, 5
... Source / drain diffusion layer, 6 ... silicon oxide film, 7
... silicon nitride film, 8 ... interlayer insulating film, 9 ... titanium (Ti) film, 10 ... titanium nitride (TiN) film, 11 ... Al-Si
electrode

フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/336 H01L 21/265 H 29/43 29/46 R // H01L 21/316 (72)発明者 上田 誠二 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 昭61−150377(JP,A) 特開 昭61−247073(JP,A) 特開 昭62−205951(JP,A) 特開 昭63−205951(JP,A) 特開 昭62−183142(JP,A) 特開 昭62−235752(JP,A) 特開 昭63−1690(JP,A) 森末道忠 監修「LSI設計技術」 (昭62−9−30)電気書院p.302末行 −p.304第1行Continued on the front page (51) Int.Cl. 6 Identification symbol FI H01L 21/336 H01L 21/265 H 29/43 29/46 R // H01L 21/316 (72) Inventor Seiji Ueda Okadoma, Kadoma City, Osaka 1006 Matsushita Electronics Corporation (56) References JP-A-61-150377 (JP, A) JP-A-61-247073 (JP, A) JP-A-62-205951 (JP, A) JP 63-205951 (JP, A) JP-A-62-183142 (JP, A) JP-A-62-235575 (JP, A) JP-A-63-1690 (JP, A) Michitada Morisue supervised "LSI design technology" (Showa 62-9-30) Denki Shoin p. 302 end line -p. 304 line 1

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上にゲート酸化膜及びゲートを
選択的に形成した後,前記半導体基板を酸化性雰囲気中
で熱処理して酸化ケイ素膜を形成する工程と、前記酸化
ケイ素膜を通して不純物イオンを選択的に注入して不純
物拡散層を形成する工程と、不活性ガス中で熱処理を施
す工程と、前記酸化ケイ素膜上に窒化ケイ素膜を形成す
る工程と、前記窒化ケイ素膜上に層間絶縁膜を形成する
工程と、前記層間絶縁膜、前記窒化ケイ素膜および前記
酸化ケイ素膜に前記不純物拡散層に達するコンタクト窓
を形成する工程と、前記コンタクト窓において前記不純
物拡散層に接するよう,チタン膜および窒化チタン膜を
順次形成する工程と、前記窒化チタン膜上に電極層を形
成する工程とを有し、前記順序で実施することを特徴と
する半導体装置の製造方法。
A step of selectively forming a gate oxide film and a gate on the semiconductor substrate and then heat-treating the semiconductor substrate in an oxidizing atmosphere to form a silicon oxide film; Selectively forming an impurity diffusion layer, performing a heat treatment in an inert gas, forming a silicon nitride film on the silicon oxide film, and forming an interlayer insulating film on the silicon nitride film. Forming a contact window on the interlayer insulating film, the silicon nitride film, and the silicon oxide film, the contact window reaching the impurity diffusion layer; and contacting the impurity window with the impurity diffusion layer at the contact window. And a step of sequentially forming a titanium nitride film, and a step of forming an electrode layer on the titanium nitride film. Production method.
JP1156471A 1989-06-19 1989-06-19 Method for manufacturing semiconductor device Expired - Lifetime JP2857170B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1156471A JP2857170B2 (en) 1989-06-19 1989-06-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1156471A JP2857170B2 (en) 1989-06-19 1989-06-19 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0322420A JPH0322420A (en) 1991-01-30
JP2857170B2 true JP2857170B2 (en) 1999-02-10

Family

ID=15628476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1156471A Expired - Lifetime JP2857170B2 (en) 1989-06-19 1989-06-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2857170B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980030411A (en) * 1996-10-29 1998-07-25 김영환 Method of forming a protective film of a semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60223162A (en) * 1984-04-20 1985-11-07 Hitachi Ltd Manufacture of semiconductor device
JPS61150377A (en) * 1984-12-25 1986-07-09 Toshiba Corp Manufacture of mis type semiconductor device
JPS61247073A (en) * 1985-04-24 1986-11-04 Seiko Instr & Electronics Ltd Manufacture of semiconductor device
JPH0715990B2 (en) * 1985-09-11 1995-02-22 三菱電機株式会社 Semiconductor device
JPS62118579A (en) * 1985-11-18 1987-05-29 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS63164315A (en) * 1986-12-26 1988-07-07 Oki Electric Ind Co Ltd Manufacture of semiconductor device
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
森末道忠 監修「LSI設計技術」(昭62−9−30)電気書院p.302末行−p.304第1行

Also Published As

Publication number Publication date
JPH0322420A (en) 1991-01-30

Similar Documents

Publication Publication Date Title
US5196360A (en) Methods for inhibiting outgrowth of silicide in self-aligned silicide process
KR100530401B1 (en) Semiconductor device having a low-resistance gate electrode
JPH0794731A (en) Semiconductor device and its manufacturing method
KR0161380B1 (en) Transistor of semiconductor device and their manufacturing method
JP3408842B2 (en) Semiconductor device and manufacturing method thereof
JP2857170B2 (en) Method for manufacturing semiconductor device
JPS63204743A (en) Manufacture of semiconductor device
JPH07263674A (en) Field effect semiconductor device and its manufacture
JPH0794449A (en) Manufacture of semiconductor device
JPS5966165A (en) Electrode wiring and manufacture thereof
JPH0126172B2 (en)
JPS61224435A (en) Semiconductor device
JP3067433B2 (en) Method for manufacturing semiconductor device
JP2739593B2 (en) Semiconductor device manufacturing method
JPH04155967A (en) Manufacture of semiconductor device
JPH0669156A (en) Manufacture of semiconductor integrated circuit
JPS61135156A (en) Semiconductor device and manufacture thereof
JPS63283064A (en) Formation of polycide pattern
JP2668380B2 (en) Method for manufacturing semiconductor device
JPH0377661B2 (en)
JPH02237073A (en) Manufacture of semiconductor device
JPS6170739A (en) Manufacture of semiconductor device
JPH06104428A (en) Semiconductor device and its manufacture
JPH07249684A (en) Semiconductor device and its manufacture
JPH0458526A (en) Formation method of polycide element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071127

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11