JP2855716B2 - 過電流制限回路 - Google Patents
過電流制限回路Info
- Publication number
- JP2855716B2 JP2855716B2 JP29783589A JP29783589A JP2855716B2 JP 2855716 B2 JP2855716 B2 JP 2855716B2 JP 29783589 A JP29783589 A JP 29783589A JP 29783589 A JP29783589 A JP 29783589A JP 2855716 B2 JP2855716 B2 JP 2855716B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- resistor
- voltage
- overcurrent detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、定電圧電源回路における過電流制限回路に
関し、特に簡易な構成で、制限電流の製造上のバラツキ
を減少させることが可能な過電流制限回路に関する。
関し、特に簡易な構成で、制限電流の製造上のバラツキ
を減少させることが可能な過電流制限回路に関する。
従来の定電圧電源回路では、バイポーラ型トランジス
タによる回路構成において、出力トランジスタに電流検
出用の抵抗を直列に接続し、負荷電流が流れた時に電流
検出用抵抗に生じる電圧降下の電圧を、コレクタを出力
トランジスタのベースに接続し、エミッタを出力に接続
したトランジスタのベース・エミッタ間に入力し、負荷
電流の増大に伴って、出力トランジスタのベース電流を
制限して出力電流を制限していたが、出力トランジスタ
に直列に抵抗を接続しているため、入出力電圧差を大き
くする方向になっていた。
タによる回路構成において、出力トランジスタに電流検
出用の抵抗を直列に接続し、負荷電流が流れた時に電流
検出用抵抗に生じる電圧降下の電圧を、コレクタを出力
トランジスタのベースに接続し、エミッタを出力に接続
したトランジスタのベース・エミッタ間に入力し、負荷
電流の増大に伴って、出力トランジスタのベース電流を
制限して出力電流を制限していたが、出力トランジスタ
に直列に抵抗を接続しているため、入出力電圧差を大き
くする方向になっていた。
例えば、第２図に示す定電圧電源回路では、出力トラ
ンジスタ28に直列に過電流検出抵抗30が入っているた
め、過電流検出抵抗30の電圧降下により、入出力電圧差
特性を犠牲にしていた。また、過電流検出抵抗30の値に
ついては、製造上のバラツキが生じるので、制限電流値
にもバラツキを生じていた。なお、第２図において、22
は入力端子、23は接地端子、24,25は抵抗、26は基準電
圧、27は誤差増幅器、29は過電流検出トランジスタ、31
は出力端子である。
ンジスタ28に直列に過電流検出抵抗30が入っているた
め、過電流検出抵抗30の電圧降下により、入出力電圧差
特性を犠牲にしていた。また、過電流検出抵抗30の値に
ついては、製造上のバラツキが生じるので、制限電流値
にもバラツキを生じていた。なお、第２図において、22
は入力端子、23は接地端子、24,25は抵抗、26は基準電
圧、27は誤差増幅器、29は過電流検出トランジスタ、31
は出力端子である。
この種の装置として関連するものには、例えば“トラ
ンジスタ技術,1986年７月号,pp.322〜323,「電源の保護
回路」”が挙げられる。
ンジスタ技術,1986年７月号,pp.322〜323,「電源の保護
回路」”が挙げられる。
上記従来技術では、入出力電圧差の特性に影響を与え
ることなく、制限電流の製造上のバラツキを減少させる
ことは難しかった。
ることなく、制限電流の製造上のバラツキを減少させる
ことは難しかった。
本発明の目的は、このような問題点を改善し、簡易な
構成で品質を向上させ、また、電流検出抵抗の値をトリ
ミングによって調整することにより、制限電流の製造上
のバラツキを向上させることが可能な過電流制限回路を
提供することにある。
構成で品質を向上させ、また、電流検出抵抗の値をトリ
ミングによって調整することにより、制限電流の製造上
のバラツキを向上させることが可能な過電流制限回路を
提供することにある。
上記目的を達成するため、本発明の過電流制限回路
は、出力電圧の一部と基準電圧を比較して、出力用トラ
ンジスタのゲート電圧を制御することにより、定電圧出
力を発生するＣ−MOS型定電圧電源回路において、第１
のトランジスタ（過電流検出トランジスタ）および抵抗
（過電流検出抵抗）を直列に接続し、第１トランジスタ
および抵抗を出力用トランジスタと並列に接続して、そ
の抵抗および第１トランジスタの接続点と第２のトラン
ジスタ（ゲート電圧制御トランジスタ）のゲートを接続
し、第２トランジスタのドレインを出力用トランジスタ
および第１トランジスタのゲートに接続したことに特徴
がある。
は、出力電圧の一部と基準電圧を比較して、出力用トラ
ンジスタのゲート電圧を制御することにより、定電圧出
力を発生するＣ−MOS型定電圧電源回路において、第１
のトランジスタ（過電流検出トランジスタ）および抵抗
（過電流検出抵抗）を直列に接続し、第１トランジスタ
および抵抗を出力用トランジスタと並列に接続して、そ
の抵抗および第１トランジスタの接続点と第２のトラン
ジスタ（ゲート電圧制御トランジスタ）のゲートを接続
し、第２トランジスタのドレインを出力用トランジスタ
および第１トランジスタのゲートに接続したことに特徴
がある。
また、上記抵抗を複数の抵抗から構成し、抵抗値をト
リミングにより調整する手段（フューズ）を設けたこと
に特徴がある。
リミングにより調整する手段（フューズ）を設けたこと
に特徴がある。
本発明においては、Ｃ−MOS型定電圧電源回路の出力
トランジスタと並列に過電流検出トランジスタを設け、
過電流検出トランジスタに流れる電流を検出することに
より、過電流を制限する回路構成をとる。
トランジスタと並列に過電流検出トランジスタを設け、
過電流検出トランジスタに流れる電流を検出することに
より、過電流を制限する回路構成をとる。
これにより、入出力電圧差の特性に影響を与すること
なく、過電流を制限できる。
なく、過電流を制限できる。
さらに、過電流検出抵抗の値をトリミングによって調
整することにより、製造時の制限電流のバラツキを減少
させる。
整することにより、製造時の制限電流のバラツキを減少
させる。
以下、本発明の一実施例を図面により説明する。
第１図は、本発明の第１の実施例における定電圧電源
回路の構成図である。
回路の構成図である。
第１図において、10は過電流制限回路、11は入力端
子、12は出力端子、13は接地端子、14,15は抵抗、16は
基準電圧、17は誤差増幅器、18は出力トランジスタ、19
は過電流検出用トランジスタ、20はゲート電圧制御トラ
ンジスタ、21は過電流検出抵抗である。この過電流制限
回路10は、点線で示すように、出力トランジスタ18、過
電流検出用トランジスタ19、ゲート電圧制御トランジス
タ20、過電流検出抵抗21から構成される。
子、12は出力端子、13は接地端子、14,15は抵抗、16は
基準電圧、17は誤差増幅器、18は出力トランジスタ、19
は過電流検出用トランジスタ、20はゲート電圧制御トラ
ンジスタ、21は過電流検出抵抗である。この過電流制限
回路10は、点線で示すように、出力トランジスタ18、過
電流検出用トランジスタ19、ゲート電圧制御トランジス
タ20、過電流検出抵抗21から構成される。
本実施例では、入力端子11に非安定電圧が入力される
と、出力端子12に電圧が出力される。
と、出力端子12に電圧が出力される。
この場合、出力端子12の出力電圧を抵抗14,15で分割
し、出力電圧の一部を誤差増幅器17において基準電圧16
と比較する。これにより、出力トランジスタ18および過
電流検出用トランジスタ19のゲート電圧を制御し、出力
端子12には安定化された電力が出力される。
し、出力電圧の一部を誤差増幅器17において基準電圧16
と比較する。これにより、出力トランジスタ18および過
電流検出用トランジスタ19のゲート電圧を制御し、出力
端子12には安定化された電力が出力される。
また、出力端子12に負荷を接続して、大きな負荷電流
を取り出した場合、出力トランジスタ18、過電流検出用
トランジスタ19、および過電流検出抵抗21に電流が流
れ、過電流検出抵抗21に電圧降下が発生するため、その
電圧がゲート電圧制御トランジスタ20のゲート・ソース
間電圧を低下させて、出力トランジスタ18に流れる電流
を制限する。このように、過負荷電流が流れた場合に
は、電流が制限される。
を取り出した場合、出力トランジスタ18、過電流検出用
トランジスタ19、および過電流検出抵抗21に電流が流
れ、過電流検出抵抗21に電圧降下が発生するため、その
電圧がゲート電圧制御トランジスタ20のゲート・ソース
間電圧を低下させて、出力トランジスタ18に流れる電流
を制限する。このように、過負荷電流が流れた場合に
は、電流が制限される。
第３図は、本発明の第２の実施例における定電圧電源
回路の構成図である。
回路の構成図である。
第３図において、48は過電流制限回路、47は入力端
子、32は出力端子、33は接地端子、34,35は抵抗、36は
基準電圧、37は誤差増幅器、38は出力トランジスタ、39
は過電流検出用トランジスタ、40はゲート電圧制御トラ
ンジスタ、41〜43は過電流検出抵抗、44〜46はフューズ
である。この過電流制限回路48は、点線で示すように、
出力トランジスタ38、過電流検出用トランジスタ39、ゲ
ート電圧制御トランジスタ40、過電流検出抵抗41〜43、
フューズ44〜46から構成される。
子、32は出力端子、33は接地端子、34,35は抵抗、36は
基準電圧、37は誤差増幅器、38は出力トランジスタ、39
は過電流検出用トランジスタ、40はゲート電圧制御トラ
ンジスタ、41〜43は過電流検出抵抗、44〜46はフューズ
である。この過電流制限回路48は、点線で示すように、
出力トランジスタ38、過電流検出用トランジスタ39、ゲ
ート電圧制御トランジスタ40、過電流検出抵抗41〜43、
フューズ44〜46から構成される。
本実施例では、複数の過電流検出抵抗41〜43を設け、
フューズ44〜46により、適当な抵抗を選択する。すなわ
ち、制限電流の値によって、フューズ44〜46で適当な部
分をトリミングすることにより、センス低抗値を変えて
制限電流を調整する。
フューズ44〜46により、適当な抵抗を選択する。すなわ
ち、制限電流の値によって、フューズ44〜46で適当な部
分をトリミングすることにより、センス低抗値を変えて
制限電流を調整する。
これにより、製造上のバラツキを押えることが可能で
ある。
ある。
本発明によれば、出力トランジスタのソース・ドレイ
ンを直接入出力端子と接続するので、入出力電圧差特性
の優れた定電圧電源回路を実現することができる。
ンを直接入出力端子と接続するので、入出力電圧差特性
の優れた定電圧電源回路を実現することができる。
また、過電流検出抵抗を調整することができるので、
製造上のバラツキを減少させて、精度の高い電流制限を
行うことが可能である。
製造上のバラツキを減少させて、精度の高い電流制限を
行うことが可能である。
【図面の簡単な説明】 第１図は、本発明の第１の実施例における定電圧電源回
路の構成図、第２図は従来の定電圧電源回路の構成図、
第３図は本発明の第２の実施例における定電圧電源回路
の構成図である。 11,22,47:入力端子,12,31,32:出力端子,13,23,33:端子,
14,15,24,25,34,35:抵抗,16,26,36:基準電圧,17,27,37:
誤差増幅器,18,28,38:出力トランジスタ,19,29,39:過電
流検出トランジスタ,20,40:ゲート電圧制御トランジス
タ,21,30,41〜43:過電流検出抵抗,44〜46:フューズ。
路の構成図、第２図は従来の定電圧電源回路の構成図、
第３図は本発明の第２の実施例における定電圧電源回路
の構成図である。 11,22,47:入力端子,12,31,32:出力端子,13,23,33:端子,
14,15,24,25,34,35:抵抗,16,26,36:基準電圧,17,27,37:
誤差増幅器,18,28,38:出力トランジスタ,19,29,39:過電
流検出トランジスタ,20,40:ゲート電圧制御トランジス
タ,21,30,41〜43:過電流検出抵抗,44〜46:フューズ。
Claims (2)
- 【請求項１】出力電圧の一部と基準電圧を比較して、出
力用トランジスタのゲート電圧を制御することにより、
定電圧出力を発生するＣ−MOS形定電圧電源回路におい
て、第１のトランジスタおよび抵抗を直列に接続し、該
第１トランジスタおよび抵抗を該出力用トランジスタと
並列に接続して、該抵抗および第１トランジスタの接続
点と第２のトランジスタのゲートを接続し、該第２トラ
ンジスタのドレインを該出力用トランジスタおよび第１
トランジスタのゲートに接続したことを特徴とする過電
流制限回路。 - 【請求項２】上記抵抗を複数の抵抗から構成し、抵抗値
をトリミングにより調整する手段を設けたことを特徴と
する請求項１記載の過電流制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29783589A JP2855716B2 (ja) | 1989-11-16 | 1989-11-16 | 過電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29783589A JP2855716B2 (ja) | 1989-11-16 | 1989-11-16 | 過電流制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03157710A JPH03157710A (ja) | 1991-07-05 |
| JP2855716B2 true JP2855716B2 (ja) | 1999-02-10 |
Family
ID=17851771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29783589A Expired - Fee Related JP2855716B2 (ja) | 1989-11-16 | 1989-11-16 | 過電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2855716B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200482638Y1 (ko) * | 2015-11-04 | 2017-02-16 | 김대호 | 조명거울 |
-
1989
- 1989-11-16 JP JP29783589A patent/JP2855716B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03157710A (ja) | 1991-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4893211A (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| US7019585B1 (en) | Method and circuit for adjusting a reference voltage signal | |
| WO1982002262A1 (en) | Solid state current sensing circuit | |
| US5747975A (en) | Overload protection circuit for MOS power drivers | |
| US4533845A (en) | Current limit technique for multiple-emitter vertical power transistor | |
| JPH08289465A (ja) | パワーｍｏｓｆｅｔの負荷電流調節回路装置 | |
| US5390069A (en) | Short circuit limit circuit with temperature-dependent current limit | |
| KR20000075637A (ko) | 전류 리미터 회로 | |
| JPH05102402A (ja) | 半導体装置 | |
| JP2855716B2 (ja) | 過電流制限回路 | |
| JPH07212156A (ja) | リミッタ回路 | |
| CN114725892A (zh) | 逐周期电流限制电路及电源管理芯片 | |
| US4713599A (en) | Programmable trimmable circuit having voltage limiting | |
| JP2637294B2 (ja) | センスアンプ回路 | |
| JP2755848B2 (ja) | 微小電圧検出回路およびこれを用いた電流制限回路 | |
| JP2004227102A (ja) | 定電流回路 | |
| JPH0722937A (ja) | 半導体集積回路 | |
| KR940006603Y1 (ko) | 멀티레벨 기준 전압 회로 | |
| SU1725321A1 (ru) | Устройство дл токовой защиты мощного транзистора | |
| JP3022352B2 (ja) | 基準電圧発生回路 | |
| JPS61117613A (ja) | 電流制限付定電圧電源回路 | |
| SU1610478A1 (ru) | Стабилизатор посто нного напр жени с защитой от перегрузки | |
| JP2618950B2 (ja) | 半導体集積回路における熱遮断回路 | |
| SU813392A1 (ru) | Линейный стабилизатор напр жени С зАщиТОй | |
| SU964609A2 (ru) | Стабилизатор напр жени посто нного тока |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071127 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081127 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |