JP2849285B2 - 陰極線管のドーミング防止回路 - Google Patents
陰極線管のドーミング防止回路Info
- Publication number
- JP2849285B2 JP2849285B2 JP4203838A JP20383892A JP2849285B2 JP 2849285 B2 JP2849285 B2 JP 2849285B2 JP 4203838 A JP4203838 A JP 4203838A JP 20383892 A JP20383892 A JP 20383892A JP 2849285 B2 JP2849285 B2 JP 2849285B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- voltage
- level
- control circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/06—Screens for shielding; Masks interposed in the electron stream
- H01J29/07—Shadow masks for colour television tubes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/141—Beam current control means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/57—Control of contrast or brightness
- H04N5/59—Control of contrast or brightness in dependence upon beam current of cathode ray tube
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高解像度陰極線管（Ca
thode Ray Tube; 以下ＣＲＴ）を使用するカラーテレビ
及びディスプレイ機器に関し、もっと詳しくは初期動作
時の過大な電流による不規則なシャドーマスクの膨張を
防止、即ちドーミング(Doming)現像を最小とすることに
より、画質劣化を防止することのできる陰極線管のドー
ミング防止回路に関するものである。
thode Ray Tube; 以下ＣＲＴ）を使用するカラーテレビ
及びディスプレイ機器に関し、もっと詳しくは初期動作
時の過大な電流による不規則なシャドーマスクの膨張を
防止、即ちドーミング(Doming)現像を最小とすることに
より、画質劣化を防止することのできる陰極線管のドー
ミング防止回路に関するものである。
【０００２】
【従来の技術】一般に、ＣＲＴのシャドーマスクはすべ
てビーム電流により熱膨張するが、画面中心部から外郭
方向へ均等に膨張して画質への影響を最小化するように
設計されている。しかし、これはビデオ信号レベルが画
面全体において同一であり徐々に熱膨張をした場合にの
み可能である。
てビーム電流により熱膨張するが、画面中心部から外郭
方向へ均等に膨張して画質への影響を最小化するように
設計されている。しかし、これはビデオ信号レベルが画
面全体において同一であり徐々に熱膨張をした場合にの
み可能である。
【０００３】ところが、実際には、一般的なビデオ信号
はレベルが画面全体において同一にすることはできず、
画面全体の平均画像レベル（Average Picture Level;以
下、ＡＰＬ）も各々差異があって、パワーオン時の初期
段階からＡＰＬが高い信号、あるいは局部的に信号レベ
ルが高い信号が続くと、ＣＲＴシャドーマスクは不規則
な膨張をしてドーミング現像が発生し、電子銃からの
Ｒ，Ｇ，Ｂビームが蛍光面上のＲ，Ｇ，Ｂポイントに正
確に投射されないミスランディング(Misslanding) 現像
が発生して、画面に大きな染みが生じるようになり、画
面上のカラーが不一致になるなどの画質に対する致命的
な損傷を与えるようになる。尚、前記のドーミング現像
とは、熱によりシャドーマスクがドーム(Dome)形状で膨
張することを言う。
はレベルが画面全体において同一にすることはできず、
画面全体の平均画像レベル（Average Picture Level;以
下、ＡＰＬ）も各々差異があって、パワーオン時の初期
段階からＡＰＬが高い信号、あるいは局部的に信号レベ
ルが高い信号が続くと、ＣＲＴシャドーマスクは不規則
な膨張をしてドーミング現像が発生し、電子銃からの
Ｒ，Ｇ，Ｂビームが蛍光面上のＲ，Ｇ，Ｂポイントに正
確に投射されないミスランディング(Misslanding) 現像
が発生して、画面に大きな染みが生じるようになり、画
面上のカラーが不一致になるなどの画質に対する致命的
な損傷を与えるようになる。尚、前記のドーミング現像
とは、熱によりシャドーマスクがドーム(Dome)形状で膨
張することを言う。
【０００４】前記のような損傷はディスプレイ画面が大
形であればある程ＣＲＴのドットピッチ(Dot Pitch) 、
即ち蛍光面上のＲポイントから次のポイントまでの距
離、Ｇポイントから次のＧポイントまでの距離、あるい
はＢポイントから次のＢポイントまでの距離が小さけれ
ば小さい程大きくなり、これによって現在のディスプレ
イ機器の高解像度化や大形化の趨勢に障害になるという
問題点があった。
形であればある程ＣＲＴのドットピッチ(Dot Pitch) 、
即ち蛍光面上のＲポイントから次のポイントまでの距
離、Ｇポイントから次のＧポイントまでの距離、あるい
はＢポイントから次のＢポイントまでの距離が小さけれ
ば小さい程大きくなり、これによって現在のディスプレ
イ機器の高解像度化や大形化の趨勢に障害になるという
問題点があった。
【０００５】
【発明が解決しようとする課題】本発明は、このような
問題点を解決するためのもので、本発明の目的は、初期
動作時の一定時間の間ビーム電流を制限して、シャドー
マスクが均等に熱膨張をするようにして、初期に過大な
電流による不規則なシャドーマスクの膨張を防止してＣ
ＲＴ全体の画質の劣化を止めることのできるようにした
陰極線管のドーミング防止回路を提供することにある。
問題点を解決するためのもので、本発明の目的は、初期
動作時の一定時間の間ビーム電流を制限して、シャドー
マスクが均等に熱膨張をするようにして、初期に過大な
電流による不規則なシャドーマスクの膨張を防止してＣ
ＲＴ全体の画質の劣化を止めることのできるようにした
陰極線管のドーミング防止回路を提供することにある。
【０００６】
【発明を解決するための手段】このような目的を達成す
るための本発明の特徴は、電圧源Ｖcc１に連結されて、
パワーオン時からの経過時間に応じて徐々に低下する制
御電圧を発生する電圧制御回路１０と、ビデオ信号入力
端ａから入力されるビデオ信号のピークレベルが所定の
クリッピングレベルより高い部位をクリッピングし、前
記電圧制御回路１０から入力される前記制御電圧の低下
に応じて前記クリッピングレベルを高くするビデオ信号
クリッピング回路２０と、前記電圧制御回路１０から入
力される前記制御電圧の低下に応じて、前記ビデオ信号
に対応した輝度設定レベルを上げるように制御する輝度
制御回路３０と、前記ビデオ信号入力端ａ及び水平駆動
パルス入力端ｂに連結されて、入力されるビデオ信号を
前記経過時間に関係なく積分して平均画像レベルを検出
し、該平均画像レベルが所定レベルよりも高い場合に、
前記輝度制御回路３０に対して前記輝度設定レベルを下
げさせるように制御することにより、陰極線管に過大な
ビーム電流が流れないようにするビーム電流制御回路４
０と、から構成される陰極線管のドーミング防止回路に
ある。
るための本発明の特徴は、電圧源Ｖcc１に連結されて、
パワーオン時からの経過時間に応じて徐々に低下する制
御電圧を発生する電圧制御回路１０と、ビデオ信号入力
端ａから入力されるビデオ信号のピークレベルが所定の
クリッピングレベルより高い部位をクリッピングし、前
記電圧制御回路１０から入力される前記制御電圧の低下
に応じて前記クリッピングレベルを高くするビデオ信号
クリッピング回路２０と、前記電圧制御回路１０から入
力される前記制御電圧の低下に応じて、前記ビデオ信号
に対応した輝度設定レベルを上げるように制御する輝度
制御回路３０と、前記ビデオ信号入力端ａ及び水平駆動
パルス入力端ｂに連結されて、入力されるビデオ信号を
前記経過時間に関係なく積分して平均画像レベルを検出
し、該平均画像レベルが所定レベルよりも高い場合に、
前記輝度制御回路３０に対して前記輝度設定レベルを下
げさせるように制御することにより、陰極線管に過大な
ビーム電流が流れないようにするビーム電流制御回路４
０と、から構成される陰極線管のドーミング防止回路に
ある。
【０００７】
【実施例】以下、本発明の望ましい一実施例を添付図面
を参照して詳細に説明する。図１は、本実施例の極線管
のドーミング防止回路図である。まず、電圧源ＶCC１に
連結されてパワーオン時の時間遅延及び制御電圧を発生
する電圧制御回路１０とビデオ信号入力部ａにビデオ信
号のピークレベルが設計者が設定したレベルよりも高い
場合、高い部位をクリッピングするビデオ信号クリッピ
ング回路２０とが連結される。
を参照して詳細に説明する。図１は、本実施例の極線管
のドーミング防止回路図である。まず、電圧源ＶCC１に
連結されてパワーオン時の時間遅延及び制御電圧を発生
する電圧制御回路１０とビデオ信号入力部ａにビデオ信
号のピークレベルが設計者が設定したレベルよりも高い
場合、高い部位をクリッピングするビデオ信号クリッピ
ング回路２０とが連結される。
【０００８】前記電圧制御回路１０では、電圧源ＶCC１
側に連結された熱に反比例して抵抗値が大きくなる特性
のサーミスタ(Thermistor)抵抗Ｒ１に電圧分配用抵抗Ｒ
２及びトランジスタＴＲ１のベース側が連結される。上
記トランジスタＴＲ１のエミッタ側は電圧源ＶCC１側に
連結され、時間経過によって前記抵抗Ｒ１値が変わって
コレクタ側の出力電圧が制御される。前記トランジスタ
ＴＲ１のコレクタ側には負荷抵抗Ｒ３が連結される。
側に連結された熱に反比例して抵抗値が大きくなる特性
のサーミスタ(Thermistor)抵抗Ｒ１に電圧分配用抵抗Ｒ
２及びトランジスタＴＲ１のベース側が連結される。上
記トランジスタＴＲ１のエミッタ側は電圧源ＶCC１側に
連結され、時間経過によって前記抵抗Ｒ１値が変わって
コレクタ側の出力電圧が制御される。前記トランジスタ
ＴＲ１のコレクタ側には負荷抵抗Ｒ３が連結される。
【０００９】一方、前記ビデオ信号クリッピング回路２
０では、ビデオ信号入力端ａにベース側が連結され、電
圧源ＶCC２側にコレクタ側が連結されて、前記ビデオ信
号入力端ａからビデオ信号が入力されるとターンオンさ
れるスイッチング用トランジスタＴＲ２のエミッタ側に
は負荷抵抗Ｒ４が連結される。そして、電圧源ＶCC３に
は、ビデオ信号のピーククリッピングレベル設定用の抵
抗Ｒ６，Ｒ７が直列に連結される。また、前記トランジ
スタＴＲ２を通ったビデオ信号のピークレベルが、前記
抵抗Ｒ６，Ｒ７により設定されたレベルより高い場合
に、前記電圧制御回路１０から抵抗Ｒ５を通って印加さ
れる電圧により高いピーク部位がクリッピングされるよ
うに動作するトランジスタＴＲ３は、エミッタ側が前記
抵抗Ｒ６，Ｒ７間に、ベース側が前記バイアス用抵抗Ｒ
５に、コレクタ側が前記トランジスタＴＲ２のエミッタ
側に各々連結される。
０では、ビデオ信号入力端ａにベース側が連結され、電
圧源ＶCC２側にコレクタ側が連結されて、前記ビデオ信
号入力端ａからビデオ信号が入力されるとターンオンさ
れるスイッチング用トランジスタＴＲ２のエミッタ側に
は負荷抵抗Ｒ４が連結される。そして、電圧源ＶCC３に
は、ビデオ信号のピーククリッピングレベル設定用の抵
抗Ｒ６，Ｒ７が直列に連結される。また、前記トランジ
スタＴＲ２を通ったビデオ信号のピークレベルが、前記
抵抗Ｒ６，Ｒ７により設定されたレベルより高い場合
に、前記電圧制御回路１０から抵抗Ｒ５を通って印加さ
れる電圧により高いピーク部位がクリッピングされるよ
うに動作するトランジスタＴＲ３は、エミッタ側が前記
抵抗Ｒ６，Ｒ７間に、ベース側が前記バイアス用抵抗Ｒ
５に、コレクタ側が前記トランジスタＴＲ２のエミッタ
側に各々連結される。
【００１０】次に、前記電圧制御回路１０から入力され
る制御電圧により輝度(Brightness)レベルを調節する輝
度制御回路３０が前記電圧制御回路１０に連結される。
前記輝度制御回路３０は、前記電圧制御回路１０に連結
されたバイアス用抵抗Ｒ８にベース側が連結され、電圧
源ＶCC１にエミッタ側が連結されて、前記電圧制御回路
１０から印加される電圧により輝度を調節するように動
作するスイッチング用トランジスタＴＲ４と、電圧源Ｖ
CC１側に連結される輝度レベル設定用抵抗Ｒ１０及び可
変抵抗ＶＲ１とから構成されている。
る制御電圧により輝度(Brightness)レベルを調節する輝
度制御回路３０が前記電圧制御回路１０に連結される。
前記輝度制御回路３０は、前記電圧制御回路１０に連結
されたバイアス用抵抗Ｒ８にベース側が連結され、電圧
源ＶCC１にエミッタ側が連結されて、前記電圧制御回路
１０から印加される電圧により輝度を調節するように動
作するスイッチング用トランジスタＴＲ４と、電圧源Ｖ
CC１側に連結される輝度レベル設定用抵抗Ｒ１０及び可
変抵抗ＶＲ１とから構成されている。
【００１１】前記可変抵抗ＶＲ１の他端は、前記ビデオ
信号クリッピング制御回路２０から入力されるビデオ信
号を復調及び組合せてＲ，Ｇ，Ｂ色信号を出力する復調
及びマトリックス回路１００の輝度制御端子ＢＣに連結
される。更に、ビデオ信号入力端ａ及び水平駆動(Horiz
ontal Drive)パルス入力端ｂには、前記ビデオ信号入力
端ａから入力されるビデオ信号を積分して時間に関係な
い継続ビデオ信号のＡＰＬを検出し、過大なビーム電流
が流れないようにするビーム電流制御回路４０が連結さ
れる。
信号クリッピング制御回路２０から入力されるビデオ信
号を復調及び組合せてＲ，Ｇ，Ｂ色信号を出力する復調
及びマトリックス回路１００の輝度制御端子ＢＣに連結
される。更に、ビデオ信号入力端ａ及び水平駆動(Horiz
ontal Drive)パルス入力端ｂには、前記ビデオ信号入力
端ａから入力されるビデオ信号を積分して時間に関係な
い継続ビデオ信号のＡＰＬを検出し、過大なビーム電流
が流れないようにするビーム電流制御回路４０が連結さ
れる。
【００１２】前記ビーム電流制御回路４０では、ビデオ
信号入力端ａに連結されたカップリングコンデンサＣ１
に積分部４１が連結されてビデオ信号を積分し、直流
値、即ちＡＰＬ値を作る。前記積分部４１は、抵抗Ｒ１
１，コンデンサＣ２，増幅器ＯＰ１とで構成される。一
方、前記水平駆動パルス入力端ｂには、１Ｈ（１水平走
査期間）周期で水平ブランキング区間に前記コンデンサ
Ｃ２の放電通路を提供する電界効果トランジスタＴＲ５
のゲート側が連結される。そして、前記積分部４１に
は、前記積分部４１からの直流値の利得を調整して、前
記電圧制御回路１０の出力に関係ないビデオ信号のＡＰ
Ｌ値が低い場合に、前記トランジスタＴＲ４を導通させ
て輝度レベルを上げる利得調整部４２か連結される。前
記利得調整部４２は、基準電圧設定用抵抗Ｒ１３，Ｒ１
４と、利得調整用抵抗Ｒ１２，Ｒ１５と、前記抵抗Ｒ１
２に反転入力端子−が連結され、前記抵抗Ｒ１３，Ｒ１
４に非反転入力端子＋が連結された利得調整用増幅器Ｏ
Ｐ２とで構成され、前記増幅器ＯＰ２の出力側は、抵抗
Ｒ９を通って前記輝度制御回路３０のトランジスタＴＲ
４のベース側に連結される。
信号入力端ａに連結されたカップリングコンデンサＣ１
に積分部４１が連結されてビデオ信号を積分し、直流
値、即ちＡＰＬ値を作る。前記積分部４１は、抵抗Ｒ１
１，コンデンサＣ２，増幅器ＯＰ１とで構成される。一
方、前記水平駆動パルス入力端ｂには、１Ｈ（１水平走
査期間）周期で水平ブランキング区間に前記コンデンサ
Ｃ２の放電通路を提供する電界効果トランジスタＴＲ５
のゲート側が連結される。そして、前記積分部４１に
は、前記積分部４１からの直流値の利得を調整して、前
記電圧制御回路１０の出力に関係ないビデオ信号のＡＰ
Ｌ値が低い場合に、前記トランジスタＴＲ４を導通させ
て輝度レベルを上げる利得調整部４２か連結される。前
記利得調整部４２は、基準電圧設定用抵抗Ｒ１３，Ｒ１
４と、利得調整用抵抗Ｒ１２，Ｒ１５と、前記抵抗Ｒ１
２に反転入力端子−が連結され、前記抵抗Ｒ１３，Ｒ１
４に非反転入力端子＋が連結された利得調整用増幅器Ｏ
Ｐ２とで構成され、前記増幅器ＯＰ２の出力側は、抵抗
Ｒ９を通って前記輝度制御回路３０のトランジスタＴＲ
４のベース側に連結される。
【００１３】以下に、前記実施例の動作を説明する。前
記のように構成された実施例において、ディスプレイ機
器がパワーオンされると、電圧源Ｖcc１から電圧が印加
され、ベース電圧ＶＢは、ＶＢ＝｛Ｒ２／（Ｒ１＋Ｒ
２）｝×Ｖcc１となってトランジスタＴＲ１のベース側
に印加される。前記抵抗Ｒ１は、熱に反比例して抵抗値
が大きくなる特性のＮＴＣサーミスタであり、時間が経
過することにより、前記トランジスタＴＲ１のベース側
に加える電圧が漸次増加するようになる。これによっ
て、トランジスタＴＲ１のエミッタに流れる電流は徐々
に減少して、前記トランジスタＴＲ１のコレクタ電圧は
徐々に低くなる。
記のように構成された実施例において、ディスプレイ機
器がパワーオンされると、電圧源Ｖcc１から電圧が印加
され、ベース電圧ＶＢは、ＶＢ＝｛Ｒ２／（Ｒ１＋Ｒ
２）｝×Ｖcc１となってトランジスタＴＲ１のベース側
に印加される。前記抵抗Ｒ１は、熱に反比例して抵抗値
が大きくなる特性のＮＴＣサーミスタであり、時間が経
過することにより、前記トランジスタＴＲ１のベース側
に加える電圧が漸次増加するようになる。これによっ
て、トランジスタＴＲ１のエミッタに流れる電流は徐々
に減少して、前記トランジスタＴＲ１のコレクタ電圧は
徐々に低くなる。
【００１４】前記コレクタ電圧と時間との関係グラフが
図２に図示されている。即ち、初期にトランジスタＴＲ
１のコレクタ電圧は高くなって、この電圧が抵抗Ｒ５を
通ってトランジスタＴＲ３に印加され、これによってト
ランジスタＴＲ３が導通される。この時、トランジスタ
ＴＲ２に入力されるビデオ信号はピークレベルが抵抗Ｒ
６，Ｒ７により設定されたレベルより高い場合には、高
いピーク部位がクリッピングされる。
図２に図示されている。即ち、初期にトランジスタＴＲ
１のコレクタ電圧は高くなって、この電圧が抵抗Ｒ５を
通ってトランジスタＴＲ３に印加され、これによってト
ランジスタＴＲ３が導通される。この時、トランジスタ
ＴＲ２に入力されるビデオ信号はピークレベルが抵抗Ｒ
６，Ｒ７により設定されたレベルより高い場合には、高
いピーク部位がクリッピングされる。
【００１５】これをもっと詳細に説明すれば、初期パワ
ーオン時にはトランジスタＴＲ１のコレクタ電圧が高い
ので、トランジスタＴＲ３は飽和(Saturation)領域に動
作するようになり、この時トランジスタＴＲ３のエミッ
タ電圧ＶＥは、ＶＥ＝｛Ｒ７／（Ｒ６＋Ｒ７）｝×ＶCC
３になって、設定されたレベルよりトランジスタＴＲ２
からのビデオ信号のピーク値レベルが高い部位ではＴＲ
３と抵抗Ｒ７を通って接地へ流れるので、抵抗Ｒ６，Ｒ
７により設定されたレベルより入力されるビデオ信号の
レベルが高い部位がクリッピングされるものである。
ーオン時にはトランジスタＴＲ１のコレクタ電圧が高い
ので、トランジスタＴＲ３は飽和(Saturation)領域に動
作するようになり、この時トランジスタＴＲ３のエミッ
タ電圧ＶＥは、ＶＥ＝｛Ｒ７／（Ｒ６＋Ｒ７）｝×ＶCC
３になって、設定されたレベルよりトランジスタＴＲ２
からのビデオ信号のピーク値レベルが高い部位ではＴＲ
３と抵抗Ｒ７を通って接地へ流れるので、抵抗Ｒ６，Ｒ
７により設定されたレベルより入力されるビデオ信号の
レベルが高い部位がクリッピングされるものである。
【００１６】次に、時間経過によって前記トランジスタ
ＴＲ１のコレクタ電圧が減少して回路が正常状態に近い
ようになると、トランジスタＴＲ３がカットオフ領域に
なるので、前記トランジスタＴＲ２を通ったビデオ信号
はクリッピングされなくて出力される。一方、トランジ
スタＴＲ１のコレクタ電圧は、抵抗Ｒ８を通ってトラン
ジスタＴＲ４にも印加されて、初期にはトランジスタＴ
Ｒ４が導通しないようにし、これによって復調及びマト
リックス回路１００に印加される輝度設定電圧を下げる
ようにする。
ＴＲ１のコレクタ電圧が減少して回路が正常状態に近い
ようになると、トランジスタＴＲ３がカットオフ領域に
なるので、前記トランジスタＴＲ２を通ったビデオ信号
はクリッピングされなくて出力される。一方、トランジ
スタＴＲ１のコレクタ電圧は、抵抗Ｒ８を通ってトラン
ジスタＴＲ４にも印加されて、初期にはトランジスタＴ
Ｒ４が導通しないようにし、これによって復調及びマト
リックス回路１００に印加される輝度設定電圧を下げる
ようにする。
【００１７】これと共に、ビーム電流制御回路４０で
は、積分部４１でビデオ信号を積分して直流のＡＰＬ値
を検出した後、前記直流のＡＰＬ値に対して利得調整部
４２で利得を調整するようになる。この時は、入力ビデ
オ信号のＡＰＬが高い場合は増幅器ＯＰ２の出力が高く
なってトランジスタＴＲ４の導通を妨害し、ＣＲＴに過
大なビーム電流が流れないようにする。しかし、入力さ
れるビデオ信号のＡＰＬが低い場合は、前記トランジス
タＴＲ１のコレクタ電圧に関係なくトランジスタＴＲ４
が導通されるようにして、輝度レベルを上げるようにな
る。そして、電界効果トランジスタＴＲ５は、１Ｈ周期
で水平ブランキング区間にコンデンサＣ２をリセットさ
せる。
は、積分部４１でビデオ信号を積分して直流のＡＰＬ値
を検出した後、前記直流のＡＰＬ値に対して利得調整部
４２で利得を調整するようになる。この時は、入力ビデ
オ信号のＡＰＬが高い場合は増幅器ＯＰ２の出力が高く
なってトランジスタＴＲ４の導通を妨害し、ＣＲＴに過
大なビーム電流が流れないようにする。しかし、入力さ
れるビデオ信号のＡＰＬが低い場合は、前記トランジス
タＴＲ１のコレクタ電圧に関係なくトランジスタＴＲ４
が導通されるようにして、輝度レベルを上げるようにな
る。そして、電界効果トランジスタＴＲ５は、１Ｈ周期
で水平ブランキング区間にコンデンサＣ２をリセットさ
せる。
【００１８】更に、電圧制御回路１０の出力電圧とビー
ム電流制御回路４０の出力電圧とは合わせてトランジス
タＴＲ４に印加されているので、パワーオン初期にはビ
デオ信号レベルが低い信号が入っても画質劣化せず視聴
するのに不便がないように相互補間的に動作するような
る。即ち、本実施例ではパワーオン後、時間経過によっ
て図２に示したようにトランジスタＴＲ１のコレクタ電
圧ＶＣが、ＶＣ＝｛ｋＲ２／（Ｒ１＋Ｒ２）｝×ＶCC１
で抵抗Ｒ１の特性により徐々に減少する。ここで、ｋは
常数である。
ム電流制御回路４０の出力電圧とは合わせてトランジス
タＴＲ４に印加されているので、パワーオン初期にはビ
デオ信号レベルが低い信号が入っても画質劣化せず視聴
するのに不便がないように相互補間的に動作するような
る。即ち、本実施例ではパワーオン後、時間経過によっ
て図２に示したようにトランジスタＴＲ１のコレクタ電
圧ＶＣが、ＶＣ＝｛ｋＲ２／（Ｒ１＋Ｒ２）｝×ＶCC１
で抵抗Ｒ１の特性により徐々に減少する。ここで、ｋは
常数である。
【００１９】前記のように、トランジスタＴＲ１のコレ
クタ電圧が充分小さくなるまでにかかる時間は、抵抗Ｒ
１に流れる電流を調整することにより調節されるので、
ＣＲＴ特性に合うようにセッティングしなければならな
い。そして、前記トランジスタＴＲ１のコレクタ電圧が
徐々に減少することにより、ビデオ信号クリッピング回
路２０のビデオ信号のクリッピングレベルが徐々に増加
するようになって、ＣＲＴに流れるビーム電流は徐々に
増加されるのでシャドーマスクの熱膨張は漸進的とな
る。又、ビーム電流制御回路４０は、時間に関係ない継
続ビデオ信号のＡＰＬを検出して輝度レベルを調節する
ことにより、ＣＲＴに過大なビームが流れないように作
用している。
クタ電圧が充分小さくなるまでにかかる時間は、抵抗Ｒ
１に流れる電流を調整することにより調節されるので、
ＣＲＴ特性に合うようにセッティングしなければならな
い。そして、前記トランジスタＴＲ１のコレクタ電圧が
徐々に減少することにより、ビデオ信号クリッピング回
路２０のビデオ信号のクリッピングレベルが徐々に増加
するようになって、ＣＲＴに流れるビーム電流は徐々に
増加されるのでシャドーマスクの熱膨張は漸進的とな
る。又、ビーム電流制御回路４０は、時間に関係ない継
続ビデオ信号のＡＰＬを検出して輝度レベルを調節する
ことにより、ＣＲＴに過大なビームが流れないように作
用している。
【００２０】一方、充分な時間の経過後には、トランジ
スタＴＲ１のコレクタ電圧が充分に低くなって、トラン
ジスタＴＲ１を完全で導通させ、トランジスタＴＲ３が
完全に遮断状態になって、回路が正常状態で動作するよ
うになる。尚、本発明は、電圧制御回路１０の時間遅延
をマイコンのソフトウェアや一般のカウンタで構成する
こともできる。また、ビデオ信号クリッピング回路２０
も画面のゾーン(Zone)によって制限することのできるよ
うに構成することができる。更に、ビーム電流制御回路
４０は一般カラーテレビのＣＲＴ保護用でも使用される
ことができる。
スタＴＲ１のコレクタ電圧が充分に低くなって、トラン
ジスタＴＲ１を完全で導通させ、トランジスタＴＲ３が
完全に遮断状態になって、回路が正常状態で動作するよ
うになる。尚、本発明は、電圧制御回路１０の時間遅延
をマイコンのソフトウェアや一般のカウンタで構成する
こともできる。また、ビデオ信号クリッピング回路２０
も画面のゾーン(Zone)によって制限することのできるよ
うに構成することができる。更に、ビーム電流制御回路
４０は一般カラーテレビのＣＲＴ保護用でも使用される
ことができる。
【００２１】以上説明したように本実施例によれば、パ
ワーオン時からの経過時間に応じたトランジスタＴＲ１
のコレクタ電圧ＶＣの低下に基づいて、ビデオ信号クリ
ッピング回路２０はトランジスタＴＲ３によるクリッピ
ングレベルを高くしてビデオ信号値の出力を高め、輝度
制御回路３０はトランジスタＴＲ４により輝度設定レベ
ルを高くして、ビデオ信号に対応した輝度を高めること
ができる。即ち、パワーオン時からの経過時間に応じて
ビデオ信号の輝度を徐々に高めていくことができるた
め、ＣＲＴのビーム電流を徐々に増加させることができ
る。そして更に、ビーム電流制御回路４０によってパワ
ーオンからの経過時間に関らずビデオ信号の平均画像レ
ベルに基づいて輝度制御回路３０を制御することによ
り、常に良好な輝度を保つことができる。
ワーオン時からの経過時間に応じたトランジスタＴＲ１
のコレクタ電圧ＶＣの低下に基づいて、ビデオ信号クリ
ッピング回路２０はトランジスタＴＲ３によるクリッピ
ングレベルを高くしてビデオ信号値の出力を高め、輝度
制御回路３０はトランジスタＴＲ４により輝度設定レベ
ルを高くして、ビデオ信号に対応した輝度を高めること
ができる。即ち、パワーオン時からの経過時間に応じて
ビデオ信号の輝度を徐々に高めていくことができるた
め、ＣＲＴのビーム電流を徐々に増加させることができ
る。そして更に、ビーム電流制御回路４０によってパワ
ーオンからの経過時間に関らずビデオ信号の平均画像レ
ベルに基づいて輝度制御回路３０を制御することによ
り、常に良好な輝度を保つことができる。
【発明の効果】以上のように、本発明はパワーオン初期
にＣＲＴのビーム電流を低いレベルから徐々に増加させ
てＣＲＴシャドーマスクの熱膨張を均一にすることによ
り、ＣＲＴ全体に亙ってドーミング現象を除去して画質
に染みや斑点などが生じる現象を防止し、常に輝度良好
な画面を提供することができる。
にＣＲＴのビーム電流を低いレベルから徐々に増加させ
てＣＲＴシャドーマスクの熱膨張を均一にすることによ
り、ＣＲＴ全体に亙ってドーミング現象を除去して画質
に染みや斑点などが生じる現象を防止し、常に輝度良好
な画面を提供することができる。
【図１】本実施例の陰極線管のドーミング防止回路図で
ある。
ある。
【図２】図１の電圧制御回路の遅延時間と電圧との関係
を示すグラフである。
を示すグラフである。
１０…電圧制御回路、２０…ビデオ信号クリッピング回
路、３０…輝度制御回路、４０…ビデオ電流制御回路、
１００…復調及びマトリックス回路
路、３０…輝度制御回路、４０…ビデオ電流制御回路、
１００…復調及びマトリックス回路
Claims (5)
- 【請求項１】 電圧源Ｖcc１に連結されて、パワーオン
時からの経過時間に応じて徐々に低下する制御電圧を発
生する電圧制御回路１０と、 ビデオ信号入力端ａから入力されるビデオ信号のピーク
レベルが所定のクリッピングレベルより高い部位をクリ
ッピングし、前記電圧制御回路１０から入力される前記
制御電圧の低下に応じて前記クリッピングレベルを高く
するビデオ信号クリッピング回路２０と、前記電圧制御回路１０から入力される前記制御電圧の低
下に応じて、前記ビデオ信号に対応した輝度設定レベル
を上げるように 制御する輝度制御回路３０と、 前記ビデオ信号入力端ａ及び水平駆動パルス入力端ｂに
連結されて、入力されるビデオ信号を前記経過時間に関
係なく積分して平均画像レベルを検出し、該平均画像レ
ベルが所定レベルよりも高い場合に、前記輝度制御回路
３０に対して前記輝度設定レベルを下げさせるように制
御することにより、陰極線管に過大なビーム電流が流れ
ないようにするビーム電流制御回路４０とを備えること
を特徴とする陰極線管のドーミング防止回路。 - 【請求項２】 前記電圧制御回路１０は、 電圧源Ｖcc１に連結された熱に反比例して抵抗値が大き
くなる抵抗Ｒ１と、 前記抵抗Ｒ１に連結された電圧分配用抵抗Ｒ２と、 前記抵抗Ｒ１，Ｒ２間にベース側が連結され、前記電圧
源Ｖcc１にエミッタ側が連結されて、前記抵抗Ｒ１より
時間経過によって出力電圧が制御されるスイッチング用
トランジスタＴＲ１とを含むことを特徴とする請求項１
記載の陰極管のドーミング防止回路。 - 【請求項３】 前記ビデオクリッピング回路２０は、 ビデオ入力端ａにベース側が連結され、電圧源Ｖcc２に
コレクタ側が連結されて、前記ビデオ信号入力端ａから
ビデオ信号が入力されるとターンオンされるスイッチン
グ用トランジスタＴＲ２と、 前記トランジスタＴＲ２のエミッタ側に連結される負荷
抵抗Ｒ４と、 電圧源Ｖcc３に直列に連結されたビデオ信号ピーククリ
ッピングレベル設定用抵抗Ｒ６，Ｒ７と、 前記抵抗Ｒ６，Ｒ７間にエミッタ側が連結されて、入力
されるビデオ信号のピークレベルが前記抵抗Ｒ６，Ｒ７
により設定されたレベルより高い場合に、高いピーク部
位がクリッピングされるように動作するトランジスタＴ
Ｒ３とを含むことを特徴とする請求項１記載の陰極線管
のドーミング防止回路。 - 【請求項４】 前記輝度制御回路３０は、 前記電圧制御回路１０に連結されたバイアス用抵抗Ｒ８
にベース側が連結され、電圧源Ｖcc１にエミッタ側が連
結されて、前記電圧制御回路１０から印加される電圧に
沿って輝度を調節するようになるスイッチング用トラン
ジスタＴＲ４と、 前記トランジスタＴＲ４及び電圧源Ｖcc１に連結された
輝度レベル設定用抵抗Ｒ１０及び可変抵抗ＶＲ１とを含
むことを特徴とする請求項１記載の陰極線管のドーミン
グ防止回路。 - 【請求項５】 前記ビーム制御回路４０は、 前記ビデオ信号入力端ａに連結されたカップリングコン
デンサＣ１と、 前記コンデンサＣ１に連結されてビデオ信号を積分して
平均画像レベルを検出する積分部４１と、 前記水平駆動パルス入力端ｂにゲート側が連結されて１
Ｈ周期で水平ブランキング区間に前記積分部４１の放電
通路を提供する電界効果トランジスタＴＲ５と、 前記積分部４１に連結されてビデオ信号の直流値が低い
場合利得を調整して輝度レベルを上昇させる利得調整部
４２とを備えることを特徴とする請求項１記載の陰極線
管のドーミング防止回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910013116A KR930011794B1 (ko) | 1991-07-30 | 1991-07-30 | 음극선관의 도밍 방지회로 |
| KR91-13116 | 1991-07-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0675531A JPH0675531A (ja) | 1994-03-18 |
| JP2849285B2 true JP2849285B2 (ja) | 1999-01-20 |
Family
ID=19318009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4203838A Expired - Fee Related JP2849285B2 (ja) | 1991-07-30 | 1992-07-30 | 陰極線管のドーミング防止回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5216335A (ja) |
| JP (1) | JP2849285B2 (ja) |
| KR (1) | KR930011794B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563495B1 (en) * | 1998-12-21 | 2003-05-13 | Thomson Licensing S.A. | Automatic screen saver |
| US7903384B2 (en) * | 2008-11-28 | 2011-03-08 | Panasonic Corporation | Ground detection circuit for video signal driver to prevent large clamp transistor current |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3848945A (en) * | 1973-03-16 | 1974-11-19 | Warwick Electronics Inc | Brightness limiting circuit |
| JP3039929B2 (ja) * | 1988-06-10 | 2000-05-08 | 株式会社日立製作所 | シャドウマスク形カラー陰極線管の駆動回路 |
| JPH0785573B2 (ja) * | 1988-08-11 | 1995-09-13 | 三洋電機株式会社 | カラーテレビジョン受像機のドーミング防止回路 |
| JP2578674B2 (ja) * | 1990-03-14 | 1997-02-05 | 三洋電機株式会社 | カラーテレビジョン受像機のドーミング防止回路 |
-
1991
- 1991-07-30 KR KR1019910013116A patent/KR930011794B1/ko not_active IP Right Cessation
-
1992
- 1992-07-23 US US07/917,290 patent/US5216335A/en not_active Expired - Lifetime
- 1992-07-30 JP JP4203838A patent/JP2849285B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5216335A (en) | 1993-06-01 |
| JPH0675531A (ja) | 1994-03-18 |
| KR930003217A (ko) | 1993-02-24 |
| KR930011794B1 (ko) | 1993-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3563088B2 (ja) | ビデオ信号処理装置 | |
| JP2849285B2 (ja) | 陰極線管のドーミング防止回路 | |
| JPS62269481A (ja) | 映像信号処理・表示装置 | |
| KR950009771B1 (ko) | 자동화이트밸런스조정회로부가 컬러텔레비전수상기 | |
| EP0393977B1 (en) | Video control circuit | |
| JP3458960B2 (ja) | ビデオ装置の高電圧電源 | |
| JP2850008B2 (ja) | ビデオ装置用高電圧電源 | |
| EP0641122B1 (en) | Automatic kinescope bias apparatus with hot start flash prevention | |
| JPH05347717A (ja) | 高圧安定化回路 | |
| US6614482B1 (en) | Video output stage with self-regulating beam current limiting | |
| US5068730A (en) | Video control circuit | |
| JP3049506B2 (ja) | ビーム電流制御回路 | |
| JP2828650B2 (ja) | テレビジョン受像機の映像出力回路 | |
| JP2894703B2 (ja) | テレビジョン受信機およびテレビジョン受信方法 | |
| JP2577437Y2 (ja) | ディスプレイ保護装置 | |
| JP2940741B2 (ja) | カラーテレビジョン受像機 | |
| JP3338202B2 (ja) | カラーテレビジョン受像機のドーミング防止回路 | |
| EP0533140B1 (en) | Degaussing circuit with delayed generation of a vertical deflection | |
| JPH0628862Y2 (ja) | ピ−クａｂｌ回路 | |
| JP3341953B2 (ja) | カソード電流検出回路及びカソード電流検出方法 | |
| KR0131604B1 (ko) | 화상출력장치의 소자회로 | |
| JPH07212679A (ja) | Ｃｒｔの高圧放電回路 | |
| JPH04373366A (ja) | ディスプレイ装置 | |
| JPS58172087A (ja) | ド−ミング防止回路 | |
| JPS63105592A (ja) | インデツクス方式陰極線管の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981002 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071106 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |