JP2848976B2 - 中間周波増幅回路およびチューナ - Google Patents
中間周波増幅回路およびチューナInfo
- Publication number
- JP2848976B2 JP2848976B2 JP4525791A JP4525791A JP2848976B2 JP 2848976 B2 JP2848976 B2 JP 2848976B2 JP 4525791 A JP4525791 A JP 4525791A JP 4525791 A JP4525791 A JP 4525791A JP 2848976 B2 JP2848976 B2 JP 2848976B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- gate
- field
- intermediate frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【産業上の利用分野】この発明はチューナおよび中間周
波増幅回路に関する。
波増幅回路に関する。
【０００２】
【従来の技術】図２は一般的なチューナの構成を示すブ
ロック図である。この図において、１はアンテナフィル
タであり、アンテナ１ａによって受信された信号からＶ
ＨＦ帯域およびＵＨＦ帯域の各信号を選択し、各々出力
する。アンテナフィルタ１ａによって選択されたＶＨＦ
帯域の信号は、アンテナ同調回路２、高周波増幅器３お
よび段間同調回路４を順次通過することにより、不要な
帯域の信号の除去および増幅が行われる。段間同調回路
４を通過したＶＨＦ帯の信号は、混合器９に入力され、
局部発振器９ａから供給される局部発振信号と混合さ
れ、中間周波信号に周波数変換される。一方、アンテナ
フィルタ１ａによって選択されたＵＨＦ帯域の信号は、
アンテナ同調回路５、高周波増幅器６、段間同調回路７
を順次通過すことにより選択増幅された後、混合器８に
入力され、局部発振器８ａから供給される局部発振信号
と混合され、中間周波信号に周波数変換される。ＵＨＦ
帯を受信する場合、局部発振器９ａから混合器９への局
部発振信号の供給はなく、混合器９は増幅回路として動
作する。混合器９から出力される中間周波信号は中間周
波同調回路１０を通過することによって不要な帯域の信
号が除去された後、中間周波増幅回路１１によって増幅
され、出力端１２から後続の中間周波処理回路へと出力
される。
ロック図である。この図において、１はアンテナフィル
タであり、アンテナ１ａによって受信された信号からＶ
ＨＦ帯域およびＵＨＦ帯域の各信号を選択し、各々出力
する。アンテナフィルタ１ａによって選択されたＶＨＦ
帯域の信号は、アンテナ同調回路２、高周波増幅器３お
よび段間同調回路４を順次通過することにより、不要な
帯域の信号の除去および増幅が行われる。段間同調回路
４を通過したＶＨＦ帯の信号は、混合器９に入力され、
局部発振器９ａから供給される局部発振信号と混合さ
れ、中間周波信号に周波数変換される。一方、アンテナ
フィルタ１ａによって選択されたＵＨＦ帯域の信号は、
アンテナ同調回路５、高周波増幅器６、段間同調回路７
を順次通過すことにより選択増幅された後、混合器８に
入力され、局部発振器８ａから供給される局部発振信号
と混合され、中間周波信号に周波数変換される。ＵＨＦ
帯を受信する場合、局部発振器９ａから混合器９への局
部発振信号の供給はなく、混合器９は増幅回路として動
作する。混合器９から出力される中間周波信号は中間周
波同調回路１０を通過することによって不要な帯域の信
号が除去された後、中間周波増幅回路１１によって増幅
され、出力端１２から後続の中間周波処理回路へと出力
される。
【０００３】中間周波増幅回路１１としては、従来、図
３に構成を示すベース接地型トランジスタ増幅回路が用
いられていた。図３において、増幅用ＮＰＮトランジス
タ１０１は、コレクタが抵抗１０２を介して電源ＭＢに
接続されている。また、電源ＭＢおよび接地間には、抵
抗１０３および１０４が直列に介挿されている。トラン
ジスタ１０１のベースは、これらの抵抗１０３および１
０４の接続点に接続されると共に、コンデンサ１０６を
介して接地されている。また、トランジスタ１０１のエ
ミッタは抵抗１０５を介して接地されている。図２にお
ける中間周波同調回路１０の出力信号は、コンデンサ１
０７を介してトランジスタ１０１のエミッタに入力され
る。そして、トランジスタ１０１によって入力信号が増
幅され、トランジスタ１０１のコレクタから得られる出
力信号がコンデンサ１０８を介し出力端１２から出力さ
れる。
３に構成を示すベース接地型トランジスタ増幅回路が用
いられていた。図３において、増幅用ＮＰＮトランジス
タ１０１は、コレクタが抵抗１０２を介して電源ＭＢに
接続されている。また、電源ＭＢおよび接地間には、抵
抗１０３および１０４が直列に介挿されている。トラン
ジスタ１０１のベースは、これらの抵抗１０３および１
０４の接続点に接続されると共に、コンデンサ１０６を
介して接地されている。また、トランジスタ１０１のエ
ミッタは抵抗１０５を介して接地されている。図２にお
ける中間周波同調回路１０の出力信号は、コンデンサ１
０７を介してトランジスタ１０１のエミッタに入力され
る。そして、トランジスタ１０１によって入力信号が増
幅され、トランジスタ１０１のコレクタから得られる出
力信号がコンデンサ１０８を介し出力端１２から出力さ
れる。
【０００４】
【発明が解決しようとする課題】さて、全受信バンドに
ついて良好な受信を行うため、全受信バンドについてチ
ューナの利得を適切な値に保つことが必要である。各受
信バンドに対する利得を調整する方法としては、各受信
バンドの信号が通過する回路、例えば高周波増幅回路３
および６の各々の増幅利得を調整する方法が考えられ
る。しかし、このように受信信号における隣接チャネル
の信号が充分に減衰されていない段階で受信信号に対す
る増幅利得を調整すると、この調整によって隣接チャネ
ルからの妨害が大きくなる恐れがある。この問題を回避
するためには、中間周波増幅回路１１の利得を各受信バ
ンドに応じて制御する行う方法が考えられる。しかしな
がら、従来のベース接地型トランジスタ増幅回路による
中間周波増幅回路は、利得が低く、各バンド毎に利得を
制御することができないという問題があった。
ついて良好な受信を行うため、全受信バンドについてチ
ューナの利得を適切な値に保つことが必要である。各受
信バンドに対する利得を調整する方法としては、各受信
バンドの信号が通過する回路、例えば高周波増幅回路３
および６の各々の増幅利得を調整する方法が考えられ
る。しかし、このように受信信号における隣接チャネル
の信号が充分に減衰されていない段階で受信信号に対す
る増幅利得を調整すると、この調整によって隣接チャネ
ルからの妨害が大きくなる恐れがある。この問題を回避
するためには、中間周波増幅回路１１の利得を各受信バ
ンドに応じて制御する行う方法が考えられる。しかしな
がら、従来のベース接地型トランジスタ増幅回路による
中間周波増幅回路は、利得が低く、各バンド毎に利得を
制御することができないという問題があった。
【０００５】この発明は上述した事情に鑑み、受信バン
ド毎の利得調整を行うことができる中間周波増幅回路お
よび該中間周波増幅回路を具備するチューナを提供する
ものであり、これにより、全受信バンドについてチュー
ナの利得を適正な値に調整することを目的とする。
ド毎の利得調整を行うことができる中間周波増幅回路お
よび該中間周波増幅回路を具備するチューナを提供する
ものであり、これにより、全受信バンドについてチュー
ナの利得を適正な値に調整することを目的とする。
【０００６】
【課題を解決するための手段】請求項１に係る発明によ
る中間周波増幅回路は、第１の電界効果トランジスタ、
および該第１の電界効果トランジスタのドレインにソー
スが接続された第２の電界効果トランジスタからなるデ
ュアルゲート電界効果トランジスタを増幅素子として有
し、前記第１の電界効果トランジスタはソースが接地さ
れると共にゲートに増幅すべき信号が入力され、前記第
２の電界効果トランジスタはドレインが抵抗素子を介し
て電源端子に接続されると共に、ゲートがゲート用抵抗
素子およびゲート用コンデンサからなる並列回路を介し
て接地されており、かつ、ゲートに受信バンドに応じて
各々設けられた複数の利得調整用抵抗素子のいずれか１
つを介して利得調整電圧が入力され、前記第２の電界効
果トランジスタのドレインから出力信号を取り出すこと
を特徴とする。請求項２に係る発明によるチューナは、
前記請求項１に係る発明による中間周波増幅回路を具備
することを特徴とする。
る中間周波増幅回路は、第１の電界効果トランジスタ、
および該第１の電界効果トランジスタのドレインにソー
スが接続された第２の電界効果トランジスタからなるデ
ュアルゲート電界効果トランジスタを増幅素子として有
し、前記第１の電界効果トランジスタはソースが接地さ
れると共にゲートに増幅すべき信号が入力され、前記第
２の電界効果トランジスタはドレインが抵抗素子を介し
て電源端子に接続されると共に、ゲートがゲート用抵抗
素子およびゲート用コンデンサからなる並列回路を介し
て接地されており、かつ、ゲートに受信バンドに応じて
各々設けられた複数の利得調整用抵抗素子のいずれか１
つを介して利得調整電圧が入力され、前記第２の電界効
果トランジスタのドレインから出力信号を取り出すこと
を特徴とする。請求項２に係る発明によるチューナは、
前記請求項１に係る発明による中間周波増幅回路を具備
することを特徴とする。
【０００７】
【作用】上記請求項１乃至２に係る発明によれば、ソー
ス接地された第１の電界効果トランジスタにより、入力
信号が充分に大きな利得で増幅される。また、第２の電
界効果トランジスタに受信バンドに応じた利得調整電圧
が複数の利得調整用抵抗素子のいずれか１つを介して印
加されることにより、中間周波増幅回路の増幅利得が調
整される。従って、チューナの利得を受信バンド毎に調
整することができる。
ス接地された第１の電界効果トランジスタにより、入力
信号が充分に大きな利得で増幅される。また、第２の電
界効果トランジスタに受信バンドに応じた利得調整電圧
が複数の利得調整用抵抗素子のいずれか１つを介して印
加されることにより、中間周波増幅回路の増幅利得が調
整される。従って、チューナの利得を受信バンド毎に調
整することができる。
【０００８】
【実施例】以下、図面を参照し、この発明の一実施例を
説明する。図１はこの発明の一実施例による中間周波増
幅回路の構成を示す回路図である。この中間周波増幅回
路は、増幅素子として、デュアルゲートＦＥＴ（電界効
果トランジスタ）１１０が用いられている。このデュア
ルゲート電界効果トランジスタ１１０は互に直列接続さ
れた第１のＦＥＴ１１０ａと第２のＦＥＴ１１０ｂとか
らなる。第１のＦＥＴ１１０ａのソースは抵抗１１５お
よびコンデンサ１１７の並列回路を介して接地されてい
る。また、ＦＥＴ１１０ａのゲートは電源ＭＢと接地線
との間に直列に介挿された抵抗１１１２および１１３の
接続点から所定の直流バイアスが印加されると共に、コ
ンデンサ１０７を介し、図２における中間周波同調回路
１０の出力信号が入力される。このように、第１のＦＥ
Ｔ１１０ａにより、初段のゲート接地型増幅回路が構成
されている。次に、第２のＦＥＴ１１０ｂは、ソースが
第１のＦＥＴ１１０ａのドレインに接続されると共にド
レインに電源ＭＢの電圧が抵抗１１１を介して印加され
る。第２のＦＥＴ１１０ｂのドレインの信号はコンデン
サ１０８を介して出力端１２に出力される。また、第２
のＦＥＴ１１０ｂのゲートは、抵抗１１４およびコンデ
ンサ１１６の並列回路を介して接地される。このよう
に、第２のＦＥＴ１１０ｂにより、上記ゲート接地型増
幅回路にカスケード接続されるゲート接地型増幅回路が
構成されている。
説明する。図１はこの発明の一実施例による中間周波増
幅回路の構成を示す回路図である。この中間周波増幅回
路は、増幅素子として、デュアルゲートＦＥＴ（電界効
果トランジスタ）１１０が用いられている。このデュア
ルゲート電界効果トランジスタ１１０は互に直列接続さ
れた第１のＦＥＴ１１０ａと第２のＦＥＴ１１０ｂとか
らなる。第１のＦＥＴ１１０ａのソースは抵抗１１５お
よびコンデンサ１１７の並列回路を介して接地されてい
る。また、ＦＥＴ１１０ａのゲートは電源ＭＢと接地線
との間に直列に介挿された抵抗１１１２および１１３の
接続点から所定の直流バイアスが印加されると共に、コ
ンデンサ１０７を介し、図２における中間周波同調回路
１０の出力信号が入力される。このように、第１のＦＥ
Ｔ１１０ａにより、初段のゲート接地型増幅回路が構成
されている。次に、第２のＦＥＴ１１０ｂは、ソースが
第１のＦＥＴ１１０ａのドレインに接続されると共にド
レインに電源ＭＢの電圧が抵抗１１１を介して印加され
る。第２のＦＥＴ１１０ｂのドレインの信号はコンデン
サ１０８を介して出力端１２に出力される。また、第２
のＦＥＴ１１０ｂのゲートは、抵抗１１４およびコンデ
ンサ１１６の並列回路を介して接地される。このよう
に、第２のＦＥＴ１１０ｂにより、上記ゲート接地型増
幅回路にカスケード接続されるゲート接地型増幅回路が
構成されている。
【０００９】抵抗１１８〜１２０の各一端には、受信バ
ンドの選択に伴って所定の電圧が印加される。また、抵
抗１１８〜１２０の各他端は、スイッチＳＷを介して抵
抗１１４の非接地端に接続され、各受信バンドに対応し
た利得調整電圧を発生するための分圧回路が構成され
る。このような構成によれば、第１のＦＥＴ１１０ａに
よるソース接地型増幅回路により、入力信号が充分に大
きな利得で増幅される。また、スイッチＳＷが受信バン
ドの選択に伴って切り換えられることにより、選択され
た受信バンドに対応した利得調整電圧が第２のＦＥＴ１
１０ｂのゲートに与えられ、この中間周波増幅回路の利
得が受信バンドに適した値に調整される。また、ＦＥＴ
ＦＥＴは出力インピーダンスが充分に高いため、この中
間周波増幅回路の出力インピーダンスは抵抗１１１の抵
抗値によって決定される。従って、中間周波増幅回路の
出力インピーダンスを低くし、後続の中間周波処理回路
とのインピーダンス整合が容易になる。
ンドの選択に伴って所定の電圧が印加される。また、抵
抗１１８〜１２０の各他端は、スイッチＳＷを介して抵
抗１１４の非接地端に接続され、各受信バンドに対応し
た利得調整電圧を発生するための分圧回路が構成され
る。このような構成によれば、第１のＦＥＴ１１０ａに
よるソース接地型増幅回路により、入力信号が充分に大
きな利得で増幅される。また、スイッチＳＷが受信バン
ドの選択に伴って切り換えられることにより、選択され
た受信バンドに対応した利得調整電圧が第２のＦＥＴ１
１０ｂのゲートに与えられ、この中間周波増幅回路の利
得が受信バンドに適した値に調整される。また、ＦＥＴ
ＦＥＴは出力インピーダンスが充分に高いため、この中
間周波増幅回路の出力インピーダンスは抵抗１１１の抵
抗値によって決定される。従って、中間周波増幅回路の
出力インピーダンスを低くし、後続の中間周波処理回路
とのインピーダンス整合が容易になる。
【００１０】
【発明の効果】以上説明したように、この発明によれ
ば、受信バンド毎にチューナの利得を調整することがで
きるという効果が得られる。
ば、受信バンド毎にチューナの利得を調整することがで
きるという効果が得られる。
【図１】この発明の一実施例による中間周波増幅回路の
構成を示す回路図である。
構成を示す回路図である。
【図２】一般的なチューナの構成を示すブロック図であ
る。
る。
【図３】従来の中間周波増幅回路の構成を示す回路図で
ある。
ある。
１１０ デュアルゲート電界効果トランジスタ １１０ａ 第１の電界効果トランジスタ １１０ｂ 第２の電界効果トランジスタ １１１ 抵抗素子
Claims (2)
- 【請求項１】 第１の電界効果トランジスタ、および該
第１の電界効果トランジスタのドレインにソースが接続
された第２の電界効果トランジスタからなるデュアルゲ
ート電界効果トランジスタを増幅素子として有し、前記
第１の電界効果トランジスタはソースが接地されると共
にゲートに増幅すべき信号が入力され、前記第２の電界
効果トランジスタはドレインが抵抗素子を介して電源端
子に接続されると共に、ゲートがゲート用抵抗素子およ
びゲート用コンデンサからなる並列回路を介して接地さ
れており、かつ、ゲートに受信バンドに応じて各々設け
られた複数の利得調整用抵抗素子のいずれか１つを介し
て利得調整電圧が入力され、前記第２の電界効果トラン
ジスタのドレインから出力信号を取り出すことを特徴と
する中間周波増幅回路。 - 【請求項２】 前記請求項１記載の中間周波増幅回路を
具備することを特徴とするチューナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4525791A JP2848976B2 (ja) | 1991-03-11 | 1991-03-11 | 中間周波増幅回路およびチューナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4525791A JP2848976B2 (ja) | 1991-03-11 | 1991-03-11 | 中間周波増幅回路およびチューナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697851A JPH0697851A (ja) | 1994-04-08 |
| JP2848976B2 true JP2848976B2 (ja) | 1999-01-20 |
Family
ID=12714232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4525791A Expired - Fee Related JP2848976B2 (ja) | 1991-03-11 | 1991-03-11 | 中間周波増幅回路およびチューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848976B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004120634A (ja) * | 2002-09-27 | 2004-04-15 | Sony Corp | 可変利得増幅器 |
| JP2005117300A (ja) * | 2003-10-07 | 2005-04-28 | Hitachi Kokusai Electric Inc | 無線機 |
-
1991
- 1991-03-11 JP JP4525791A patent/JP2848976B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697851A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838944B2 (en) | Receiver system with electrically tuned integrated amplifier and method | |
| KR100654459B1 (ko) | 광대역 저잡음 증폭기 및 상기 증폭기를 이용한 ｒｆ 신호증폭 방법 | |
| JP2848976B2 (ja) | 中間周波増幅回路およびチューナ | |
| US5003620A (en) | Tuner circuit and receiving band change-over circuit with a push-pull amplifier | |
| US7412219B2 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
| JPH0669829A (ja) | Ｉｃ化受信装置 | |
| US7038548B2 (en) | Amplifier circuit for AM broadcasting | |
| US20060099751A1 (en) | Semiconductor integrated circuit and semiconductor integrated circuit manufacturing method | |
| JP3710362B2 (ja) | テレビジョンチューナ | |
| JP2004172936A (ja) | テレビジョンチューナの広帯域前置増幅器 | |
| JP2581733B2 (ja) | モノリシック集積化回路、チュ−ナ回路装置及び受像機 | |
| JP3189983B2 (ja) | チューナ装置 | |
| JPH03270307A (ja) | トランジスタ増幅器 | |
| JPS5922416A (ja) | 高周波増幅回路 | |
| JP2796115B2 (ja) | 高周波スイッチ回路 | |
| JPH06101653B2 (ja) | モノリシツクマイクロ波増幅器 | |
| JP3576005B2 (ja) | ２バンドチューナ | |
| JPH0718190Y2 (ja) | チューナ回路 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JPS60224308A (ja) | 局部発振器 | |
| US6992530B2 (en) | RF amplifier with improved impedance matching | |
| JP2943348B2 (ja) | 周波数変換器 | |
| JPS61208926A (ja) | アンテナ入力回路 | |
| JPH04154310A (ja) | トランジスタ増幅器 | |
| JPH03258123A (ja) | 電子同調チューナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981013 |
|
| LAPS | Cancellation because of no payment of annual fees |