JP2847572B2

JP2847572B2 - 画像記憶装置

Info

Publication number: JP2847572B2
Application number: JP2234169A
Authority: JP
Inventors: 浩之石毛
Original assignee: NEC Home Electronics Ltd
Current assignee: NEC Home Electronics Ltd
Priority date: 1990-09-04
Filing date: 1990-09-04
Publication date: 1999-01-20
Anticipated expiration: 2014-01-20
Also published as: JPH04114195A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、ピデオプリンタ等で用いられる画像記憶装
置に関する。

［従来の技術］ピデオプリンタのような画像記憶装置では、テレビ受
像機やVTR等より映像信号を取り込んでいったん画像メ
モリに蓄積し、それからメモリより映像信号を読み出し
てディスプレイの画面上に表示したり用紙上にプリント
アウトするようにしている。

このような記録装置に入力されるディジタル映像信号
は、１画素（ドット）単位で量子化され、その量子化数
で画素の階調数がきまる。例えば、８ビットのディジタ
ル映像信号では256（2⁸）段階の階調表現が可能であ
る。

［発明が解決しようとずる課題］ところで、従来は、入力したＮビットのディジタル映
像信号をＮビット構成のフィールドメモリに蓄積してい
た。したがって、画面合成を行う場合は、合成されるべ
き２つの画像をそれぞれ記憶する手段として２つのＮビ
ット構成フィールドメモリを設けていた。しかし、フィ
ールドメモリは高価な部品で、この記憶容量が２倍にな
ると、相当なコストアップとなり、普及型装置のネック
ともなっていた。

また、特開昭51−57240号「図形、文字発生装置」に
は、画像情報を蓄積するフレームメモリを複数設け、入
力制御信号により複数個のフレームメモリを選択して書
き込みを行い、フレームメモリから読出すときに各メモ
リからの読み出し出力を結合又は分離して１回線または
複数回線に出力するようにした装置が開示されている。
しかしながら、この装置は、２値白黒１画面分の情報を
蓄積するフレームメモリを、パターン発生回路の出力端
子に６個並列に接続し、蓄積しようとする画像種別、例
えば２値３原色カラー画像や４値３原色カラー画像或い
は多階調白黒画像等の別に応じて、使用するフレームメ
モリを３個または６個のように適応的に切り替え使用す
るに過ぎず、１ドットにつきＮビット（2^N値）のディジ
タル画像を蓄積する場合は、１ビット構成のフレームメ
モリをＮ個充当する必要があり、使用するフレームメモ
リの総記憶容量が記憶すべき画像情報の情報量を常に凌
駕することが前提となるため、メモリコストの低減は到
底望めないものであり、記憶する情報の情報量よりも総
記憶容量の少ない複数のフレームメモリまたはフィール
ドメモリを用い、蓄積意図に沿った最適なメモリ活用法
を導入しない限り、メモリ容量の節約を果たし得ないこ
とは明らかであった。

本発明は、かかる問題点に鑑みてなされたもので、少
ない記憶容量で画面合成を行えるようにした画像記憶装
置を提供することを目的とする。

［課題を解決するための手段］上記の目的を達成するため、本発明の第１の画像記憶
装置は、１ドットにつきＮビットのディジタル映像信号
を蓄積する画像記憶装置において、n0ビット構成（n0＜
Ｎ）の第１のフィールドメモリと、n1ビット構成（n1＜
Ｎ）の第２のフィールドメモリと、単一画像を蓄積する
場合に、n1＋n0＜Ｎであれば、第１および第２のフィー
ルドメモリを連結し、前記ディジタル映像信号の１ドッ
トにつき上位n0＋n1ビットだけを抽出し、そのうちのn0
ビットは前記第１のフィールドメモリに書き込み、n1ビ
ットは前記第２のフィールドメモリに書き込み、n0＋n1
≧Ｎであれば、前記第１、第２のフィールドメモリにそ
れぞれn0ビット、n1ビットずつ左詰めまたは右詰め書き
込み、余ったビットに０を代入し、２つの画像を蓄積す
る場合は、第１の画像の映像信号については１ドットに
つきn0ビットに階調を落として第１のフィールドメモリ
に書き込み、第２の画像の映像信号については１ドット
につきn1ビットに階調を落として第２のフィールドメモ
リに書き込む書き込み手段とを具備することを特徴とす
るものである。

また、本発明の第２の画像記憶装置は、１ドットにつ
きＮビットのディシタル映像信号を蓄積する画像記憶装
置において、各々がN/2ビット構成の第１および第２の
フィールドメモリと、前記ディジタル映像信号を１ドッ
トにつき上位または下位のN/2ビットだけ前記第１のフ
ィールドメモリに書き込み、前記ディジタル映像信号を
１ドットにつき上位または下位のN/2ビットだけ前記第
２のフィールドメモリに書き込む書き込み手段とを具備
することを特徴とするものである。

［作用］第１の画像記憶装置は、本発明の基本的装置であっ
て、n0,n1ビット構成（n0,n1＜Ｎ）の第1,第２のフィー
ルドメモリによってＮビットのディジタル映像信号を処
理する。１つの画像を記憶する場合は、第１および第２
のフィールドメモリを連結して、（n0＋n1）ビットのフ
ィールドメモリとして使用する。映像信号の各Ｎビット
データについてＮ≧（n0＋n1）の場合は、上位（n0＋n
1）ビットを（n0＋n1）ビットのフィールドメモリに書
き込み、Ｎ＜（n0＋n1）の場合は、ペアフィールドメモ
リに左詰めまたは右詰めに書き込み、余ったビットに０
を代入する。この画像を出力するときは、（n0＋n1）ビ
ットのフィールドメモリより読み出す。すなわち、第１
および第２のフィールドメモリよりそれぞれ読み出した
n0,n1ビットのデータを結合して（n0＋n1）ビットに復
元する。

２つの画像に記憶する場合は、第１の画像の映像信号
については１ドットにつき所定のn0ビットに階調を落と
して第１のフィールドメモリに書き込み、第２の画像の
映像信号については１ドットにつき所定のn1ビットに階
調を落として第２のフィールドメモリに書き込む。この
ようにして第１および第２のフィールドメモリに蓄積さ
れた２つの画像については、それらを別々に読み出して
別々に表示または記録することができ、あるいは１フィ
ールド周期内でそれらを選択的に読み出すことにより１
つの合成画面として表示または記録することもできる。

このように、第１の装置によれば、n0ビット構成（n0
＜Ｎ）のフィールドメモリとn1ビット構成（n1＜Ｎ）の
フィールドメモリによってＮビット構成のフィールドメ
モリを２個使った場合と同等の機能（１画面再生,2画面
合成等）を得ることができる。また、２画面合成を行う
場合に、第１の画像データの上位のn0ビットを第１のメ
モリに蓄積し、第２の画像データの上位のn1ビットを第
２のメモリに蓄積した後、第１および第２のフィールド
メモリよりそれぞれ読み出したn0,n1ビットのデータを
結合して（n0＋n1）ビットとして表示または記録するこ
とによって2ⁿ⁰段階の階調表現の第１画面上にほぼ2ⁿ⁰倍
コントラスト比の小さい2ⁿ¹段階の階調表現の第２の画
面の合成画面を実現することもできる。

第２の画像記憶装置は、第１の装置において両フィー
ルドメモリをそれぞれN/2ビット構成とした場合であ
る。１つの画像を記憶する場合、入力映像信号の各Ｎビ
ットのうち上位のN/2ビットが例えば第１のフィールド
メモリに、下位のN/2ビットが第２のフィールドメモリ
にそれぞれ書き込まれる。２つの画像を記憶する場合、
第１の画像の映像信号は上位のN/2ビットまたは下位のN
/2ビットに階調を落として第１のフィールドメモリに書
き込まれ、第２の映像信号は上位のN/2ビットまたは下
位のN/2ビットに階調を落として第２のフィールドメモ
リに書き込まれる。このようにして第１および第２のフ
ィールドメモリに蓄積された２つの画像については、２
^N/2段階の階調表現の２つの画面としてそれぞれ別々に
表示または記録することができ、あるいは１フィールド
周期内でそれらを選択的に読み出すことにより２^N/2段
階の階調表現の１つの合成画面として表示または記録す
ることもできる。

この第２の装置によれば、両者合わせてＮビット構成
の２つのフィールドメモリによって、Ｎ−ビット構成の
フィールドメモリを２個設けた場合と同等の機能を得る
ことができる。

２画面合成を行う場合、第１の画像データの上位のN/
2ビットを第１のメモリに蓄積し、第２の画像データの
上位のN/2ビットを第２のメモリに蓄積した後、第１お
よび第２のフィールドメモリよりそれぞれ読み出したデ
ータを結合してＮビットとして表示または記録すること
によって、２^N/2段階の階調表現の第１の画面上に、ほ
ぼ２^N/2倍コントラスト比の小さい２^N/2段階の階調表現
の第２の画面の合成画面を実現することもできる。

［実施例］図は、本発明の請求項（２）における実施例中、１ド
ットを８（Ｎ）ビットのディジタル映像信号とし、４
（N/2）ビット構成の第１および第２のフィールドメモ
リを備えた画像記憶装置の主要部の一構成例を示す。

この装置は、例えばビデオプリンタに搭載されて、テ
レビ受像機等の映像ソースより映像信号を取り込んでメ
モリに蓄積し、次にその映像信号をメモリより読み出し
てディスプレイ回路またはプリント回路へ送出する処理
を行い、この画像記憶機能によって静止画，合成画面等
の表示または記録を可能とする。この装置では、１つの
画像を記憶し読み出す第１モード,2つの画像を記憶し択
一的に読み出す第２モード、および２つの画像を記憶し
それぞれ読出データを結合し（n0＋n1）ビットのデータ
とする第３モードがある。

この装置において、入力端子10に入力されたアナログ
映像信号は、A/D変換器14より画像密度に対応したサン
プリング周波数で８ビットのディジタル映像信号に変換
され、このディジタル映像信号がシステム制御ゲームア
レイ20に入力される。一方、入力端子12より水平および
垂直同期信号がCPU16に入力され、CPU16よりアドレス変
換ROM18を介してディジタル映像信号の書込アドレス信
号がゲートアレイ20に供給される。

ゲートアレイ20は、各々が４ビット構成のフィールド
メモリ24,26に対して、16ビットのアドレス・バス32を
介してそれらメモリのアドレス端子に接続されるととも
に、８ビットのデータ・バス34,セレクタ22および４ビ
ットのデータ・バス36,38を介してそれらメモリのデー
タ端子に接続される。

ゲートアレイ20とセレクタ22は、CPU16の制御の下
に、両フィールドメモリ4,26に対して各モード別に次の
ような制御を行う。

（Ａ）第１モードこのモードで映像信号をフィールドメモリに書き込む
時は、ゲートアレイ20は、両フィールドメモリ24,26に
書込制御信号WE0,WE1を同時に与え、各ドットにつきア
ドレス・バス32上に書込アドレス信号を出力しデータ・
バス34上に８ビットのディジタル映像信号を出力する。
セレクタ22は、Ｌゲートアレイ20より入力した各８ビッ
トのデータ（映像信号）につき上位４ビットをフィール
ドメモリ24へ、下位４ビットをメモリ26へそれぞれ同時
に分配する。その結果、１画面分のディジタル映像信号
が入力時と同じ８ビット情報で両フィールドメモリ24,2
6に蓄積される。

画像表示またはプリントアウトのための映像信号を読
み出す時、CPU16よりアドレス変換ROM18を介して読出ア
ドレス信号がゲートアレイ20に与えられる。ゲートアレ
イ20は、両フィールドメモリ24,26へそれぞれ読出制御
信号OE0,OE1を同時に与えつつアドレス・バス32に読出
アドレス信号を出力する。このメモリアクセスによって
両フィールドメモリ24,26よりそれぞれ読み出された４
ビットのディジタル映像信号はセレクタ22で８ビットに
組合わされる。これにより、ゲートアレイ20には書込前
と同じ８ビットのディジタル映像信号が取り込まれる。
そして、このディジタル映像信号は、D/A変換器28でア
ナログ映像信号に変換されたうえで、出力端子30よりデ
ィスプレイ回路等へ送出される。

このように、第１モードでは、両フィールドメモリ2
4,26が協働して通常の８ビット構成フィールドメモリと
等価なメモリを構成し、入力した８ビットのディジタル
映像信号をそのままの情報量で出力する。したがって、
256段階の階調表現が可能である。

（Ｂ）第２モード第２モードでは、２つの画像を同数のビット数（N/
2）でフィールドメモリ24,26に蓄積する。先ず、第１の
画像についての映像信号を入力すると、ゲートアレイ20
はフィールドメモリ24にその映像信号を書き込むためフ
ィールドメモリ24に対してのみ書込制御信号WE0を与え
る。セレクタ22は、ゲートアレイ20より受け取った各８
ビット・データのうち上位の４ビットを選択して、それ
をデータ・バス36上に出力する。これにより、第１の画
像のディジタル映像信号は、各ドットにつき上位の４ビ
ットだけフィールドメモリ24に蓄積される。同様にし
て、第２の画像のディジタル映像信号は、各ドットにつ
き上位の４ビットだけフィールドメモリ26に蓄積され
る。

このモードでは、第１および第２の画像を別々に表示
する場合と、画面合成して一緒に表示する場合とが可能
である。

前者（別々表示）の場合で第１の画像を出力すると
き、ゲート・アレイ20は、フィールドメモリ24に対して
のみ読出制御信号OE0を与えつつアドレス・バス32上に
読出アドレス信号を出力する。セレクタ22は、フィール
ドメモリ24より読み出された４ビット・データに下位４
ビット分の零データを結合し８ビット・データとする。
しかして、ゲートアレイ20より８ビット（ただし下位４
ビットは零）のディジタル映像信号がD/A変換器28側に
出力される。同様にして、第２の画像も、８ビット（た
だし下位４ビットは零）のディジタル映像信号として出
力される。したがって、それぞれ16（2⁴）階調の２画面
を随時別々に表示または記録することができる。

後者（画面合成）の場合、ゲートアレイ20は第１の画
像の画面領域ではフィールドメモリ24に対してのみ読出
制御信号OE0を与え、第２の画像の画面領域ではフィー
ルドメモリ26に対してのみ読出制御信号OE1を与えつ
つ、アドレス・バス32上にアドレス信号を出力する。こ
れによって、第１の画像の画面領域ではフィールドメモ
リ24よりその画像領域に対応する４ビットのディジタル
映像信号が読み出され、第２の画像領域ではフィールド
メモリ26よりその画像領域に対応する４ビットのディジ
タル映像信号が読み出される。セレクタ22は、フィール
ドメモリ24または26より取り込んだ４ビット・データに
下位４ビット分の零データを付加して８ビットにしたう
えでゲートアレイ20へ送る。その結果、第１および第２
の画面を合成した16階調の画面が得られる。

（Ｃ）第３モード第３モードでは、第２モード同様、第１および第２の
画像の映像信号をそれぞれ上位４ビットだけフィールド
メモリ24,26に書き込む。そして、第１モード同様、両
フィールドメモリ24,26よりそれぞれ読み出された４ビ
ットのディジタル映像信号はセレクタ22で８ビットに結
合され、このディジタル映像信号は、D/A変換器28にア
ナログ映像信号に変換されたうえで、出力端子30よりデ
ィスプレイ回路等へ送出される。

この第３モードでは、第２の画像データが第１の画像
データの右へ４ビットシフトした形で出力され1/16の重
み付けとなる。したがって、第１の画像信号の16階調
（４ビット）の画面に、第２の画像信号の16階調（４ビ
ット）の画面がほぼ1/16の重み付け（コントラスト比）
で合成される。このような重み付け（コントラスト比）
の異なる表示は、人物等の主画像（第１の画像）と景色
等の背景画像（第２の画像）との間に重み付け（コント
ラスト比）で画面合成する場合に好適である。

［発明の効果］以上説明したように、本発明の請求項１の画像記憶装
置によれば、単一画像を蓄積する場合に、n1＋n0＜Ｎで
あれば、第１および第２のフィールドメモリを連結し、
前記ディジタル映像信号の１ドットにつき上位n0＋n1ビ
ットだけを抽出し、そのうちのn0ビットは前記第１のフ
ィールドメモリに書き込み、n1ビットは前記第２のフィ
ールドメモリに書き込み、n0＋n1≧Ｎであれば、前記第
１、第２のフィールドメモリにそれぞれn0ビット、n1ビ
ットずつ左詰めまたは右詰めに書き込み、余ったビット
０を代入し、２つの画像を蓄積する場合は、第１の画像
の映像信号については１ドットにつきn0ビットに階調を
落として第１のフィールドメモリに書き込み、第２の画
像の映像信号については１ドットにつきn1ビットに階調
を落として第２のフィールドメモリに書き込む構成とし
たから、単一画像を蓄積する場合は、Ｎビットのディジ
タル映像信号に対して、n0ビット構成（n0＜Ｎ）の第１
のフィールドメモリとn1ビット構成（n1＜Ｎ）の第２の
フィールドメモリとにより、Ｎビット構成のフィールド
メモリを２個設けた場合とほぼ同等の機能を果たすこと
ができ、これにより装置の小型化、低価格化を実現する
ことができ、また２つの画像を蓄積する場合は、第１の
画像の映像信号は上位のn0ビットまたは下位のn0ビット
に階調を落として第１のフィールドメモリに書き込ま
れ、第２の映像信号は上位のみ１ビットまたは下位のn1
ビットに階調を落として第２のフィールドメモリに書き
込まれるため、第１および第２のフィールドメモリに蓄
積された２つの画像については、それぞれ２ⁿ⁰段階と２
ⁿ¹段階の階調表現の２つの画面としてそれぞれ別々に表
示または記録するか、あるいは１フィールド周期内でそ
れらを選択的に読み出すことにより２ⁿ⁰段階と２ⁿ¹段階
の階調表現の１つの合成画面として表示または記録する
こともでき、また両者合わせて（n0＋n1）ビット構成の
２つのフィールドメモリによって、さらにまた２画面合
成を行う場合、第１の画像データの上位のn0ビットを第
１のメモリに蓄積し、第２の画像データの上位のn1ビッ
トを第２のメモリに蓄積した後、第１および第２のフィ
ールドメモリよりそれぞれ読み出したデータを結合して
（n0＋n1）ビットとして表示または記録することによっ
て、２ⁿ⁰段階の階調表現の第１画面上にほぼ２ⁿ⁰倍コン
トラスト比の小さい２ⁿ¹段階の階調表現の第２の画面の
合成画面を得ることができる等の優れた効果を奏する。

また、請求項２の画像記憶装置によれば、各々がN/2
ビット構成の鯛１い第２のフィールドメモリを設け、デ
ィジタル映像信号を１ドットにつき上位または下位のN/
2ビットだけ前記第１のフィールドメモリに書き込み、
前記ディジタル映像信号を１ドットにつき上位または下
位のN/2ビットだけ前記第２のフィールドメモリに書き
込む構成としたから、２つの画像を記憶する場合、第１
の画像の映像信号は上位のN/2ビットまたは下位のN/2ビ
ットに階調を落として第１のフィールドメモリに書き込
まれ、第２の映像信号は上位のN/2ビットまたは下位のN
/2ビットに階調を落として第２のフィールドメモリに書
き込まれ、これにより第１および第２のフィールドメモ
リに蓄積された２つの画像については、２^N/2段階の階
調表現の２つの画面としてそれぞれ別々に表示または記
録するか、あるいは１フィールド周期内でそれらを選択
的に読み出すことにより２^N/2段階の階調表現の１つの
合成画面として表示または記録することもでき、また両
者合わせてＮビット構成の２つのフィールドメモリによ
って、Ｎビット構成のフィールドメモリを２個設けた場
合と同等の機能を得ることができ、さらにまた２画面合
成を行う場合、第１の画像データの上位のN/2ビットを
第１のメモリに蓄積し、第２の画像データの上位のN/2
ビットを第２のメモリに蓄積した後、第１および第２の
フィールドメモリよりそれぞれ読み出したデータを結合
してＮビットとして表示または記録することによって、
２^N/2段階の階調表現の第１の画面上に、ほぼ２^N/2倍コ
ントラスト比の小さい２^N/2段階の階調表現の第２の画
面の合成画面を実現することができる等の優れた効果を
奏する。

【図面の簡単な説明】

図は、本発明の画像記憶装置の一実施例を示すブロック
構成図である。 16……CPU、 20……システム制御ゲートアレイ、 22……セレクタ、 24,26……フィールドメモリ、 28……D/A変換器、 32……アドレス・バス、 34……（８ビット）データ・バス、 36,38……（４ビット）データ・バス。

フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＧ０９Ｇ 5/36 ５３０Ｇ０９Ｇ 5/36 ５３０Ｄ

Claims

(57)【特許請求の範囲】

【請求項１】１ドットにつきＮビットのディジタル映像
信号を蓄積する画像記憶装置において、n0ビット構成
（n0＜Ｎ）の第１のフィールドメモリと、n1ビット構成
（n1＜Ｎ）の第２のフィールドメモリと、単一画像を蓄
積する場合に、n1＋n0＜Ｎであれば、第１および第２の
フィールドメモリを連結し、前記ディジタル映像信号の
１ドットにつき上位n0＋n1ビットだけを抽出し、そのう
ちのn0ビットは前記第１のフィールドメモリに書き込
み、n1ビットは前記第２のフィールドメモリに書き込
み、n0＋n1≧Ｎであれば、前記第１、第２のフィールド
メモリにそれぞれn0ビット、n1ビットずつ左詰めまたは
右詰めに書き込み、余ったビットに０を代入し、２つの
画像を蓄積する場合は、第１の画像の映像信号について
は１ドットにつきn0ビットに階調を落として第１のフィ
ールドメモリに書き込み、第２の画像の映像信号につい
ては１ドットにつきn1ビットに階調を落として第２のフ
ィールドメモリに書き込む書き込み手段とを具備するこ
とを特徴とする画像記憶装置。
【請求項２】１ドットにつきＮビットのディジタル映像
信号を蓄積する画像記憶装置において、各々がN/2ビッ
ト構成の第１および第２のフィールドメモリと、前記デ
ィジタル映像信号を１ドットにつき上位または下位のN/
2ビットだけ前記第１のフィールドメモリに書き込み、
前記ディジタル映像信号を１ドットにつき上位または下
位のN/2ビットだけ前記第２のフィールドメモリに書き
込む書き込み手段とを具備することを特徴とする画像記
憶装置。