JP2846653B2 - カード読取装置 - Google Patents
カード読取装置Info
- Publication number
- JP2846653B2 JP2846653B2 JP10239989A JP10239989A JP2846653B2 JP 2846653 B2 JP2846653 B2 JP 2846653B2 JP 10239989 A JP10239989 A JP 10239989A JP 10239989 A JP10239989 A JP 10239989A JP 2846653 B2 JP2846653 B2 JP 2846653B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- reading
- read
- card
- bit interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、MFM（Modified FM）記録方式でデータが
記録されたカードからデータを読取る装置に関する。
記録されたカードからデータを読取る装置に関する。
MFM記録方式は、データが１のとき及びデータ０が連
続するときは０データと０データの間で、それぞれ磁束
方向を反転する記録方式である。
続するときは０データと０データの間で、それぞれ磁束
方向を反転する記録方式である。
［従来技術］ 従来の読取装置では、MFM記録方式で記録されたデー
タを読取って復調するには、第５図に示すように、搬送
されるカードＣのデータ記録面の磁束の変化を磁気ヘッ
ド51で電気信号に変換し、これをアンプ52で増幅し、波
形整形回路53により矩形波を得てデータとし、これを判
定回路54に与えるとともに、VFO（可変周波数発振器）5
5より同期用クロックを発生して前記判定回路54に入力
し、クロックと一致するデータの有無により、データを
“1"又は“0"と判定していた。
タを読取って復調するには、第５図に示すように、搬送
されるカードＣのデータ記録面の磁束の変化を磁気ヘッ
ド51で電気信号に変換し、これをアンプ52で増幅し、波
形整形回路53により矩形波を得てデータとし、これを判
定回路54に与えるとともに、VFO（可変周波数発振器）5
5より同期用クロックを発生して前記判定回路54に入力
し、クロックと一致するデータの有無により、データを
“1"又は“0"と判定していた。
［解決しようとする技術課題］ 従って、カードに記録されるビット密度は、VFOのク
ロック周波数により限定される。また、ビット記録密度
の誤差、カード搬送速度の誤差が大きい場合は、読取り
不能になるなどの問題点を有していた。
ロック周波数により限定される。また、ビット記録密度
の誤差、カード搬送速度の誤差が大きい場合は、読取り
不能になるなどの問題点を有していた。
この発明は、上記問題点の発生原因が、カードのデー
タ記録態様から独立したVFOのクロックを判定基準に用
いる点に存することに鑑み、カードに記録されている同
期ビットの間隔と、MFM記録方式におけるデータに対応
する磁束反転周期の種類の特有の組合せとデータとの間
に特定の関係があることとに着眼して、これを利用して
カードからはビットのみを読取り、ビット間隔データの
ソフト処理によりデータ解析を行い、復調することによ
り、ビット密度又はカード搬送速度の誤差が規定値より
大きくとも、データの読取りが可能で、かつ一台の装置
で複数種類のビット記録密度に対応することができるカ
ード読取装置を提供しようとするものである。
タ記録態様から独立したVFOのクロックを判定基準に用
いる点に存することに鑑み、カードに記録されている同
期ビットの間隔と、MFM記録方式におけるデータに対応
する磁束反転周期の種類の特有の組合せとデータとの間
に特定の関係があることとに着眼して、これを利用して
カードからはビットのみを読取り、ビット間隔データの
ソフト処理によりデータ解析を行い、復調することによ
り、ビット密度又はカード搬送速度の誤差が規定値より
大きくとも、データの読取りが可能で、かつ一台の装置
で複数種類のビット記録密度に対応することができるカ
ード読取装置を提供しようとするものである。
［課題を解決するための手段］ 上記の誤差を解決するため、この発明に係るカード読
取装置は、 （イ）ビット間隔読取り手段、読取範囲設定手段、比較
手段、記憶手段、解析手段、制御手段を有すること、 （ロ）前記ビット間隔読取り手段は、カードに記録され
ているMFM方式で記録されているプリアンブルの同期ビ
ット間隔及びプリアンブルからポストアンブルまでの全
データビットの間隔を読取るものであること、 （ハ）前記読取範囲設定手段は、読取った同期ビット間
隔に基いて各データの読取範囲を設定するものであるこ
と、 （ニ）前記比較手段は、カードより読取ったデータのビ
ット間隔と読取範囲とを比較し、２進数のデータを算出
するものであること、 （ホ）前記記憶手段は、システムプログラム及びデータ
解析プログラムを記憶し、かつ、前記読取範囲設定手段
及び比較手段が出力する読取範囲及びデータを記憶する
ものであること、 （ヘ）前記解析手段は、前記比較手段が出力する２進数
のデータの順列組合せを解析して、前記カードより読取
ったデータを“1"“0"又は“01"に変換するものである
こと、 （ト）前記制御手段は、前記記憶手段のプログラムに従
って前記各手段を制御するものであること、 を特徴とする。
取装置は、 （イ）ビット間隔読取り手段、読取範囲設定手段、比較
手段、記憶手段、解析手段、制御手段を有すること、 （ロ）前記ビット間隔読取り手段は、カードに記録され
ているMFM方式で記録されているプリアンブルの同期ビ
ット間隔及びプリアンブルからポストアンブルまでの全
データビットの間隔を読取るものであること、 （ハ）前記読取範囲設定手段は、読取った同期ビット間
隔に基いて各データの読取範囲を設定するものであるこ
と、 （ニ）前記比較手段は、カードより読取ったデータのビ
ット間隔と読取範囲とを比較し、２進数のデータを算出
するものであること、 （ホ）前記記憶手段は、システムプログラム及びデータ
解析プログラムを記憶し、かつ、前記読取範囲設定手段
及び比較手段が出力する読取範囲及びデータを記憶する
ものであること、 （ヘ）前記解析手段は、前記比較手段が出力する２進数
のデータの順列組合せを解析して、前記カードより読取
ったデータを“1"“0"又は“01"に変換するものである
こと、 （ト）前記制御手段は、前記記憶手段のプログラムに従
って前記各手段を制御するものであること、 を特徴とする。
［作用］ この発明に係るカード読取装置では、まず、ビット間
隔読取手段により、カードにMFM方式で記録されている
プリアンブルの同期ビットの間隔が読取られる。
隔読取手段により、カードにMFM方式で記録されている
プリアンブルの同期ビットの間隔が読取られる。
読取範囲設定手段は、ビット間隔読取手段より与えら
れた同期ビット間隔データを用いて、各データの読取範
囲を設定する。
れた同期ビット間隔データを用いて、各データの読取範
囲を設定する。
比較手段は、カードのプリアンブルからポストアンブ
ルまでのデータビットの間隔と読取範囲とを比較し、該
当する読取範囲に対応する２進数のデータを算出する。
ルまでのデータビットの間隔と読取範囲とを比較し、該
当する読取範囲に対応する２進数のデータを算出する。
記憶手段は、前記読取範囲設定手段が出力する読取範
囲、比較手段が出力する２進数のデータの組合せに対応
するデータを記憶する。
囲、比較手段が出力する２進数のデータの組合せに対応
するデータを記憶する。
解析手段は、データ解析プログラムの実行により前記
比較手段が出力する２進数のデータの順列組合せをデー
タ解析して、前記カードにより読取ったデータを“1"、
“0"又は“01"に変換する。
比較手段が出力する２進数のデータの順列組合せをデー
タ解析して、前記カードにより読取ったデータを“1"、
“0"又は“01"に変換する。
［実施例］ 次に、この発明の実施例を図面に基いて説明する。
第１図において、搬送されるカードＣから読取り用磁
気ヘッド１によりデータを読取り、その読取り電圧をア
ンプ２により増幅した後、これを波形整形回路３により
矩形波に整形して、その出力を判定部４に与える点まで
の構成は、従来装置と共通する。
気ヘッド１によりデータを読取り、その読取り電圧をア
ンプ２により増幅した後、これを波形整形回路３により
矩形波に整形して、その出力を判定部４に与える点まで
の構成は、従来装置と共通する。
しかし、この発明では、判定部４は、マイクロコンピ
ュータを用いて構成することができるものであり、図示
の例では、インターフェース41と、そのインターフェー
スに結合されたCPU42と、ROM43と、RAM44とから構成さ
れている。
ュータを用いて構成することができるものであり、図示
の例では、インターフェース41と、そのインターフェー
スに結合されたCPU42と、ROM43と、RAM44とから構成さ
れている。
インターフェース41は、波形整形回路３及び図示を省
略された書込み用磁気ヘッド又は他の出力端及びCPU42
に接続され、CPU42はROM43とRAM44に接続されている。R
OM43には、このカード読取装置のシステムプログラム及
びデータ解析プログラムが格納され、RAM44には磁気ヘ
ッド１によりカードＣから読取ったデータに基くCPU42
の処理結果が一次的に記憶される。
略された書込み用磁気ヘッド又は他の出力端及びCPU42
に接続され、CPU42はROM43とRAM44に接続されている。R
OM43には、このカード読取装置のシステムプログラム及
びデータ解析プログラムが格納され、RAM44には磁気ヘ
ッド１によりカードＣから読取ったデータに基くCPU42
の処理結果が一次的に記憶される。
CPU42は、その機能をブロックで表すと、第２図に示
すように、クロック発生手段420と、ビット間隔読取り
手段421と、読取範囲設定手段422と、比較手段423と、
解析手段424と、制御手段425とを有する。
すように、クロック発生手段420と、ビット間隔読取り
手段421と、読取範囲設定手段422と、比較手段423と、
解析手段424と、制御手段425とを有する。
制御手段425は、ROM43から読み出すシステムプログラ
ムを実行し、それに従って、各手段421〜424を制御駆動
する。
ムを実行し、それに従って、各手段421〜424を制御駆動
する。
クロック発生手段420は、コンピュータの全動作の同
期を取るために必要なクロックを発生するものである。
期を取るために必要なクロックを発生するものである。
制御手段425は、インターフェース41から矩形波の変
化入力を受けるたびに、変化信号をビット間隔読取り手
段421に与える。ビット間隔読取り手段421は、制御手段
からの変化信号を受けるたびに、その変化信号から次の
信号を受けるまで、クロック発生手段420からのクロッ
クを計数することにより、カードに記録されている全て
のビット間隔を読取り、各ビット間隔データを制御手段
425に出力する。制御手段425はこのビット間隔データを
RAM44に格納する。
化入力を受けるたびに、変化信号をビット間隔読取り手
段421に与える。ビット間隔読取り手段421は、制御手段
からの変化信号を受けるたびに、その変化信号から次の
信号を受けるまで、クロック発生手段420からのクロッ
クを計数することにより、カードに記録されている全て
のビット間隔を読取り、各ビット間隔データを制御手段
425に出力する。制御手段425はこのビット間隔データを
RAM44に格納する。
ここで用いられるカードＣには、それぞれ処理目的に
応じたデータがMFM記録方式で記録されており、かつ、
通例と同様に、カードの先端部から例えば4mmの範囲に
は、プリアンブル、すなわち連続する０データが記録さ
れている。そこで、制御手段425は、RAM44に格納された
ビット間隔データの内、カード先端部から所定範囲のプ
リアンブルの記録部分に対応するビット間隔データを平
均化して、同期ビットの平均ビット間隔を算出させ、こ
れをRAM44に格納させる。
応じたデータがMFM記録方式で記録されており、かつ、
通例と同様に、カードの先端部から例えば4mmの範囲に
は、プリアンブル、すなわち連続する０データが記録さ
れている。そこで、制御手段425は、RAM44に格納された
ビット間隔データの内、カード先端部から所定範囲のプ
リアンブルの記録部分に対応するビット間隔データを平
均化して、同期ビットの平均ビット間隔を算出させ、こ
れをRAM44に格納させる。
第３図の（イ）はカードに記録されたデータの一例を
示す。（ロ）はそのデータの読取り電圧を、同じく
（ハ）は波形整形回路３の出力波形を示す。（ニ）は最
小の磁束反転周期を２周期とした場合の周期数を示す。
示す。（ロ）はそのデータの読取り電圧を、同じく
（ハ）は波形整形回路３の出力波形を示す。（ニ）は最
小の磁束反転周期を２周期とした場合の周期数を示す。
このように、制御手段425は、ビット間隔読取手段421
より与えられる磁束反転周期を、同期ビットに対応する
平均ビット間隔データと、プリアンブルからポストアン
ブルまでのデータビットに対応するビット間隔データの
形でRAM44に順次格納させる。
より与えられる磁束反転周期を、同期ビットに対応する
平均ビット間隔データと、プリアンブルからポストアン
ブルまでのデータビットに対応するビット間隔データの
形でRAM44に順次格納させる。
また、制御手段425は、読取範囲設定手段422に、前記
平均ビット間隔データを用いて、磁束反転周期が2,3,4
周期の場合の、考え得る記録密度の誤差及び搬送速度の
誤差によっても、データの読取り可能な許容範囲（読取
範囲）を規定する境界値を算出させる。
平均ビット間隔データを用いて、磁束反転周期が2,3,4
周期の場合の、考え得る記録密度の誤差及び搬送速度の
誤差によっても、データの読取り可能な許容範囲（読取
範囲）を規定する境界値を算出させる。
２周期の平均値（平均ビット間隔データ）をａとする
と、第４図に示すように、各種類の周期につき大小二つ
の境界値、すなわち、２周期については、3/4×ａと5/4
×ａを、３周期については5/4×ａと7/4×ａを、４周期
については7/4×ａと9/4×ａをそれぞれ算出させ、この
結果をRAM44に格納する。
と、第４図に示すように、各種類の周期につき大小二つ
の境界値、すなわち、２周期については、3/4×ａと5/4
×ａを、３周期については5/4×ａと7/4×ａを、４周期
については7/4×ａと9/4×ａをそれぞれ算出させ、この
結果をRAM44に格納する。
次いで、制御手段425は、ビット間隔読取り手段421よ
り得てRAM44に格納した各ビット間隔データと、読取範
囲設定手段422により得た2,3,4周期の大小の境界値によ
り規定される読取範囲とを、比較手段432により比較さ
せて、各々のビット間隔からその周期を判別させ、該当
する周期に対して予め定めた２進数のデータを出力さ
せ、それを順次RAM44に記憶させる。
り得てRAM44に格納した各ビット間隔データと、読取範
囲設定手段422により得た2,3,4周期の大小の境界値によ
り規定される読取範囲とを、比較手段432により比較さ
せて、各々のビット間隔からその周期を判別させ、該当
する周期に対して予め定めた２進数のデータを出力さ
せ、それを順次RAM44に記憶させる。
続いて、制御手段425は、RAM44に記憶された２進数の
周期データの内、順次相前後する二つのデータを読出し
てこれを解析手段424に与える。解析手段424は、データ
解析プログラムの実行により、その二つのデータの組合
せがROM44に記憶させてある所定の周期の組合せのいず
れかに一致するかを調べ、一致する場合は、その周期の
組合せに対して予め定めてあるデータ“0",“1"又は“0
1"に変換する。この解析手段の出力するデータが、カー
ドのMFMデータを解析して得られたデータとなる。
周期データの内、順次相前後する二つのデータを読出し
てこれを解析手段424に与える。解析手段424は、データ
解析プログラムの実行により、その二つのデータの組合
せがROM44に記憶させてある所定の周期の組合せのいず
れかに一致するかを調べ、一致する場合は、その周期の
組合せに対して予め定めてあるデータ“0",“1"又は“0
1"に変換する。この解析手段の出力するデータが、カー
ドのMFMデータを解析して得られたデータとなる。
上記の各手段の作用により、カードのMFMデータが解
析される訳を原理的に説明する。
析される訳を原理的に説明する。
MFM記録方式では、データが１のとき、及びデータ０
が連続した場合は０データと０データの間で磁束が反転
するから、基準となる最小の磁束反転周期を２周期とす
れば、いかなるデータの羅列順序の場合にも、第３図か
らも明らかなように、２周期,3周期及び４周期の３種類
のビット間隔を越えることがない。
が連続した場合は０データと０データの間で磁束が反転
するから、基準となる最小の磁束反転周期を２周期とす
れば、いかなるデータの羅列順序の場合にも、第３図か
らも明らかなように、２周期,3周期及び４周期の３種類
のビット間隔を越えることがない。
ここで、連続する前後の二つの周期に着目すると、ビ
ット間隔の組合せ及び前データが“1"か“0"かの条件に
より、下の表に示すようにデータを判別することができ
る。
ット間隔の組合せ及び前データが“1"か“0"かの条件に
より、下の表に示すようにデータを判別することができ
る。
第３図に示された例では、ビット間隔の組合せが、２
−2,2−2,2−3,3−4,4−4,4−4,4−2,2−3,3−2,…とな
り、最初のデータを０と仮定すると、解析手段は、カー
ドより読取ったデータを0,0,01,01,01,01,1,0,0,…と解
析することができる。
−2,2−2,2−3,3−4,4−4,4−4,4−2,2−3,3−2,…とな
り、最初のデータを０と仮定すると、解析手段は、カー
ドより読取ったデータを0,0,01,01,01,01,1,0,0,…と解
析することができる。
磁束反転周期が2,3,4周期のいずれであるかを判別す
るため、前記ビット間隔読取手段421がカードの先端か
ら一定の距離部分の０データ、すなわち同期ビットの間
隔を平均して２周期の平均ビット間隔を算出し、これを
カードから同期ビットの後に読取られるデータのビット
間隔の読取りの基準としている。そして、カードの記録
密度の誤差及びカード搬送速度の誤差があり得ることを
考慮して、読取範囲設定手段422により、2,3,4周期のそ
れぞれの読取許容範囲を第４図に例示するように設定
し、これに基いて各々のデータのビット間隔から周期を
判別している。
るため、前記ビット間隔読取手段421がカードの先端か
ら一定の距離部分の０データ、すなわち同期ビットの間
隔を平均して２周期の平均ビット間隔を算出し、これを
カードから同期ビットの後に読取られるデータのビット
間隔の読取りの基準としている。そして、カードの記録
密度の誤差及びカード搬送速度の誤差があり得ることを
考慮して、読取範囲設定手段422により、2,3,4周期のそ
れぞれの読取許容範囲を第４図に例示するように設定
し、これに基いて各々のデータのビット間隔から周期を
判別している。
従って、この読取装置では、各カード毎にその同期ビ
ットに基いて、基準となる平均ビット間隔を定めるか
ら、書込み速度のバラツキによるビット密度のバラツ
キ、読取り速度のバラツキの影響を受けないという利点
がある。
ットに基いて、基準となる平均ビット間隔を定めるか
ら、書込み速度のバラツキによるビット密度のバラツ
キ、読取り速度のバラツキの影響を受けないという利点
がある。
［この発明の効果］ 以上のように、この発明に係るカード読取り装置によ
れば、ビット密度が規定値から大きく異なっても読取り
が可能であり、また、複数種類のビット密度のカード
を、一つの装置で読取ることが可能である。
れば、ビット密度が規定値から大きく異なっても読取り
が可能であり、また、複数種類のビット密度のカード
を、一つの装置で読取ることが可能である。
第１図はこの発明の実施例の構成を示すブロック図、第
２図はCPUの機能ブロック図、第３図はカードに記録さ
れているデータと読取電圧、整形後の波形、磁束反転周
期又はビット間隔の関係を説明するタイムチャート、第
４図は各磁束反転周期の平均値と読取許容範囲の説明図
である。 第５図は従来装置の構成を示すブロック図である。 Ｃ……カード、 １……磁気ヘッド、 ２……アンプ、 ３……波形整形回路、 ４……判定部、 42……CPU、 421……ビット間隔読取手段、 422……読取範囲設定手段、 423……比較手段、 424……解析手段、 425……制御手段。
２図はCPUの機能ブロック図、第３図はカードに記録さ
れているデータと読取電圧、整形後の波形、磁束反転周
期又はビット間隔の関係を説明するタイムチャート、第
４図は各磁束反転周期の平均値と読取許容範囲の説明図
である。 第５図は従来装置の構成を示すブロック図である。 Ｃ……カード、 １……磁気ヘッド、 ２……アンプ、 ３……波形整形回路、 ４……判定部、 42……CPU、 421……ビット間隔読取手段、 422……読取範囲設定手段、 423……比較手段、 424……解析手段、 425……制御手段。
Claims (1)
- 【請求項１】（イ）ビット間隔読取手段、読取範囲設定
手段、比較手段、記憶手段、解析手段、制御手段を有
し、 （ロ）前記ビット間隔読取手段は、カードにMFM方式で
記録されているプリアンブルの同期ビットの間隔及びプ
リアンブルからポストアンブルまでの全データビットの
間隔を読取るものであり、 （ハ）前記読取範囲設定手段は、前記ビット間隔読取手
段が読取った同期ビット間隔に基いて各データの読取範
囲を設定するものであり、 （ニ）前記比較手段は、カードより読取ったデータビッ
トの間隔と前記読取範囲とを比較し、該当する読取範囲
に対して定めた２進数のデータを算出するものであり、 （ホ）前記記憶手段は、システムプログラム及びデータ
解析プログラムを記憶し、かつ、前記読取範囲設定手段
及び比較手段が出力する読取範囲及びデータを記憶する
ものであり、 （ヘ）前記解析手段は、前記データ解析プログラムの実
行により、前記比較手段が出力する２進数のデータの順
列組合せを解析して、前記カードより読取ったデータを
“1"“0"又は“01"に変換するものであり、 （ト）前記制御手段は、前記記憶手段のプログラムに従
って前記各手段を制御するものである、 カード読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10239989A JP2846653B2 (ja) | 1989-04-21 | 1989-04-21 | カード読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10239989A JP2846653B2 (ja) | 1989-04-21 | 1989-04-21 | カード読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02281476A JPH02281476A (ja) | 1990-11-19 |
| JP2846653B2 true JP2846653B2 (ja) | 1999-01-13 |
Family
ID=14326372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10239989A Expired - Lifetime JP2846653B2 (ja) | 1989-04-21 | 1989-04-21 | カード読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2846653B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188469A (ja) * | 1990-11-22 | 1992-07-07 | Hitachi Ltd | 磁気券読取り方式 |
| JPH05298831A (ja) * | 1992-04-17 | 1993-11-12 | Nippon Signal Co Ltd:The | 磁気カード読取方法 |
-
1989
- 1989-04-21 JP JP10239989A patent/JP2846653B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02281476A (ja) | 1990-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0166023A2 (en) | Method and system for data compression and restoration | |
| CN101383172B (zh) | 频率和相位控制装置以及最大似然解码器 | |
| US4943964A (en) | PCM signal reproducing device | |
| JP2846653B2 (ja) | カード読取装置 | |
| EP0729148A2 (en) | Method and apparatus for qualifying data pulses in a raw data signal produced by a magnetic transducer | |
| JPH065593B2 (ja) | 磁気ディスク装置のパルス回路 | |
| EP0407094A2 (en) | Digital signal reproducing apparatus | |
| US5231394A (en) | Signal reproducing method | |
| US5175655A (en) | Method and apparatus for verifying a signal recorded in an encoded form on a medium | |
| USRE38719E1 (en) | Adjust bit determining circuit | |
| JPS5930217A (ja) | 誤り検出機能を有する復調器 | |
| JPH0410284A (ja) | デジタルデータ再生装置 | |
| EP0314512A2 (en) | Method for recording digital data | |
| JPH01300612A (ja) | データ識別装置 | |
| JPH0773262B2 (ja) | フレーム同期装置 | |
| US3959626A (en) | Distorted two frequency coded data interpreting method and apparatus | |
| JP2754408B2 (ja) | サーボ情報復調制御方式 | |
| GB2243059A (en) | Disk drive controller. | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JP2506121B2 (ja) | 光メモリカ―ドシステム | |
| US4688107A (en) | Information recording and regenerating system | |
| SU1674260A1 (ru) | Устройство дл считывани цилиндрических магнитных доменов | |
| JP2586634B2 (ja) | 光ディスク制御装置 | |
| EP0449212A2 (en) | Signal processing circuit of digital audio tape recorder | |
| JPH0325690A (ja) | バーコードリーダの信号処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |