JP2843707B2 - Ｉｓｄｎ回線のｄ・ｅビット照合装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＩＳＤＮに係わり、特
に、基本インタフェースのＲ線上およびＴ線上を伝送さ
れる規定フレームに組込まれたパルス信号におけるＴ線
上のＤビットがＲ線上のＥビットに正しく複写されてい
るか否かを照合するＩＳＤＮ回線のＤ・Ｅビット照合装
置に関する。

【０００２】

【従来の技術】多数かつ多重のデジタルデータを高速で
かつ能率よく伝送する通信システムとしてＩＳＤＮ（サ
ービス総合デジタル網）が採用されている。このＩＳＤ
Ｎにおいては、電話会社の局内に設置されたＩＳＤＮ交
換機がデータ回線を介して例えば企業内に配設されたＤ
ＳＵ（回線終端装置）に接続され、このＤＳＵ（回線終
端装置）に例えば電話機，テレックス，パーソナルコン
ピュータ，ファクシミリ等の多数の端末が接続される。

【０００３】そして、ＤＳＵ（回線終端装置）と各端末
との間のインタフェースは、［２Ｂ＋Ｄ］の基本インタ
フェースで構成されている。基本インタフェースの線路
は、前述した［２Ｂ＋Ｄ］のチャネル情報に加えて、Ｄ
ＳＵとの間で同期や付加制御用の信号を転送するため
に、物理的なインタフェース速度として192 kbpsの伝送
速度を有している。実際には、これらの信号は、図７に
示すように、250 μｓ毎に周期的に繰返される48ビット
のフレームに組込まれて送受信される。なお、Ｄチャネ
ルの伝送速度は16kbpsである。

【０００４】図７の上段のフレームが、ＤＳＵ（回線終
端装置）から各端末方向へ送信されるＲ線上のフレーム
構成を示し、図７の下段のフレームが逆に各端末からＤ
ＳＵ（回線終端装置）方向へ送信されるＴ線上のフレー
ム構成を示す。なお、この各フレームに組込まれたデジ
タルのパルス信号は１００％ＡＭＩ（Alternate MarkIn
version）符号に変換されている。そして、図７におい
て、太い実線が各ビットデータの取得る値である。

【０００５】各フレームの先頭には（＋）極性の［０］
値のフレーム同期ビットＦが配設されてる。その後に、
ＤＣバランス用ビットＬが配設され、次にＢチャネルの
実際のデータＢ1 が続く。そして、Ｔ線上のビットデー
タにおいては、各データＢ1，Ｂ2 ，Ｂ1 ，Ｂ2 相互間
にＤビットが配設されている。したがって、１フレーム
には合計４個のＤビットが所定位置に配設されている。
一方、Ｒ線上のビットデータにおいては、各データＢ1
，Ｂ2 ，Ｂ1 ，Ｂ2 相互間にＥビットが配設されてい
る。したがって、１フレームには合計４個のＥビットが
配設されている。

【０００６】このＤビットおよびＥビットはＤチャネル
・アクセス競合制御のために設けられたものであり、端
末が複数のＤビットを含むパルス信号をＴ線上を介して
ＤＳＵへ送出すると、ＤＳＵは受信したパルス信号に含
まれる同一の値を有するＥ（エコー）ビットを有するパ
ルス信号をＲ線上へ送出する。したがって、Ｒ線上およ
びＴ線上の各パルス信号を同時に観察した場合には、Ｔ
線線上の各ＤビットはＲ線上において、１データＢ1 分
遅延して、Ｅビットとして現れる。したがって、各Ｄビ
ットと各Ｅビットは等しい筈である。

【０００７】このような、基本インタフェースを有する
ＩＳＤＮを新規に構築した場合や点検保守時に、Ｔ線上
の各ＤビットがＲ線上に各Ｅ（エコー）ビットとして正
しく複写されていることを確認する必要がある。

【０００８】

【発明が解決しようとする課題】しかし、従来、このＴ
線上のＤビットとＲ線上のＥビットが一致しているか否
かを簡単に調べる試験装置がなかった。よって、Ｔ線
上，Ｒ線上のＤビットおよびＥビットの値を確認するた
めに、信号線にオシロスコープやロジックアナライザ等
を接続して操作者が各信号線を伝送されるパルス信号の
波形を観察して、信号波形のなかからＤビットおよびＥ
ビットを特定して、これらが一致しているか否かを判断
していた。

【０００９】したがって、多大の手間と費用が必要であ
った。また、オシロスコープに表示されたパルス信号波
形から、ＤビットおよびＥビットを特定して、一致，不
一致を判断することはＩＳＤＮに対する高度な知識と測
定に関する熟練した技術が必要であった。

【００１０】また、端末とＤＳＵとが停止状態にある場
合や、停止状態から起動状態へ移行する起動動作期間中
や、また起動状態から停止状態へ移行する停止動作期間
中においては、当然ながらＴ線上の各ＤビットがＲ線上
の各Ｅビットに正しく反映されない。したがって、この
ような通常の起動状態以外で、たとえＤ・Ｅビットが一
致していなくても、必ずしも異常ではない。しかし、こ
のような信号回線の状態を正確に把握しないで、Ｄ・Ｅ
ビット照合をすると、実際に故障でないのに、故障と判
断する懸念があ。

【００１１】本発明はこのような事情に鑑みてなされた
ものであり、Ｄ・Ｅビット照合回路を設け、かつ信号回
線が正常に起動状態を維持している期間のみその照合結
果を有効な照合結果とすることによって、Ｄ・Ｅビット
照合を自動的にかつ高い精度で実行でき、ビット不一致
等の異常発生時における原因究明と、それに続く補修作
業の作業能率を大幅に向上できるＩＳＤＮ回線のＤ・Ｅ
ビット照合装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記課題を解消するため
に本発明のＩＳＤＮ回線のＤ・Ｅビット照合装置におい
ては、ＩＳＤＮ回線のＴ線上を伝送される基本インタフ
ェースの規定フレームに組込まれたＡＭＩ符号化された
パルス信号におけるＤビットのみを抽出してＤビットが
連続するＤビットデータ信号を出力するＤビット抽出回
路と、ＩＳＤＮ回線のＲ線上を伝送される基本インタフ
ェースの規定フレームに組込まれたＡＭＩ符号化された
パルス信号におけるＥビットのみを抽出してＥビットが
連続するＥビットデータ信号を出力するＥビット抽出回
路と、Ｔ線上およびＲ線上を伝送されるＩＮＦＯから前
記ＩＳＤＮ回線の起動，停止状態等の状態を検出する起
動／停止状態検出回路と、Ｄビット抽出回路から出力さ
れたＤビットデータ信号における所定時間遅延された各
ビットデータとＥビット抽出回路から出力されたＥビッ
トデータ信号の各ビットデータとが一致するか否かを検
出するビット照合回路と、このビット照合回路が不一致
を検出した時刻から起動／停止状態検出回路が起動状態
を所定時間継続して検出した後にＤ・Ｅビット不一致と
判断するＤ・Ｅビット不一致判断手段とを備えている。

【００１３】

【作用】このように構成されたＩＳＤＮ回線のＤ・Ｅビ
ット照合装置によれば、Ｔ線上を伝送される基本インタ
フェースの規定フレームに組込まれたパルス信号に含ま
れる各Ｄビットは、Ｄビット抽出回路によって抽出され
てＤビットが連続するＤビットデータ信号に変換され
る。同様に、Ｒ線上を伝送される基本インタフェースに
含まれる各Ｅビットは、Ｅビット抽出回路によって抽出
されてＥビットが連続するＥビットデータ信号に変換さ
れる。そして、そして、Ｄビットデータ信号の各ビッド
データとＥビットデータ信号の各ビットデータはビット
照合回路でもって照合され、一致，不一致が検出され
る。

【００１４】一方、起動／停止状態検出回路は、Ｔ線上
およびＲ線上を送受信される各パルス信号に含まれる各
ＩＮＦＯを検出して、この検出された各ＩＮＦＯの組合
わせによって、Ｔ線およびＲ線からなる信号回線が、停
止状態（Ｒ線ＩＮＦＯ０，Ｔ線ＩＮＦＯ０）であるのか
起動状態（Ｒ線ＩＮＦＯ４，Ｔ線ＩＮＦＯ３）であるか
またはそれ以外の起動動作期間中，または停止動作期間
中であるのかが判断される。

【００１５】そして、前記ビット照合回路が不一致を検
出した場合には、直ちにＤ・Ｅビット不一致と判断する
のではなく、信号回線が通常の起動状態（Ｒ線ＩＮＦＯ
４，Ｔ線ＩＮＦＯ３）を所定時間継続してから、正式に
Ｄ・Ｅビット不一致と判断している。すなわち、上述し
た正常な起動状態以外に不一致を検出したとしてもその
不一致情報は正しい情報であることが保証されないから
である。

【００１６】さらに、不一致を検出してから直ぐに停止
動作期間に移行した場合においても、その不一致情報は
正確であるとは言えない。よって、正常な起動状態が所
定時間以上継続することを、不一致と判断する場合の条
件としている。

【００１７】

【実施例】以下本発明の一実施例を図面を用いて説明す
る。

【００１８】図２は実施例の診断装置が組込まれたＩＳ
ＤＮ全体を示す模式図である。例えば電話会社の電話局
内に設置されたＩＳＤＮ交換機１にデータ回線を介して
複数のＤＳＵ（回線終端装置）２が接続されている。そ
して、各ＤＳＵ２には信号回線３を介して多数の端末４
が接続されている。ＤＳＵ２と各端末４との情報授受は
前述した［２Ｂ＋Ｄ］構成の基本インタフェースに基づ
いて実行される。

【００１９】ＩＳＤＮ交換機１にはデジタルのＤＳＵ２
の他に既存のアナログ回線５、および専用のＤＳＵ６を
介してこのＩＳＤＮ全体の動作を監視制御するコンピュ
ータからなるセンタ装置７が接続されている。

【００２０】そして、本発明の実施例のＤ・Ｅビット照
合装置８が組込まれた診断装置９が試験対象となる信号
回線３に必要に応じて接続される。また、この診断装置
９は専用のＤＳＵ１０を介してＩＳＤＮ交換機１に接続
されている。よって、診断装置９の診断結果は試験対象
の信号線３を介さずに、ＩＳＤＮ交換機１を介してセン
タ装置７へ直接送信することが可能である。逆に、セン
タ装置７から診断装置９を直接遠隔操作することも可能
である。

【００２１】図１は診断装置９内に組込まれたＤ・Ｅビ
ット照合装置８の概略構成を示すブロック図である。

【００２２】ＤＵＳ２と各端末４とを接続する信号回線
３を構成するＲ線３およびＴ線３ｂにはそれぞれ同期検
出回路１１ａ，１１ｂおよびＥビット抽出回路１２ａ，
Ｄビット抽出回路１２ａが接続されている。

【００２３】Ｒ線２ａ上を伝送されるＡＭＩ符号化され
た図７の上段に示した規定フレーム（48ビット，250 μ
ｓ，192 kbps）に組込まれたデジタルのパルス信号は同
期検出回路１１ａへ入力される。この同期検出回路１１
ａは１フレーム内に含まれるバイオレーション位置を検
出して、このバイオレーション位置からフレーム同期用
ビットＦを検出して、このフレーム同期用ビットＦに同
期する同期信号をＥビット抽出回路１２ａへ送出する。

【００２４】Ｅビット抽出回路１２ａにおいては、図７
の上段のパルス信号に示すように、フレーム同期用ビッ
トＦから何ビット目に各Ｅビットが存在するのかが既知
である。よって、この１フレーム（250 μｓ）に含まれ
る４つの各Ｅビット（パルス幅Ｔ₀ ＝5.2 μｓ）を特定
することが可能である。従って、カウンタ等を用いて４
個のＥビットのみを抽出することが可能である。そし
て、図３（ａ）に示すように、抽出した４個のＥビット
を例えば、62.5μｓのＲ線クロック信号ａに同期して出
力する。

【００２５】その結果、Ｅビット抽出回路１２ａから抽
出された各Ｅビットが連続するＥビットデータ信号ｂが
出力される。従って、この場合に各ビットデータのパル
ス幅Ｔ₁ は62.5μｓとなる。なお、Ｒ線クロック信号ａ
は実際のＲ線３ａ上の図７の下段に示すパルス信号から
再生された再生クロック信号を（１／１２）に分周した
クロック信号を用いている。

【００２６】同様に、Ｔ線３ｂ上のパルス信号における
１フレームのフレーム同期用ビットＦは同期検出回路１
１ｂにて検出される。そして、同期検出回路１１ｂはフ
レーム同期用ビットＦに同期する同期検出信号をＤビッ
ト抽出回路１２ａへ送出する。Ｄビット抽出回路１２ｂ
は、Ｔ線３ｂ上の図７の下段に示すパルス信号における
Ｄビットのみを抽出して、図３（ａ）に示すように、Ｔ
線クロック信号ｃに同期させてＤビットデータ信号ｄを
出力する。

【００２７】なお、ＤＳＵ２がＲ線３ａへ送出するパル
ス信号のクロックタイミングと端末４がＴ線３ｂへ送出
するパルス信号のクロック信号のクロックタイミングと
は、信号回線３を信号が伝播する時間が存在するので、
当然一致しない。通常は、Ｔ線３ｂ上のクロックはＲ線
上のクロックに対して微小時間遅れる。従って、この各
パルス信号から再生して分周したＴ線クロック信号ｃは
同じく再生されたＲ線クロック信号ａに対して微小時間
ΔＴだけ遅延する。

【００２８】したがって、図３（ｃ）に示すように、Ｅ
ビット抽出回路１２ａから出力されるＥビットデータ信
号ｂのパルスの立上り（立下り）タイミングはＤビット
抽出回路１２ｂから出力されＤビットデータ信号ｄのパ
ルスの立上り（立下り）タイミングより同じく微小時間
ΔＴだけ遅れる。

【００２９】Ｅビット抽出回路１２ａから出力されたＥ
ビットデータ信号ｂおよびＤビット抽出回路１２ｂから
出力されたＤビットデータ信号ｄはビット照合回路１３
へ入力する。なお、Ｒ線クロック信号ａおよひＴ線クロ
ック信号ｃも同時にビット照合回路１３へ入力される。

【００３０】ビット照合回路１３は図４に示すように構
成されている。Ｅビット抽出回路１２ａから出力された
Ｅビットデータ信号ｂはバッファ回路１４を介してＪＫ
フリップフロップ１５ａのＪ端子へ入力されると共に、
インバータ１６ａにて信号レベルが反転されてＫ端子へ
入力される。さらに、入力されたＲ線クロック信号ａは
バッファ回路１４を介して前記ＪＫフリップフロップ１
５ａのクロック端子へ入力される。よって、このＪＫフ
リップフロップ１５ａはＲ線クロック信号ａのクロック
の立上に同期して、Ｅビットデータ信号ｂを構成する各
ビットデータＥａ，Ｅｂ，Ｅｃ，Ｅｄ，Ｅｆ，Ｅｇ，…
…を順次、次のＤ型フリップフロップ１７ａのＤ端子へ
送出する。

【００３１】同様に、Ｄビット抽出回路１２ｂから出力
されたＤビットデータ信号ｄはバッファ回路１４を介し
てＪＫフリップフロップ１５ｂのＪ端子へ入力されると
共に、インバータ１６ｂを介してＫ端子へ入力される。
また、Ｔ線クロック信号ｃはバッファ回路１４を介して
ＪＫフリップフロップ１５ａのクロック端子へ入力され
る。ＪＫフリップフロップ１５ｂからＴ線クロック信号
ｃに同期して出力されるＤビットデータ信号ｄを構成す
る各ビットデータＤａ，Ｄｂ，Ｄｃ，Ｄｄ，Ｄｆ，Ｄ
ｇ，……は、順次、次のＤ型フリップフロップ１７ｂの
Ｄ端子へ印加される。

【００３２】また、入力された各クロック信号ａ，ｃは
ゲート回路１８ａ，１８ｂによって外部から入力された
クロック切替信号ｅによっていずれか一方のクロック信
号が選択されて、選択クロック信号ｆとしてＤ型フリッ
プフロップ１７ａ，１７ｂのクロック端子へ印加され
る。よって、各Ｄ型フリップフロップ１７ａ，１７ｂは
選択クロック信号ｆに同期してそれぞれ各ビッドータＥ
ａ，Ｅｂ，……、Ｄａ，Ｄｂ，……を内部に取込んで出
力する。そして、Ｄ型フリップフロップ１７ａから出力
される各ビットデータＥａ，Ｅｂ，……は排他的論理和
回路１９の一方の入力端子へ入力される。

【００３３】他方のＤ型フリップフロップ１７ｂから出
力される各ビットデータＤａ，Ｄｂ，……は直列接続さ
れた３つのＤ型フリップフロップ２０，２１，２２で３
クロック周期分遅延されてデータセレクタ２３のＣ3 端
子へ印加される。また、各Ｄ型フリップフロップ１７
ｂ，２０，２１の各出力信号もデータセレクタ２３のＣ
0 ，Ｃ1 ，Ｃ2 端子へ入力される。このデータセレクタ
２３（ＨＣ１５３）は制御端子Ａ，Ｂの信号状態が図示
するように［Ｈ，Ｌ］に設定されていれば、Ｃ1端子に
印加されているデータをそのまま出力端子Ｙから出力す
る機能を有する。したがって、データセレクタ２３か
ら、Ｄ型フリップフロップ２０の出力データｇがそのま
ま前記排他的論理和回路１９の他方の入力端子へ入力さ
れる。

【００３４】排他的論理和回路１９はＤ型フリップフロ
ップ１７ａの出力データとデータセレクタ２３の出力デ
ータｇが不一致の場合、Ｈレベルの不一致信号をアンド
ゲート２４の一端へ入力する。アンドゲート２４の他方
の入力端子にはインバータ２６にて信号が反転された選
択クロック信号ｆ´が入力されている。よって、アンド
ゲート２４から選択クロック信号ｆ´の立上りに同期し
てクロック周期Ｔ₁ と同一周期を有する不一致信号ｈが
次のＤ型フリップフロップで構成された出力ラッチ回路
２５のクロック端子へ印加される。Ｄ端子はＨレベルに
維持されているので、反転出力端子からＬレベルの不一
致信号ｉが出力される。そして、このビット照合回路１
３から出力された不一致信号ｉは図１に示す次の照合結
果処理部２９へ送出される。

【００３５】なお、出力ラッチ回路２５から一旦出力さ
れた不一致信号ｉは、例えば外部の照合結果処理部２９
からオアゲート２７，２８を介してクリア信号ｊが入力
されない限りクリアされない。

【００３６】図５は、クロック切替信号ｅによって、Ｔ
線クロック信号ｃを選択クロック信号ｆに選択した場合
における各部の動作を示すタイムチャートである。入力
されたＥビットデータ信号ｂの各ビットデータＥａ，Ｅ
ｂ，Ｅｃ，Ｅｄ，Ｅｆ，Ｅｇ，…はＤ型フリップフロッ
プ１７ａでもって１クロック周期Ｔ₁ 分だけ遅延されて
排他的論理和回路１９へ入力される。他方、入力された
Ｄビットデータ信号ｄの各ビットデータＤａ，Ｄｂ，Ｄ
ｃ，Ｄｄ，Ｄｆ，Ｄｇ，…はＤ型フリップフロップ１７
ａ，２０でもって２クロック周期（２Ｔ₁ ）分だけ遅延
されて排他的論理和回路１９へ入力される。

【００３７】したがって、Ｒ線３ａ上の各Ｅビットの各
ビットデータＥａ，Ｅｂ，Ｅｃ，Ｅｄ，……は１クロッ
ク周期Ｔ₁ 分遅延された、すなわちＴ線３ｂ上の１クロ
ック周期Ｔ₁ 先に出力された各ビットデータＤｎ，Ｄ
ａ，Ｄｂ，Ｄｃ，…と照合されることになる。前記１ク
ロック周期Ｔ₁ は図７におけるパルス信号のクロックに
対して１２倍の長さを有しているので、１クロック周期
分遅延させたビットデータが比較照合すべきビットデー
タとなる。

【００３８】そして、この実施例においては、図３
（ｃ）に示すように、微小時間ΔＴだけ遅いＴ線クロッ
ク信号ｆを選択クロック信号ｆに使用しているので、確
実に両方のビッドテータが該当周期に入った状態で比較
対照できる。よって、誤った照合結果を出力することが
未然に防止される。

【００３９】さらに、Ｒ線３ａ，Ｔ線３ｂには、図１に
示すように、Ｒ起動／停止状態検出回路３０が接続され
ている。この起動／停止状態検出回路３０は、ＤＳＵ２
と端末４との間で送受信されるＲ線３ａ上およびＴ線３
ｂ上の各パルス信号に含まれる各ＩＮＦＯを検出する。

【００４０】そして、この検出された各ＩＮＦＯの組合
わせによって、 (a) Ｔ線３ａおよびＲ線３ｂからなる信号回線３が、Ｄ
ＳＵ２および端末４が通信を行っていない停止状態（Ｒ
線ＩＮＦＯ０，Ｔ線ＩＮＦＯ０） (b) 信号回線３が、ＤＳＵ２および端末４が通信を行っ
ている起動状態（Ｒ線ＩＮＦＯ４，Ｔ線ＩＮＦＯ３） (c) 停止状態から起動状態へ移行する起動動作期間中 (d) 起動状態から停止状態へ移行する停止動作期間中 の大きく別けて、４つの状態を区別して把握できる。そ
して、起動状態を示すＲ線がＩＮＦＯ４で、Ｔ線がＩＮ
ＦＯ３である状態が通常のデジタル信号を送受信してい
る状態である。そして、この通常のデジタル信号相互間
にＤビットがＥビットに複写されることが要求される。

【００４１】したがって、この起動／停止状態検出回路
３０はＲ線３ａおよびＴ線３ｂの各ＩＮＦＯ情報ｋを照
合結果処理部２９へ送出する。

【００４２】照合結果処理部２９は、例えばマイクロコ
ンピュータで構成されており、ビット照合回路１３から
送出された不一致信号ｉと起動／停止状態検出部３０か
ら出力されたＩＮＦＯ情報ｋに従って、最終的なＤ・Ｅ
ビット不一致情報ｍを時計回路３１から読出した発生時
刻と共に診断装置９本体へ送出し、かつ表示部３２へ表
示する。

【００４３】具体的には、記憶部内に４つのレジスタＲ
0 ，Ｒ1 ，Ｒ2 ，Ｒ3 を直列接続してなるシフトレジス
タが形成されており、このシフトレジスタの値を判断し
ている。そして、電源が投入されると、図６に示す流れ
図を実行する。

【００４４】流れ図が開始されると、先ずＰ（プログラ
ムステップ）１において、各レジスタＲ0 〜Ｒ3 の各デ
ータＤ₀ ，Ｄ₁ ，Ｄ₂ ，Ｄ₃ をそれぞれクリアする。ま
た、ビット照合回路１３へクリア信号ｊを送出する。そ
して、１秒間経過するのを待つ（Ｐ２）。１秒間が経過
すると、起動／停止状態検出回路３０から出力されてい
るＩＮＦＯ情報ｋのＲ線３ａ，Ｔ線３ｂの各ＩＮＦＯを
読取る（Ｐ３）。そして、Ｒ線がＩＮＦＯ４でかつＴ線
がＩＮＦＯ３の場合（Ｐ４）は、信号回線３は正常に起
動状態を維持しているので、最終のレジスタＲ3 のデー
タＤ₃ を調べる。そして、［１］でなければ、正常であ
るので、各レジスタＲ0 ，Ｒ1 ，Ｒ2 の各Ｄ₀ ，Ｄ₁ ，
Ｄ₂ をそれぞれＲ1 ，Ｒ2 ，Ｒ3 へシフトする（Ｐ
６）。

【００４５】次に、ビット照合回路１３の一致，不一致
を示す照合データを読取って（Ｐ７）先頭のレジスタＲ
0 へ設定する（Ｐ８）。なお、照合データがＬレベルの
不一致信号ｉの場合、レジスタＲ0 のデータＤ₀ を１と
し、照合データがＨレベルの場合、一致しているので、
レジスタＲ0 のデータＤ₀ を０とする。そして、Ｐ２へ
戻り、次の１秒経過を待つ。

【００４６】そして、Ｐ４において、Ｒ線３ａおよひＴ
線３ｂの各ＩＮＦＯか［Ｒ線４．Ｔ線３］の組合せ以外
の組合せであった場合には、信号回線３は正常な起動状
態でないので、今回の測定を中止し、Ｐ１へ戻り各レジ
スタＲ0 〜Ｒ3 のデータＤ₀〜Ｄ₃ をクリアする。

【００４７】また、Ｐ５において、レジスタＲ3 のデー
タＤ₃ が［１］の場合は、この［１］の不一致情報を先
頭のレジスタＲ0 に書込んでから所定時間である４秒を
経過したにもかかわらず、Ｐ４において、信号回線３は
正常な起動状態を継続していたので、この不一致情報
は、信号回線３の状態変化に起因して発生したのででは
なく、正しい意味において、Ｄ・Ｅビット不一致が発生
したとみなせる。

【００４８】よって、照合の不一致情報ｍを発生時刻と
ともに記憶部に記憶し（Ｐ９）、表示部３２に表示し、
かつ診断装置９本体へ送出する。そして、Ｐ１へ戻り、
各レジスタＲ0 〜Ｒ3 をクリアするとともに、ビット照
合回路１３へクリア信号ｊを送出して、出力ラッチ回路
２５を元の状態にクリアする。

【００４９】このように構成されたＩＮＤＳ回線のＤ・
Ｅビット照合装置８であれば、図７におけるＲ線３ａ
上，Ｔ線３ｂ上における規定フレームに組込まれたパル
ス信号における各Ｅビットおよび各Ｄビットはそれぞれ
Ｅビット抽出回路１２ａおよびＤビット抽出回路１２ｂ
でもって抽出され、Ｅビットデータ信号ｂ．Ｄビットデ
ータ信号ｄに変換される。そして、Ｅビットデータ信号
ｂの各ビットテータＥａ，Ｅｂ，Ｅｃ，Ｅｄ……は、１
クロック周期Ｔ₁ だけ遅延された、Ｄビットデータ信号
ｂの各ビットテータＤｎ，Ｄａ，Ｄｂ，Ｄｃ，………と
比較照合される。そして、不一致の場合に不一致信号ｉ
が出力される。

【００５０】さらに、起動／停止状態検出回路３０は信
号回線３が正常な起動状態であるか否かを示すＩＮＦＯ
情報ｋを出力する。

【００５１】そして、照合結果処理部２９においては、
ビット照合回路１３から不一致信号ｉが入力すると、直
ちにＤ・Ｅビット不一致情報ｍを出力するではなくて、
(a) 現在、信号回線３が正常な起動状態であること、
(b) 不一致信号ｉが入力してから(a) の状態が４秒の所
定時間経過していること、の２つの条件を満足した時点
で初めてＤ・Ｅビット不一致情報ｍを出力する。

【００５２】このように、信号回線３が正常な起動状態
を一定時間以上継続している過程で発生した照合不一致
を真のＤ・Ｅビット不一致とすることによって、信号回
線３が停止状態や停止動作期間中や起動動作期間中であ
ることに起因して生じるビットの不一致を、本来のＤ・
Ｅビット不一致と誤認することを未然に防止できる。

【００５３】このように、Ｔ線３ｂ，Ｒ線３ａ上におけ
るＤ・Ｅビット照合が自動的に実行されるので、従来に
おける信号線のパルス波形を観察する手法に比較して、
検出作業能率を大幅に向上できる。また、ＩＳＤＮや測
定装置に不慣れな操作者であっても、簡単にかつ誤りな
く確実にＤ・Ｅビット照合作業を実施できる。その結
果、その照合結果を用いた信号回線上の異常原因究明を
短時間で行うことができ、それに基づく補修作業の作業
能率も向上できる。

【００５４】

【発明の効果】以上説明したように本発明のＩＳＤＮ回
線のＤ・Ｅビット照合装置によれば、Ｒ線上のバルス信
号における各ＥビットがＴ線上のパルス信号における所
定時間遅延された各Ｄビットに一致するか否かを検出す
るビット照合回路を設け、かつ不一致が発生した場合に
信号回線が正常に起動状態を維持している期間のみその
不一致情報を有効な情報としている。したがって、Ｄ・
Ｅビット照合を自動的にかつ高い精度で簡単に実行で
き、照合不一致等の異常発生時における原因究明と、そ
れに続く補修作業の作業能率を大幅に向上できる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係わるＩＳＤＮ回線のＤ
・Ｅビット照合装置の概略構成を示すブロック図、

【図２】 実施例装置が組込まれたＩＳＤＮ全体を示す
模式図、

【図３】 実施例装置の各ビット抽出回路の出力信号お
よび各出力信号相互間のタイミング差を示す図、

【図４】 実施例装置のビット照合回路を示すブロック
図、

【図５】 同ビット照合回路の動作を示すタイムチャー
ト、

【図６】 照合結果処理部の動作を示す流れ図、

【図７】 Ｒ線上およびＴ線上を伝送される各パルス信
号のフレーム構成を示す図、

【符号の説明】

１…ＩＳＤＮ交換機、２…ＤＳＵ（回線終端装置）、３
…信号回線、３ａ…Ｒ線、３ｂ…Ｔ線、４…端末、８…
Ｄ・Ｅビット照合装置、９…診断装置、１２ａ…Ｅビッ
ト抽出回路、１２ｂ…Ｄビット抽出回路、１３…ビット
照合回路、２９…照合結果処理部、３０…起動／停止状
態検出回路、３１…時計回路、３２…表示部。

フロントページの続き (56)参考文献 特開 平４−240937（ＪＰ，Ａ) 特開 平４−237234（ＪＰ，Ａ) 特開 平３−99552（ＪＰ，Ａ) 特開 昭63−227247（ＪＰ，Ａ) 特開 昭62−200858（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04M 11/00 - 11/10 H04M 1/24 H04M 3/22 - 3/36 H04L 12/02 - 12/26 H04L 29/14

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 ＩＳＤＮ回線のＴ線上を伝送される基本
   インタフェースの規定フレームに組込まれたＡＭＩ符号
   化されたパルス信号におけるＤビットのみを抽出してＤ
   ビットが連続するＤビットデータ信号を出力するＤビッ
   ト抽出回路(12b) と、前記ＩＳＤＮ回線のＲ線上を伝送
   される基本インタフェースの規定フレームに組込まれた
   ＡＭＩ符号化されたパルス信号におけるＥビットのみを
   抽出してＥビットが連続するＥビットデータ信号を出力
   するＥビット抽出回路(12a) と、前記Ｔ線上およびＲ線
   上を伝送されるＩＮＦＯから前記ＩＳＤＮ回線の起動，
   停止状態等の状態を検出する起動／停止状態検出回路(3
   0)と、前記Ｄビット抽出回路から出力されたＤビットデ
   ータ信号における所定時間遅延された各ビットデータと
   前記Ｅビット抽出回路から出力されたＥビットデータ信
   号の各ビットデータとが一致するか否かを検出するビッ
   ト照合回路(13)と、このビット照合回路が不一致を検出
   した時刻から前記起動／停止状態検出回路が起動状態を
   所定時間継続して検出した後にＤ・Ｅビット不一致と判
   断するＤ・Ｅビット不一致判断手段(29)とを備えたＩＳ
   ＤＮ回線のＤ・Ｅビット照合装置。