JPH03262226A - 通信端末装置 - Google Patents
通信端末装置Info
- Publication number
- JPH03262226A JPH03262226A JP2062307A JP6230790A JPH03262226A JP H03262226 A JPH03262226 A JP H03262226A JP 2062307 A JP2062307 A JP 2062307A JP 6230790 A JP6230790 A JP 6230790A JP H03262226 A JPH03262226 A JP H03262226A
- Authority
- JP
- Japan
- Prior art keywords
- stop
- counter
- bit
- data
- terminal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 17
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 230000005540 biological transmission Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 7
- RUPBZQFQVRMKDG-UHFFFAOYSA-M Didecyldimethylammonium chloride Chemical compound [Cl-].CCCCCCCCCC[N+](C)(C)CCCCCCCCCC RUPBZQFQVRMKDG-UHFFFAOYSA-M 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
複数の端末とセンタの中央処理装置間のデータ伝送を調
歩同期方式により行う通信端装置に関し、通信制御部の
負担を軽減し、かつ調歩断の検出精度を向上することを
目的とし、 複数の端末と接続されるデータ端末装置内に、１キャラ
クタ分のデータに付加されたストップビットを受信割込
指令としてスタートし所定時間計数動作するカウンタ、
及びこのカウンタが力うントアンプした時の信号と受信
ラインがマーク状態である時の受信ビットとにより調歩
断を判定する論理手段とから成る調歩断検出回路を各端
末毎に設けて構成する。
歩同期方式により行う通信端装置に関し、通信制御部の
負担を軽減し、かつ調歩断の検出精度を向上することを
目的とし、 複数の端末と接続されるデータ端末装置内に、１キャラ
クタ分のデータに付加されたストップビットを受信割込
指令としてスタートし所定時間計数動作するカウンタ、
及びこのカウンタが力うントアンプした時の信号と受信
ラインがマーク状態である時の受信ビットとにより調歩
断を判定する論理手段とから成る調歩断検出回路を各端
末毎に設けて構成する。
本発明は、複数の端末とセンタの中央処理装置間のデー
タ伝送を調歩同期方式により行う通信端末装置に関し、
特に１つのキャラクタ終結を調歩断により検出する機能
を備えた通信端末装置に関する。
タ伝送を調歩同期方式により行う通信端末装置に関し、
特に１つのキャラクタ終結を調歩断により検出する機能
を備えた通信端末装置に関する。
例えば、銀行、信用金庫などの金融機関で使用される金
融用端末システムにおいて、複数の現金自動取引装置（
入出金兼用機）とセンタの中央処理装置との間に介在さ
れ、相互のデータ伝送を時分割的に同時に行う通信端末
装置では、データ伝送に調歩同期方式が採られている。
融用端末システムにおいて、複数の現金自動取引装置（
入出金兼用機）とセンタの中央処理装置との間に介在さ
れ、相互のデータ伝送を時分割的に同時に行う通信端末
装置では、データ伝送に調歩同期方式が採られている。
この同期方式は、第４回に示すように１キヤラクタを構
成するデータＤの前後のスタートビットＳＴ及びストッ
プピッ）ＳＰを付加して伝送する。
成するデータＤの前後のスタートビットＳＴ及びストッ
プピッ）ＳＰを付加して伝送する。
受信側では、受信データのスタートビットＳＴを検出し
、これにより正しいビット間隔で発生するタイミングパ
ルスにより、続いてくる情報ビットを選択する。そして
、受信データのストップビットＳＰが検出されると、１
つのキャラクタの終結を示す調歩断となり、この調歩断
の検出信号は中央処理装置の割込みラインへ出力される
。
、これにより正しいビット間隔で発生するタイミングパ
ルスにより、続いてくる情報ビットを選択する。そして
、受信データのストップビットＳＰが検出されると、１
つのキャラクタの終結を示す調歩断となり、この調歩断
の検出信号は中央処理装置の割込みラインへ出力される
。
従来、このような１つのキャラクタ終結を調歩断により
検出する場合は、第４図に示すようにストップピッ１−
３Ｐの立下り時点で、ソフト構成のタイマを起動し、一
定時間Ｔが経過してソフトタイマがタイムアツプした時
の受信ラインの状態がマーク（−“１”）かスペース（
−“０″）かを判定し、マーク状態であれば調歩断検出
と見なして中央処理装置の割込みラインへ出力する。
検出する場合は、第４図に示すようにストップピッ１−
３Ｐの立下り時点で、ソフト構成のタイマを起動し、一
定時間Ｔが経過してソフトタイマがタイムアツプした時
の受信ラインの状態がマーク（−“１”）かスペース（
−“０″）かを判定し、マーク状態であれば調歩断検出
と見なして中央処理装置の割込みラインへ出力する。
しかしながら、上述のような従来の方式では、調歩断検
出をソフトで行うため、ソフトによる余分なタイマ管理
作業が必要となる。したがって、伝送速度が高速になり
、かつ通信端末装置に対する受信ライン数が多くなると
、通信端末装置内の共通制御部の負担が大きくなり、入
出力のオンラインリアルタイム処理に支障を来たすほか
、検出精度も悪くなるという問題がある。
出をソフトで行うため、ソフトによる余分なタイマ管理
作業が必要となる。したがって、伝送速度が高速になり
、かつ通信端末装置に対する受信ライン数が多くなると
、通信端末装置内の共通制御部の負担が大きくなり、入
出力のオンラインリアルタイム処理に支障を来たすほか
、検出精度も悪くなるという問題がある。
また、タイマを使用する関係上、ハード的にも専用のタ
イマＬＳＩが必要になるという問題があった。
イマＬＳＩが必要になるという問題があった。
本発明は上述のような点に鑑みなされたもので、通信制
御部の負担を少なくし、調歩断の検出精度を向上し得る
通信端末装置を提供することにある。
御部の負担を少なくし、調歩断の検出精度を向上し得る
通信端末装置を提供することにある。
一実施例を示す第１図に対応づけて本発明を説明すると
、本発明は、端末１０、〜１０．．はデータ端末装置１
１に接続され、データ端末装置１１は中央処理装置に接
続される。そして、各端末１０、〜１０□とデータ端末
装置１１間のデータ伝送は調歩同期方式で行われる。キ
ャラクタ終結の調歩断検出回路１４は、キャラクタのス
トップビットを受信割込指令としてスタートし所定時間
計数動作するカウンタ１４１と、このカウンタ１４１が
カウントアツプした時の出力信号と受信ラインがマーク
状態である時の受信ビットとにより調歩断を判定する論
理手段１４３とから構成され、この調歩断検出回路１４
は各端末１０．〜１０７毎に設けられている。
、本発明は、端末１０、〜１０．．はデータ端末装置１
１に接続され、データ端末装置１１は中央処理装置に接
続される。そして、各端末１０、〜１０□とデータ端末
装置１１間のデータ伝送は調歩同期方式で行われる。キ
ャラクタ終結の調歩断検出回路１４は、キャラクタのス
トップビットを受信割込指令としてスタートし所定時間
計数動作するカウンタ１４１と、このカウンタ１４１が
カウントアツプした時の出力信号と受信ラインがマーク
状態である時の受信ビットとにより調歩断を判定する論
理手段１４３とから構成され、この調歩断検出回路１４
は各端末１０．〜１０７毎に設けられている。
ストップビットＳＰによる割込指令がカウンタ１４１に
かかると、カウンタ１４１が所定時間カウント動作する
。そしてカウンタ１４１がカウントアップすることによ
り発生する出力信号は論理手段１４３に入力される。こ
の時、受信ラインの状態を検出し、その受信ビットがマ
ーク状態であれば論理手段１４３から割込指令が発生し
、これが中央処理装置に調歩断を通知する。
かかると、カウンタ１４１が所定時間カウント動作する
。そしてカウンタ１４１がカウントアップすることによ
り発生する出力信号は論理手段１４３に入力される。こ
の時、受信ラインの状態を検出し、その受信ビットがマ
ーク状態であれば論理手段１４３から割込指令が発生し
、これが中央処理装置に調歩断を通知する。
よって、調歩断の検出にデータ端末装置の制御部が作用
することがなくなり、制御部の負担が軽減されるほか、
調歩断の検出精度を向上し得る。
することがなくなり、制御部の負担が軽減されるほか、
調歩断の検出精度を向上し得る。
第１図は、本発明の調歩断検出回路を備えた通信端末装
置を金融用端末システムに適合した場合の全体構成図を
示す。
置を金融用端末システムに適合した場合の全体構成図を
示す。
図において、１０．〜１０ゎは複数台の現金自動取引装
置（入出金兼用Ｉｍ）で、これらは別々の伝送ラインを
介してデータ端末装置１１に接続される。そして、各現
金自動取引装置１０．〜１０７とデータ端末装置１１間
のデータ伝送は調歩同期方式で行われる。
置（入出金兼用Ｉｍ）で、これらは別々の伝送ラインを
介してデータ端末装置１１に接続される。そして、各現
金自動取引装置１０．〜１０７とデータ端末装置１１間
のデータ伝送は調歩同期方式で行われる。
これに伴いデータ端末装置１１は、ビットサンプリング
部１２．ビット出力部１３及び調歩断検出回路１４を各
現金自動取引装置１０．〜１０゜毎に備え、さらにこれ
らを制御する共通の制御部１５を備えている。また、デ
ータ端末装置１１はセンタの中央処理装置に接続される
。
部１２．ビット出力部１３及び調歩断検出回路１４を各
現金自動取引装置１０．〜１０゜毎に備え、さらにこれ
らを制御する共通の制御部１５を備えている。また、デ
ータ端末装置１１はセンタの中央処理装置に接続される
。
第２図は、調歩断検出回路１４の具体的構成例を示す。
図において、１４１はストップビットによる受信割込み
でプリセットされ、クロックＣＬＫで一定時間カウント
動作するカウンタであり、このカウンタ１４１のプリセ
ット端子ＰＳには第１のフリップフロップ１４２のＱ出
力端が接続され、フリップフロップ１４２のクロック端
子ＣＫ及び入力端子りには、それぞれメインクロックＭ
ＣＬＫ及び受信割込み信号（ストップピッ））ＳＴが入
力される。また、カウンタ１４１の出力端子ＯＵＴは第
２のフリップフロップ１４３のクロック端子ＣＫに接続
され、さらにフリップフロップ１４３の入力端子りには
受信データＲＤが入力される。
でプリセットされ、クロックＣＬＫで一定時間カウント
動作するカウンタであり、このカウンタ１４１のプリセ
ット端子ＰＳには第１のフリップフロップ１４２のＱ出
力端が接続され、フリップフロップ１４２のクロック端
子ＣＫ及び入力端子りには、それぞれメインクロックＭ
ＣＬＫ及び受信割込み信号（ストップピッ））ＳＴが入
力される。また、カウンタ１４１の出力端子ＯＵＴは第
２のフリップフロップ１４３のクロック端子ＣＫに接続
され、さらにフリップフロップ１４３の入力端子りには
受信データＲＤが入力される。
フリップフロップ１４３のＱ出力端は共通制御部に接続
される。
される。
次に動作について説明する。
データ端末装置１１は、各現金自動取引装置１０１〜１
０．．から受信データをそれぞれのビ・ントサンプリン
グ部１２でサンプリングし、サンプリングされた受信ビ
ットを共通制御１５で１キヤラクタとして組み立てられ
た後、調歩断検出回路１４から出力される中央処理装置
への割込み指令にしたがって中央処理装置に高速で転送
される。
０．．から受信データをそれぞれのビ・ントサンプリン
グ部１２でサンプリングし、サンプリングされた受信ビ
ットを共通制御１５で１キヤラクタとして組み立てられ
た後、調歩断検出回路１４から出力される中央処理装置
への割込み指令にしたがって中央処理装置に高速で転送
される。
また、中央処理装置から各現金自動取引装置へ送信する
場合は、上記受信と逆の動作を共通制御部１５及びビッ
ト出力部１３で行うことによりなされる。
場合は、上記受信と逆の動作を共通制御部１５及びビッ
ト出力部１３で行うことによりなされる。
次に調歩断検出回路１４の動作を第３図に示すタイムチ
ャートを参照して説明する。
ャートを参照して説明する。
第３図において、カウンタ１４１のクロック端子ＣＫに
は第３図（ｄ）に示すクロックＣＬＫが共通制御部１５
から供給され、また、第１のフリ・ンプフロップ１４２
のクロック端子ＣＫには第３図（ａ）に示すメインクロ
ックＭＣＬＫが共通制御部１５から供給されている。
は第３図（ｄ）に示すクロックＣＬＫが共通制御部１５
から供給され、また、第１のフリ・ンプフロップ１４２
のクロック端子ＣＫには第３図（ａ）に示すメインクロ
ックＭＣＬＫが共通制御部１５から供給されている。
かかる状態において、受信データＲＤのストップピッｌ
−３Ｐによる受信割込みが第３図（ｂ）に示すタイミン
グでフリップフロップ１４２の入力端子りに加えられる
と、この受信割込み信号はメインクロックＭＣＬＫの次
のクロックパルスでフリップフロップ１４２に第３図（
ｃ）に示すようにラッチされる。これによりフリップフ
ロップ１４２のＱ出力が“Ｈ”°となるため、カウンタ
１４１がプリセットされ、クロックＣＬＫによってカウ
ント動作を開始する。そして、カウンタ１４１が一定時
間Ｔの計数を行うと、その出力ＯＵＴに第３図（ｅ）に
示す如きパルスを発生し、このパルスをクロックとして
第２のフリップフロップ１４３のクロック端子ＣＫに加
えることにより入力端子りの入力状態をラッチする。
−３Ｐによる受信割込みが第３図（ｂ）に示すタイミン
グでフリップフロップ１４２の入力端子りに加えられる
と、この受信割込み信号はメインクロックＭＣＬＫの次
のクロックパルスでフリップフロップ１４２に第３図（
ｃ）に示すようにラッチされる。これによりフリップフ
ロップ１４２のＱ出力が“Ｈ”°となるため、カウンタ
１４１がプリセットされ、クロックＣＬＫによってカウ
ント動作を開始する。そして、カウンタ１４１が一定時
間Ｔの計数を行うと、その出力ＯＵＴに第３図（ｅ）に
示す如きパルスを発生し、このパルスをクロックとして
第２のフリップフロップ１４３のクロック端子ＣＫに加
えることにより入力端子りの入力状態をラッチする。
すなわち、受信ラインの受信ビットの状態を検出し、こ
の受信ビットが第３図（ｆ）に示すようにマーク状態で
あれば、第３図（ｇ）に示す割込み信号が３１が発生し
、この信号Ｓ１を共通制御部１５から中央処理装置に調
歩断として通知する。これにより各現金自動取引装置１
０１〜１０□から伝送されるデータを中央処理装置へ時
分割的に転送する。
の受信ビットが第３図（ｆ）に示すようにマーク状態で
あれば、第３図（ｇ）に示す割込み信号が３１が発生し
、この信号Ｓ１を共通制御部１５から中央処理装置に調
歩断として通知する。これにより各現金自動取引装置１
０１〜１０□から伝送されるデータを中央処理装置へ時
分割的に転送する。
このように調歩断検出回路をカウンタ１４１フリツプフ
ロツプ１４２，１４３によりハードで構成することによ
り、共通制御部１５の調歩断検出のためのソフトによる
タイマ管理が不要になり、その分共通制御部１５の負担
が軽減されると共に、高速処理が可能になり、調歩断の
検出精度が向上する。さらに従来のようなタイマ用のＬ
ＳＩも不要になる。
ロツプ１４２，１４３によりハードで構成することによ
り、共通制御部１５の調歩断検出のためのソフトによる
タイマ管理が不要になり、その分共通制御部１５の負担
が軽減されると共に、高速処理が可能になり、調歩断の
検出精度が向上する。さらに従来のようなタイマ用のＬ
ＳＩも不要になる。
なお、本発明における調歩断検出回路は、上記実施例に
示す回路方式のものに限定されない。
示す回路方式のものに限定されない。
また、本発明は金融用端末システムに限らず、他の調歩
同期方式を用いたデータ通信システムにも適用できるこ
とは勿論である。
同期方式を用いたデータ通信システムにも適用できるこ
とは勿論である。
０
〔発明の効果〕
以上説明したように、本発明によれば調歩同期方式によ
るデータ通信システムにおいて、その調歩断検出手段を
ハードで構成したので、通信制御部の負担が軽減され、
調歩断の検出精度を向上できる。
るデータ通信システムにおいて、その調歩断検出手段を
ハードで構成したので、通信制御部の負担が軽減され、
調歩断の検出精度を向上できる。
１４１はカウンタ、
１４２はフリップフロップ、
１４３はフリップフロップ（論理手段）、１５は共通制
御部である。
御部である。
第１図は本発明の一実施例を示す構成図、第２図は本実
施例における調歩断検出回路の構成図、 第３図は動作説明用のタイムチャート、第４図は受信デ
ータのフォーマット図である。 図において、 １０、〜１０□は現金自動取引装置（端末）、１１はデ
ータ端末装置、 １２はビットサンプリング部、 １３はビット出力部、 １４は調歩断検出回路、
施例における調歩断検出回路の構成図、 第３図は動作説明用のタイムチャート、第４図は受信デ
ータのフォーマット図である。 図において、 １０、〜１０□は現金自動取引装置（端末）、１１はデ
ータ端末装置、 １２はビットサンプリング部、 １３はビット出力部、 １４は調歩断検出回路、
Claims (1)
- （１）調歩同期方式により複数の端末と共通のデータ端
末装置を介してセンタの中央処理装置とデータ伝送を行
う通信端末装置において、 前記データ端末装置内に、１キャラクタ分のデータに付
加されたストップビットを受信割込指令としてスタート
し所定時間計数動作するカウンタ、及びこのカウンタが
カウントアップした時の出力信号と受信ラインがマーク
状態である時の受信ビットとにより調歩断を判定する論
理手段とから成る調歩断検出回路を各端末毎に設けたこ
とを特徴とする通信端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062307A JPH03262226A (ja) | 1990-03-12 | 1990-03-12 | 通信端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2062307A JPH03262226A (ja) | 1990-03-12 | 1990-03-12 | 通信端末装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03262226A true JPH03262226A (ja) | 1991-11-21 |
Family
ID=13196351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2062307A Pending JPH03262226A (ja) | 1990-03-12 | 1990-03-12 | 通信端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03262226A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117949A (ja) * | 1984-11-13 | 1986-06-05 | Nec Corp | 調歩同期式回線制御装置 |
-
1990
- 1990-03-12 JP JP2062307A patent/JPH03262226A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117949A (ja) * | 1984-11-13 | 1986-06-05 | Nec Corp | 調歩同期式回線制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322793A (en) | Communication controller transparently integrated into a host CPU | |
| US4811277A (en) | Communication interface | |
| US5128666A (en) | Protocol and apparatus for a control link between a control unit and several devices | |
| JPH03262226A (ja) | 通信端末装置 | |
| GB2080076A (en) | Improvements in or relating to timing circuits for pcm reception | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JPS6054066A (ja) | デ−タ転送チエツク方式 | |
| JP2843707B2 (ja) | Ｉｓｄｎ回線のｄ・ｅビット照合装置 | |
| JPH0731308Y2 (ja) | ２重化装置 | |
| JPH0358217B2 (ja) | ||
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| KR100218467B1 (ko) | 전화기 신호 자동인지 장치 | |
| JPS61270952A (ja) | デ−タ伝送方式 | |
| JPH029251A (ja) | フレーミングエラー・ステータス回路 | |
| SU1259274A1 (ru) | Многоканальное устройство дл сопр жени источников информации с вычислительной машиной | |
| JPH04360334A (ja) | 調歩同期受信回路 | |
| JPS6379444A (ja) | シリアルデ−タ受信装置 | |
| JPH02148147A (ja) | スキャンパス制御回路 | |
| JPH0241540A (ja) | インタフェース診断方式 | |
| JPH03202786A (ja) | シリアル送信機能検査回路 | |
| JPS63187943A (ja) | 通信制御装置 | |
| JPH0367351A (ja) | 半導体装置 | |
| JPH056216B2 (ja) | ||
| JPH0646736B2 (ja) | 通信障害検出方式 | |
| JPH05292130A (ja) | 通信制御用半導体集積回路 |