JP2843428B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2843428B2 JP2843428B2 JP21090290A JP21090290A JP2843428B2 JP 2843428 B2 JP2843428 B2 JP 2843428B2 JP 21090290 A JP21090290 A JP 21090290A JP 21090290 A JP21090290 A JP 21090290A JP 2843428 B2 JP2843428 B2 JP 2843428B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- window
- register
- window number
- exception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子計算器を用いた情報処理装置に関す
るものである。
るものである。
従来の情報処理装置においては、固定長の命令を有し
レジスタ間演算のみが定義された縮小命令セット型アー
キテクチャをとる情報処理装置がある。このような情報
処理装置には複数のレジスタセット(以下レジスタウィ
ンドウと記す)を持ち、サブルーチンのコール/リター
ン時にレジスタウィンドウを切り替えることでサブルー
チンのコール/リターン時に発生するレジスタのメモリ
スタック上への退避/復帰を不要にするものがある。レ
ジスタウィンドウはリング状に連結されその管理はレジ
スタウィンドウ番号(以下ウィンドウ番号と略す)で行
われる。例えばウィンドウ番号が0から7の8つのレジ
スタウィンドウを備え、7,6,5……0といった順番に使
用される。各レジスタウィンドウは例えば32本の32ビッ
トレジスタから成り、そのうちの8本のレジスタは全て
のレジスタウィンドウと共通であり、別の8本は1つ前
のレジスタウィンドウと更に別の8本は1つ次のレジス
タウィンドウと共通である。これをオーバーラップレジ
スタウィンドウと言う。例えば、3番のレジスタウィン
ドウは2番と4番のレジスタウィンドウと各々8本ずつ
のレジスタを共有する。又前述のようにレジスタウィン
ドウはリング状に連結され、7番のレジスタウィンドウ
と0番のレジスタウィンドウも8本のレジスタを共有す
る。ここでもし7番のレジスタウィンドウから順番に使
用し0番のレジスタウィンドウを使用しようとすると、
7番のレジスタウィンドウに属する8本のレジスタの内
容を壊すこととなる(オーバラップしているため)。こ
のためこれらのレジスタの内容をメモリのスタック領域
に退避しなければならないが、この状態をオーバーフロ
ー(以下OFと記す)と呼ぶ。逆にこの状態からレジスタ
ウィンドウを順番に7番のレジスタウィンドウに戻る
と、OFが発生したときにそのレジスタの内容はメモリの
スタック領域に退避していたため、メモリのスタック領
域から復帰しなければならない。この状態をアンダーフ
ロー(以下UFと記す)と呼ぶ。OF/UFとも例外処理に移
り、レジスタの退避/復帰を行う。OF/UFはOF/UFを発生
するウィンドウ番号を保持するレジスタ(以下WINと記
す)の値とレジスタウィンドウを切り替えたときのウィ
ンドウ番号とを比較することで検出される。又、使用中
のウィンドウ番号はウィンドウ番号を保持するレジスタ
(以下CWPと記す)によって保持される。
レジスタ間演算のみが定義された縮小命令セット型アー
キテクチャをとる情報処理装置がある。このような情報
処理装置には複数のレジスタセット(以下レジスタウィ
ンドウと記す)を持ち、サブルーチンのコール/リター
ン時にレジスタウィンドウを切り替えることでサブルー
チンのコール/リターン時に発生するレジスタのメモリ
スタック上への退避/復帰を不要にするものがある。レ
ジスタウィンドウはリング状に連結されその管理はレジ
スタウィンドウ番号(以下ウィンドウ番号と略す)で行
われる。例えばウィンドウ番号が0から7の8つのレジ
スタウィンドウを備え、7,6,5……0といった順番に使
用される。各レジスタウィンドウは例えば32本の32ビッ
トレジスタから成り、そのうちの8本のレジスタは全て
のレジスタウィンドウと共通であり、別の8本は1つ前
のレジスタウィンドウと更に別の8本は1つ次のレジス
タウィンドウと共通である。これをオーバーラップレジ
スタウィンドウと言う。例えば、3番のレジスタウィン
ドウは2番と4番のレジスタウィンドウと各々8本ずつ
のレジスタを共有する。又前述のようにレジスタウィン
ドウはリング状に連結され、7番のレジスタウィンドウ
と0番のレジスタウィンドウも8本のレジスタを共有す
る。ここでもし7番のレジスタウィンドウから順番に使
用し0番のレジスタウィンドウを使用しようとすると、
7番のレジスタウィンドウに属する8本のレジスタの内
容を壊すこととなる(オーバラップしているため)。こ
のためこれらのレジスタの内容をメモリのスタック領域
に退避しなければならないが、この状態をオーバーフロ
ー(以下OFと記す)と呼ぶ。逆にこの状態からレジスタ
ウィンドウを順番に7番のレジスタウィンドウに戻る
と、OFが発生したときにそのレジスタの内容はメモリの
スタック領域に退避していたため、メモリのスタック領
域から復帰しなければならない。この状態をアンダーフ
ロー(以下UFと記す)と呼ぶ。OF/UFとも例外処理に移
り、レジスタの退避/復帰を行う。OF/UFはOF/UFを発生
するウィンドウ番号を保持するレジスタ(以下WINと記
す)の値とレジスタウィンドウを切り替えたときのウィ
ンドウ番号とを比較することで検出される。又、使用中
のウィンドウ番号はウィンドウ番号を保持するレジスタ
(以下CWPと記す)によって保持される。
レジスタウィンドウを切り替える命令はsave/restore
であり、夫々次のレジスタウィンドウへの切り替え(サ
ブルーチンのコール時に発行)、前のレジスタウィンド
ウへの切り替え(サブルーチンのリターン時に発行)を
行う。更にsave/restore命令は切り替える前のレジスタ
ウィンドウのレジスタ間のデータを加算し、結果を切り
替えた後のレジスタウィンドウに書込む。このためレジ
スタウィンドウの切り替えはsave/restore命令の途中で
行われ、これら以降の命令は切り替えられたレジスタウ
ィンドウをアクセスする。save/restore命令はウィンド
ウ番号を夫々−1/+1することでウィンドウ番号を替
え、レジスタウィンドウを切り替える。
であり、夫々次のレジスタウィンドウへの切り替え(サ
ブルーチンのコール時に発行)、前のレジスタウィンド
ウへの切り替え(サブルーチンのリターン時に発行)を
行う。更にsave/restore命令は切り替える前のレジスタ
ウィンドウのレジスタ間のデータを加算し、結果を切り
替えた後のレジスタウィンドウに書込む。このためレジ
スタウィンドウの切り替えはsave/restore命令の途中で
行われ、これら以降の命令は切り替えられたレジスタウ
ィンドウをアクセスする。save/restore命令はウィンド
ウ番号を夫々−1/+1することでウィンドウ番号を替
え、レジスタウィンドウを切り替える。
更に従来の情報処理装置は、1サイクルで1命令ずつ
をフェッチ/デコードし実行する。このため、単一の命
令ストリームの中から1サイクル内で複数の命令をフェ
ッチ/デコードし並列に実行するものではない。
をフェッチ/デコードし実行する。このため、単一の命
令ストリームの中から1サイクル内で複数の命令をフェ
ッチ/デコードし並列に実行するものではない。
複数のレジスタウィンドウを持つ従来の情報処理装置
では、単一の命令ストリームの中から1サイクル内で複
数の命令をフェッチ/デコードし並列に実行するものが
なく、1サイクルで1命令を超える性能を出すことはで
きなかった。更に前述したsave/restore命令はレジスタ
ウィンドウを切り替える命令であるため、この前後の命
令を並列に実行しようとした場合アクセスすべきウィン
ドウ番号が変わるため、並列に実行することができなか
った。このため複数の命令の並列実行による性能向上を
著しく妨げていた。
では、単一の命令ストリームの中から1サイクル内で複
数の命令をフェッチ/デコードし並列に実行するものが
なく、1サイクルで1命令を超える性能を出すことはで
きなかった。更に前述したsave/restore命令はレジスタ
ウィンドウを切り替える命令であるため、この前後の命
令を並列に実行しようとした場合アクセスすべきウィン
ドウ番号が変わるため、並列に実行することができなか
った。このため複数の命令の並列実行による性能向上を
著しく妨げていた。
本発明はこのような従来の問題点に鑑みてなされたも
のであって、複数のレジスタウィンドウを持つ情報処理
装置で単一の命令ストリームの中から1サイクル内で複
数の命令をフェッチ/デコード、そして実行し、且つレ
ジスタウィンドウを切り替える命令の前後の命令の並列
実行も可能とすることで処理の高速化を図り、且つ又レ
ジスタウィンドウを切り替える命令がOFやUFの例外を発
生したときに次サイクル以降の無駄な命令フェッチを禁
止することである。
のであって、複数のレジスタウィンドウを持つ情報処理
装置で単一の命令ストリームの中から1サイクル内で複
数の命令をフェッチ/デコード、そして実行し、且つレ
ジスタウィンドウを切り替える命令の前後の命令の並列
実行も可能とすることで処理の高速化を図り、且つ又レ
ジスタウィンドウを切り替える命令がOFやUFの例外を発
生したときに次サイクル以降の無駄な命令フェッチを禁
止することである。
〔課題を解決するための手段〕 本願の請求項1の発明は1つの命令ストリームの中か
ら少なくとも2つ以上の命令を並列に実行する情報処理
装置であって、少なくとも2つのレジスタウィンドウ
と、1つの命令ストリームの中から少なくとも2つの命
令を並列に解読し、レジスタウィンドウを切り替える命
令を解読する少なくとも2つの命令解読部と、アクセス
中のレジスタウィンドウのウィンドウ番号を保持するウ
ィンドウ番号保持手段と、レジスタウィンドウを切り替
える命令を解読したときにウィンドウ番号保持手段によ
り保持されたウィンドウ番号に基づいて新たなウィンド
ウ番号を発生するウィンドウ番号発生手段、及び命令解
読部により解読された命令の中でレジスタウィンドウの
切り替え命令に後続する命令をウィンドウ番号発生手段
により作成されたウィンドウ番号を使用してレジスタウ
ィンドウをアクセスして実行するコントロール部を含う
レジスタアクセス制御部と、を具備することを特徴とす
るものである。
ら少なくとも2つ以上の命令を並列に実行する情報処理
装置であって、少なくとも2つのレジスタウィンドウ
と、1つの命令ストリームの中から少なくとも2つの命
令を並列に解読し、レジスタウィンドウを切り替える命
令を解読する少なくとも2つの命令解読部と、アクセス
中のレジスタウィンドウのウィンドウ番号を保持するウ
ィンドウ番号保持手段と、レジスタウィンドウを切り替
える命令を解読したときにウィンドウ番号保持手段によ
り保持されたウィンドウ番号に基づいて新たなウィンド
ウ番号を発生するウィンドウ番号発生手段、及び命令解
読部により解読された命令の中でレジスタウィンドウの
切り替え命令に後続する命令をウィンドウ番号発生手段
により作成されたウィンドウ番号を使用してレジスタウ
ィンドウをアクセスして実行するコントロール部を含う
レジスタアクセス制御部と、を具備することを特徴とす
るものである。
又本願の請求項2の発明は1つの命令ストリームの中
から少なくとも2つ以上の命令を並列に実行する情報処
理装置であって、少なくとも2つのレジスタウィンドウ
と、1つの命令ストリームの中から少なくとも2つの命
令を並列に解読し、レジスタウィンドウを切り替える命
令を解読する少なくとも2つの命令解読部と、アクセス
中のレジスタウィンドウのウィンドウ番号を保持するウ
ィンドウ番号保持手段と、レジスタウィンドウのオーバ
ーフローとアンダーフローの例外を発生するウィンドウ
番号を保持する例外ウィンドウ番号保持手段と、レジス
タウィンドウを切り替える命令を解読したときにウィン
ドウ番号保持手段により保持されたウィンドウ番号に基
づいてウィンドウ番号を発生するウィンドウ番号発生手
段、命令解読手段がレジスタウィンドウを切り替える命
令を解読したときに例外ウィンドウ番号保持手段のウィ
ンドウ番号に基づきレジスタウィンドウのオーバーフロ
ーとアンダーフローの例外を検出する例外検出手段、命
令解読部により解読された命令の中でレジスタウィンド
ウの切り替え命令に後続する命令をウィンドウ番号発生
手段により作成されたウィンドウ番号を使用してレジス
タウィンドウをアクセスして実行すると共に、例外検出
手段により例外の発生が検出されたときにその命令を含
めた以降の命令の実行と次サイクルの命令フェッチを禁
止するコントロール部を含むレジスタアクセス制御部
と、を具備することを特徴とするものである。
から少なくとも2つ以上の命令を並列に実行する情報処
理装置であって、少なくとも2つのレジスタウィンドウ
と、1つの命令ストリームの中から少なくとも2つの命
令を並列に解読し、レジスタウィンドウを切り替える命
令を解読する少なくとも2つの命令解読部と、アクセス
中のレジスタウィンドウのウィンドウ番号を保持するウ
ィンドウ番号保持手段と、レジスタウィンドウのオーバ
ーフローとアンダーフローの例外を発生するウィンドウ
番号を保持する例外ウィンドウ番号保持手段と、レジス
タウィンドウを切り替える命令を解読したときにウィン
ドウ番号保持手段により保持されたウィンドウ番号に基
づいてウィンドウ番号を発生するウィンドウ番号発生手
段、命令解読手段がレジスタウィンドウを切り替える命
令を解読したときに例外ウィンドウ番号保持手段のウィ
ンドウ番号に基づきレジスタウィンドウのオーバーフロ
ーとアンダーフローの例外を検出する例外検出手段、命
令解読部により解読された命令の中でレジスタウィンド
ウの切り替え命令に後続する命令をウィンドウ番号発生
手段により作成されたウィンドウ番号を使用してレジス
タウィンドウをアクセスして実行すると共に、例外検出
手段により例外の発生が検出されたときにその命令を含
めた以降の命令の実行と次サイクルの命令フェッチを禁
止するコントロール部を含むレジスタアクセス制御部
と、を具備することを特徴とするものである。
このような特徴を有する本発明によれば、レジスタウ
ィンドウを切り替える命令を解読したときに、ウィンド
ウ番号保持手段のウィンドウ番号に基づいてウィンドウ
番号発生手段がウィンドウ番号を発生する。そしてこれ
と並行して命令解読部が1つの命令ストリームの中から
少なくとも2つ以上の命令を並列に解読し、もしこれら
の命令の中で先行して実行すべき命令がレジスタウィン
ドウを切り替える命令である場合に、その命令に後続す
る命令がウィンドウ番号発生手段が作成したウィンドウ
番号を使用してレジスタウィンドウをアクセスするよう
にしている。
ィンドウを切り替える命令を解読したときに、ウィンド
ウ番号保持手段のウィンドウ番号に基づいてウィンドウ
番号発生手段がウィンドウ番号を発生する。そしてこれ
と並行して命令解読部が1つの命令ストリームの中から
少なくとも2つ以上の命令を並列に解読し、もしこれら
の命令の中で先行して実行すべき命令がレジスタウィン
ドウを切り替える命令である場合に、その命令に後続す
る命令がウィンドウ番号発生手段が作成したウィンドウ
番号を使用してレジスタウィンドウをアクセスするよう
にしている。
又本願の請求項2の発明では、例外を発生するウィン
ドウ番号を保持するウィンドウ番号保持手段とレジスタ
ウィンドウを切り替える命令を解読したときのウィンド
ウ番号を発生するウィンドウ番号発生手段を用いて、例
外検出手段がレジスタウィンドウを切り替える命令を解
読したときの例外の発生可能性を検出し、これと並行し
て、命令解読部が1つの命令ストリームの中から少なく
とも2つ以上の命令を並列に解読し、もしこれらの命令
の中でレジスタウィンドウを切り替える命令を解読する
と例外の発生を検出し、例外を発生した命令を含めた以
降の命令の実行と次サイクルの命令フェッチを禁止する
ようにしている。
ドウ番号を保持するウィンドウ番号保持手段とレジスタ
ウィンドウを切り替える命令を解読したときのウィンド
ウ番号を発生するウィンドウ番号発生手段を用いて、例
外検出手段がレジスタウィンドウを切り替える命令を解
読したときの例外の発生可能性を検出し、これと並行し
て、命令解読部が1つの命令ストリームの中から少なく
とも2つ以上の命令を並列に解読し、もしこれらの命令
の中でレジスタウィンドウを切り替える命令を解読する
と例外の発生を検出し、例外を発生した命令を含めた以
降の命令の実行と次サイクルの命令フェッチを禁止する
ようにしている。
この実施例における情報処理装置は、単一の命令スト
リームの中から1サイクル内で2つの命令をフェッチ/
デコードし、可能な限り2命令を並列に実行する情報処
理装置である。命令は固定長であり、演算はレジスタ間
演算のみを定義した縮小命令セット型アーキテクチャを
とる。又本実施例の情報処理装置は、8つのレジスタウ
ィンドウを備えるものとする。レジスタウィンドウの構
成ならびにその制御については従来の技術の項で説明し
たため、ここでは説明を省略する。
リームの中から1サイクル内で2つの命令をフェッチ/
デコードし、可能な限り2命令を並列に実行する情報処
理装置である。命令は固定長であり、演算はレジスタ間
演算のみを定義した縮小命令セット型アーキテクチャを
とる。又本実施例の情報処理装置は、8つのレジスタウ
ィンドウを備えるものとする。レジスタウィンドウの構
成ならびにその制御については従来の技術の項で説明し
たため、ここでは説明を省略する。
第1図はこの実施例における情報処理装置のブロック
図を示すものである。第1図において1aと1bはsave/res
tore命令を解読する命令解読部を構成する第1デコー
ダ,第2デコーダであり、2aと2bは夫々レジスタアドレ
スをデコードする第1,第2のアドレスデコーダである。
10aと10bは第1命令バス,第2命令バスであって、夫々
デコーダ1a,2aと1b,2bに接続される。11aと11bは夫々第
1デコーダ1a,第2デコーダ1bから出力されるsave/rest
ore命令のデコーダを通知する第1デコーダ信号と第2
デコーダ信号であり、12aと12bは夫々第1,第2アドレス
デコーダ2a,2bの出力で各命令のレジスタ番号を通知す
る第1,第2アドレスデコード信号である。又3はレジス
タアクセスの制御等を行うレジスタアクセス制御部であ
って、各レジスタセットにアクセス情報を通知するレジ
スタ制御信号13を出力する。4はOF/UFの例外を発生す
るウィンドウ番号を保持する例外ウィンドウ番号保持手
段を構成するWIMであって、WIM出力信号14を出力する。
5はアクセスすべきウィンドウ番号を保持するウィンド
ウ番号保持手段を構成するCWPであって、次サイクルのC
WP5の値を示すCWP入力信号15bを入力とし、現サイクル
のCWP5の値を示すCWP出力信号15aを出力する。6a〜6hは
レジスタウィンドウで夫々第0レジスタウィンドウから
第7レジスタウィンドウ、7aと7bは算術演算及び論理演
算を夫々実行する第1演算器、第2演算器である。16a
と16bは第1入力バス,第2入力バスで夫々第1演算器7
a,第2演算器7bへ入力される64ビットのソースオペラン
ド(2オペランド)のバス、17aと17bは第1出力バス,
第2出力バスで夫々第1演算器7a,第2演算器7bの演算
結果を出力する32ビットのバスである。18はレジスタア
クセス制御部3により出力されるレジスタウィンドウの
OF/UF例外の発生を通知する例外検出信号である。
図を示すものである。第1図において1aと1bはsave/res
tore命令を解読する命令解読部を構成する第1デコー
ダ,第2デコーダであり、2aと2bは夫々レジスタアドレ
スをデコードする第1,第2のアドレスデコーダである。
10aと10bは第1命令バス,第2命令バスであって、夫々
デコーダ1a,2aと1b,2bに接続される。11aと11bは夫々第
1デコーダ1a,第2デコーダ1bから出力されるsave/rest
ore命令のデコーダを通知する第1デコーダ信号と第2
デコーダ信号であり、12aと12bは夫々第1,第2アドレス
デコーダ2a,2bの出力で各命令のレジスタ番号を通知す
る第1,第2アドレスデコード信号である。又3はレジス
タアクセスの制御等を行うレジスタアクセス制御部であ
って、各レジスタセットにアクセス情報を通知するレジ
スタ制御信号13を出力する。4はOF/UFの例外を発生す
るウィンドウ番号を保持する例外ウィンドウ番号保持手
段を構成するWIMであって、WIM出力信号14を出力する。
5はアクセスすべきウィンドウ番号を保持するウィンド
ウ番号保持手段を構成するCWPであって、次サイクルのC
WP5の値を示すCWP入力信号15bを入力とし、現サイクル
のCWP5の値を示すCWP出力信号15aを出力する。6a〜6hは
レジスタウィンドウで夫々第0レジスタウィンドウから
第7レジスタウィンドウ、7aと7bは算術演算及び論理演
算を夫々実行する第1演算器、第2演算器である。16a
と16bは第1入力バス,第2入力バスで夫々第1演算器7
a,第2演算器7bへ入力される64ビットのソースオペラン
ド(2オペランド)のバス、17aと17bは第1出力バス,
第2出力バスで夫々第1演算器7a,第2演算器7bの演算
結果を出力する32ビットのバスである。18はレジスタア
クセス制御部3により出力されるレジスタウィンドウの
OF/UF例外の発生を通知する例外検出信号である。
以上のように構成された本実施例における情報処理装
置の動作について以下に説明する。フェッチした2命令
は夫々第1命令バス10a,第2命令バス10bに出力され
る。ここでは第1命令バスに送出された命令の方が先行
して実行されるべき命令である。第1命令バス10aに出
力された命令は夫々第1デコーダ1a及び第1アドレスデ
コーダ2aによって解読され、第2命令バス10bに出力さ
れた命令は第2デコーダ1b及び第2アドレスデコーダ2b
によって解読される。第1,第2デコーダ1a,1bは解読し
た命令がsave又はrestore命令であったとき夫々第1,第
2デコード信号11a,11bを出力する。又第1,第2アドレ
スデコーダ2a,2bは解読した命令の読出レジスタアドレ
スと書込レジスタアドレスとを、夫々第1,第2アドレス
デコード信号12a,12bとして出力する。レジスタアクセ
ス制御部3は第1,第2デコード信号11a,11bと第1,第2
アドレスデコード信号12a,12b及びWIM出力信号14とCWP
出力信号15aを用い、夫々2つの命令のレジスタアドレ
ス、ウィンドウ番号、命令発行のイネーブル信号の生
成、及びOF/UFの検出と次サイクルでのウィンドウ番号
を作成する。レジスタアクセス制御部3はレジスタアド
レス(12a,12b),ウィンドウ番号(28)及び命令発行
のイネーブル信号(29)をレジスタ制御信号13として出
力する。各レジスタウィンドウ6a〜6hはこのレジスタ制
御信号13によって指定されたレジスタアドレスとウィン
ドウ番号により、2つの命令のソースオペランドの読出
しと結果の書込みを行う。ここでレジスタ制御信号13中
のイネーブル信号が命令の発行を禁止している場合は結
果の書込みは行わない。読出された第1命令のソースオ
ペランドは第1入力バス16aに、第2命令のソースオペ
ランドは第2入力バス16bに夫々出力される。第1,第2
演算器7a,7bは夫々第1,第2入力バス16aと16bのソース
オペランドを入力とし、指定された演算を行い、演算結
果を第1,第2出力バス17a,17bに出力する。
置の動作について以下に説明する。フェッチした2命令
は夫々第1命令バス10a,第2命令バス10bに出力され
る。ここでは第1命令バスに送出された命令の方が先行
して実行されるべき命令である。第1命令バス10aに出
力された命令は夫々第1デコーダ1a及び第1アドレスデ
コーダ2aによって解読され、第2命令バス10bに出力さ
れた命令は第2デコーダ1b及び第2アドレスデコーダ2b
によって解読される。第1,第2デコーダ1a,1bは解読し
た命令がsave又はrestore命令であったとき夫々第1,第
2デコード信号11a,11bを出力する。又第1,第2アドレ
スデコーダ2a,2bは解読した命令の読出レジスタアドレ
スと書込レジスタアドレスとを、夫々第1,第2アドレス
デコード信号12a,12bとして出力する。レジスタアクセ
ス制御部3は第1,第2デコード信号11a,11bと第1,第2
アドレスデコード信号12a,12b及びWIM出力信号14とCWP
出力信号15aを用い、夫々2つの命令のレジスタアドレ
ス、ウィンドウ番号、命令発行のイネーブル信号の生
成、及びOF/UFの検出と次サイクルでのウィンドウ番号
を作成する。レジスタアクセス制御部3はレジスタアド
レス(12a,12b),ウィンドウ番号(28)及び命令発行
のイネーブル信号(29)をレジスタ制御信号13として出
力する。各レジスタウィンドウ6a〜6hはこのレジスタ制
御信号13によって指定されたレジスタアドレスとウィン
ドウ番号により、2つの命令のソースオペランドの読出
しと結果の書込みを行う。ここでレジスタ制御信号13中
のイネーブル信号が命令の発行を禁止している場合は結
果の書込みは行わない。読出された第1命令のソースオ
ペランドは第1入力バス16aに、第2命令のソースオペ
ランドは第2入力バス16bに夫々出力される。第1,第2
演算器7a,7bは夫々第1,第2入力バス16aと16bのソース
オペランドを入力とし、指定された演算を行い、演算結
果を第1,第2出力バス17a,17bに出力する。
次に、第1図におけるレジスタアクセス制御部3の動
作について以下説明する。この発明の実施例におけるレ
ジスタアクセス制御方式の基本的な考え方は、 (1)save/restore命令が第1命令と第2命令で連続し
た場合は第2命令の発行を禁止し、第2命令は次サイク
ルで処理する。save/restore命令がサブルーチンのコー
ル/リターン時に使用されることを考えるとこのシーケ
ンスは起こり難く、パフォーマンスの低下は招かない。
作について以下説明する。この発明の実施例におけるレ
ジスタアクセス制御方式の基本的な考え方は、 (1)save/restore命令が第1命令と第2命令で連続し
た場合は第2命令の発行を禁止し、第2命令は次サイク
ルで処理する。save/restore命令がサブルーチンのコー
ル/リターン時に使用されることを考えるとこのシーケ
ンスは起こり難く、パフォーマンスの低下は招かない。
(2)第1命令のsave/restore命令がOF又はUFを起こし
た場合、第1命令と第2命令の発行を禁止し、更に次サ
イクルの命令フェッチを禁止する。又第2命令のsave/r
estore命令がOF又はUFを起こした場合、第2命令の発行
を禁止し、更に次サイクルの命令フェッチを禁止する。
た場合、第1命令と第2命令の発行を禁止し、更に次サ
イクルの命令フェッチを禁止する。又第2命令のsave/r
estore命令がOF又はUFを起こした場合、第2命令の発行
を禁止し、更に次サイクルの命令フェッチを禁止する。
(3)第1命令の書込レジスタアドレスが第2命令の読
出レジスタアドレスと一致した場合は第2命令の発行を
禁止する(レジスタ干渉)。
出レジスタアドレスと一致した場合は第2命令の発行を
禁止する(レジスタ干渉)。
第2図に以上述べた(1),(2),(3)の場合の
第1命令と第2命令を発行する条件を示す。
第1命令と第2命令を発行する条件を示す。
次に第3図はレジスタアクセス制御部3の内部構成を
示すブロック図である。本図において21はウィンドウ番
号の生成並びにレジスタウィンドウのOF/UF例外の検出
を行うウィンドウ番号生成/例外検出部、22はウィンド
ウ番号生成/例外検出部21の制御を行うコントロール
部、23は第1命令と第2命令間のレジスタ干渉を検出す
るレジスタ干渉検出部である。24はレジスタ干渉検出部
23で検出されたレジスタ干渉検出信号、25,26はウィン
ドウ番号のセレクト条件を指示するセレクト信号、27は
レジスタウィンドウのOF/UF例外の発生可能性を示す例
外発生可能信号、28は第1命令,第2命令のウィンドウ
番号を示すウィンドウ番号、29は夫々第1命令,第2命
令の発行を指示するイネーブル信号である。他の信号は
第1図に示した信号と同じものであるため、説明を省略
する。
示すブロック図である。本図において21はウィンドウ番
号の生成並びにレジスタウィンドウのOF/UF例外の検出
を行うウィンドウ番号生成/例外検出部、22はウィンド
ウ番号生成/例外検出部21の制御を行うコントロール
部、23は第1命令と第2命令間のレジスタ干渉を検出す
るレジスタ干渉検出部である。24はレジスタ干渉検出部
23で検出されたレジスタ干渉検出信号、25,26はウィン
ドウ番号のセレクト条件を指示するセレクト信号、27は
レジスタウィンドウのOF/UF例外の発生可能性を示す例
外発生可能信号、28は第1命令,第2命令のウィンドウ
番号を示すウィンドウ番号、29は夫々第1命令,第2命
令の発行を指示するイネーブル信号である。他の信号は
第1図に示した信号と同じものであるため、説明を省略
する。
第4図は第3図におけるウィンドウ番号生成/例外検
出部21の詳細な構成を示したブロック図である。本図に
おいて31,32は夫々CWP出力信号15aとWIM出力信号14を保
持するラッチ、33a,33bは夫々−1,+1の減算器と加算
器であって、減算出力37a,加算出力37bをマルチプレク
サ(MPX)34,35に与える。マルチプレクサ34,35は3入
力1出力型であって、ラッチ31の出力も与えられる。36
a,36bは夫々OFとUFの可能性を検出する比較器である。
マルチプレクサ34,35はセレクト信号25,26によって入力
のいずれかを選択し、夫々第1命令の書込及び第2命令
の読出ウィンドウ番号を示す第1命令書込ウィンドウ番
号38、第2命令の書込ウィンドウ番号を示す第2命令書
込ウィンドウ番号39を出力する。40は第1命令の読出ウ
ィンドウ番号を示す第1命令読出ウィンドウ番号、41a,
41bは夫々比較器36a,36bの出力信号でOF発生可能信号,U
F発生可能信号である。38,39,40は第3図におけるウィ
ンドウ番号28として、又41aと41bとは例外発生可能信号
27として出力される。ここでラッチ31、減算器33a、加
算器33b、MPX34,35は例外を発生するウィンドウ番号及
び現在のウィンドウ番号に基づいてウィンドウ番号を生
成するウィンドウ番号発生手段を構成しており、ラッチ
32、比較器36a,36bはレジスタウィンドウを切り替える
命令が解読されたときにレジスタウィンドウのオーバー
フローとアンダーフローの例外を検出する例外検出手段
を構成している。
出部21の詳細な構成を示したブロック図である。本図に
おいて31,32は夫々CWP出力信号15aとWIM出力信号14を保
持するラッチ、33a,33bは夫々−1,+1の減算器と加算
器であって、減算出力37a,加算出力37bをマルチプレク
サ(MPX)34,35に与える。マルチプレクサ34,35は3入
力1出力型であって、ラッチ31の出力も与えられる。36
a,36bは夫々OFとUFの可能性を検出する比較器である。
マルチプレクサ34,35はセレクト信号25,26によって入力
のいずれかを選択し、夫々第1命令の書込及び第2命令
の読出ウィンドウ番号を示す第1命令書込ウィンドウ番
号38、第2命令の書込ウィンドウ番号を示す第2命令書
込ウィンドウ番号39を出力する。40は第1命令の読出ウ
ィンドウ番号を示す第1命令読出ウィンドウ番号、41a,
41bは夫々比較器36a,36bの出力信号でOF発生可能信号,U
F発生可能信号である。38,39,40は第3図におけるウィ
ンドウ番号28として、又41aと41bとは例外発生可能信号
27として出力される。ここでラッチ31、減算器33a、加
算器33b、MPX34,35は例外を発生するウィンドウ番号及
び現在のウィンドウ番号に基づいてウィンドウ番号を生
成するウィンドウ番号発生手段を構成しており、ラッチ
32、比較器36a,36bはレジスタウィンドウを切り替える
命令が解読されたときにレジスタウィンドウのオーバー
フローとアンダーフローの例外を検出する例外検出手段
を構成している。
第5図は第3図におけるレジスタ干渉検出部23を示し
たブロック図である。本図において51は第1命令の書込
レジスタアドレスであり、第1アドレスデコード信号12
aの一部である。52,53は夫々第2命令の第1読出レジス
タアドレス,第2命令の第2読出レジスタアドレスであ
って、第2アドレスデコード信号12bの一部である。比
較器54,55は夫々第1命令の書込レジスタアドレス51と
第2命令の第1読出レジスタアドレス52,第2命令の第
2読出レジスタアドレス53を比較し、比較出力をオア回
路56を介して干渉検出信号24として出力する。
たブロック図である。本図において51は第1命令の書込
レジスタアドレスであり、第1アドレスデコード信号12
aの一部である。52,53は夫々第2命令の第1読出レジス
タアドレス,第2命令の第2読出レジスタアドレスであ
って、第2アドレスデコード信号12bの一部である。比
較器54,55は夫々第1命令の書込レジスタアドレス51と
第2命令の第1読出レジスタアドレス52,第2命令の第
2読出レジスタアドレス53を比較し、比較出力をオア回
路56を介して干渉検出信号24として出力する。
以上のように構成された本実施例における情報処理装
置のレジスタアクセス制御部3の動作について説明す
る。ウィンドウ番号生成/例外検出部21はWIM出力信号1
4とCWP出力信号15aを入力し、ウィンドウ番号28,CWP入
力信号15bと例外発生可能信号27を生成する。このとき
コントロール部22が出力するセレクト信号25,26を用い
る。レジスタ干渉検出部23は第1,第2アドレスデコード
信号12a,12bからレジスタ干渉検出信号24を出力する。
コントロール部22は全体の制御を行うと同時に、例外検
出信号18とイネーブル信号29を出力する。
置のレジスタアクセス制御部3の動作について説明す
る。ウィンドウ番号生成/例外検出部21はWIM出力信号1
4とCWP出力信号15aを入力し、ウィンドウ番号28,CWP入
力信号15bと例外発生可能信号27を生成する。このとき
コントロール部22が出力するセレクト信号25,26を用い
る。レジスタ干渉検出部23は第1,第2アドレスデコード
信号12a,12bからレジスタ干渉検出信号24を出力する。
コントロール部22は全体の制御を行うと同時に、例外検
出信号18とイネーブル信号29を出力する。
ウィンドウ番号生成/例外検出部21の動作について説
明する。CWP出力信号15aをラッチ31がラッチする。この
出力である第1命令読出ウィンドウ番号40は夫々減算器
33aと加算器33bに入力され、夫々−1,+1が減算及び加
算され、save命令時ウィンドウ番号37aとrestore命令時
ウィンドウ番号37bを出力する。これはsave/restore命
令がデコードされたときに使用されるウィンドウ番号を
あらかじめ生成していることに相当する。ここでコント
ロール部22からのセレクト信号25,26の制御のもとに、
マルチプレクサ34,35がウィンドウ番号を選択する。
明する。CWP出力信号15aをラッチ31がラッチする。この
出力である第1命令読出ウィンドウ番号40は夫々減算器
33aと加算器33bに入力され、夫々−1,+1が減算及び加
算され、save命令時ウィンドウ番号37aとrestore命令時
ウィンドウ番号37bを出力する。これはsave/restore命
令がデコードされたときに使用されるウィンドウ番号を
あらかじめ生成していることに相当する。ここでコント
ロール部22からのセレクト信号25,26の制御のもとに、
マルチプレクサ34,35がウィンドウ番号を選択する。
第6図にマルチプレクサ34がセレクトすべき条件を示
す。マルチプレクサ34の出力である第1命令書込ウィン
ドウ番号38は、第1命令の書込ウィンドウと第2命令の
読出ウィンドウ番号を示す。従って第1命令がsave命令
のときはsave命令時ウィンドウ番号37aを、restore命令
のときはrestore命令時ウィンドウ番号37bを、又save/r
estore命令以外の場合は第1命令読出ウィンドウ番号40
をセレクトする。
す。マルチプレクサ34の出力である第1命令書込ウィン
ドウ番号38は、第1命令の書込ウィンドウと第2命令の
読出ウィンドウ番号を示す。従って第1命令がsave命令
のときはsave命令時ウィンドウ番号37aを、restore命令
のときはrestore命令時ウィンドウ番号37bを、又save/r
estore命令以外の場合は第1命令読出ウィンドウ番号40
をセレクトする。
次に第7図にマルチプレクサ35がセレクトすべき条件
を示す。マルチプレクサ35の出力信号39は第2命令の書
込ウィンドウ番号である。従って第1命令がsave命令の
ときはsave命令時ウィンドウ番号37aを、restore命令の
ときはrestore命令時ウィンドウ番号37bをセレクトす
る。又第1命令がsave/restore命令以外の場合、第2命
令がsave命令のときはsave命令時ウィンドウ番号37a
を、restore命令のときはrestore命令時ウィンドウ番号
37bをセレクトし、save/restore命令以外の場合は第1
命令読出ウィンドウ番号40をセレクトする。ここで注意
すべきは第1命令,第2命令共にsave/restore命令であ
る場合であるが、これは第2図に示すように第2命令の
発行が禁止されるため、正しいウィンドウ番号を反映さ
せる必要はない。そしてこれにより次サイクルにおける
CWPを示すCWP入力信号15aは第2命令書込ウィンドウ番
号39と共用できる。
を示す。マルチプレクサ35の出力信号39は第2命令の書
込ウィンドウ番号である。従って第1命令がsave命令の
ときはsave命令時ウィンドウ番号37aを、restore命令の
ときはrestore命令時ウィンドウ番号37bをセレクトす
る。又第1命令がsave/restore命令以外の場合、第2命
令がsave命令のときはsave命令時ウィンドウ番号37a
を、restore命令のときはrestore命令時ウィンドウ番号
37bをセレクトし、save/restore命令以外の場合は第1
命令読出ウィンドウ番号40をセレクトする。ここで注意
すべきは第1命令,第2命令共にsave/restore命令であ
る場合であるが、これは第2図に示すように第2命令の
発行が禁止されるため、正しいウィンドウ番号を反映さ
せる必要はない。そしてこれにより次サイクルにおける
CWPを示すCWP入力信号15aは第2命令書込ウィンドウ番
号39と共用できる。
WIM出力信号14はラッチ32でラッチされ比較器36a,比
較器36bに入力され、夫々save命令時ウィンドウ番号37
a,restore命令時ウィンドウ番号37bと比較される。比較
結果は夫々OF発生可能信号41a,UF発生可能信号41bに出
力される。これはsave/restore命令がデコードされたと
きに発生するOF/UF例外をあらかじめ検出することに相
当する。OF発生可能信号41aとUF発生可能信号41bは例外
発生可能信号27としてコントロール部22へ出力される。
較器36bに入力され、夫々save命令時ウィンドウ番号37
a,restore命令時ウィンドウ番号37bと比較される。比較
結果は夫々OF発生可能信号41a,UF発生可能信号41bに出
力される。これはsave/restore命令がデコードされたと
きに発生するOF/UF例外をあらかじめ検出することに相
当する。OF発生可能信号41aとUF発生可能信号41bは例外
発生可能信号27としてコントロール部22へ出力される。
一方レジスタ干渉検出部23は第1命令と第2命令のレ
ジスタの干渉を検出する部分で、第1命令の書込レジス
タアドレスと第2命令の読出レジスタアドレスの一致を
検出する。比較器54は第1命令の書込レジスタアドレス
51と第2命令の第1読出レジスタアドレス52とを比較
し、比較器55は第1命令の書込レジスタアドレス51と第
2命令の第2読出レジスタアドレス53とを比較し、その
いずれかが一致すればレジスタ干渉検出信号24を出力し
てレジスタ干渉の発生を通知する。
ジスタの干渉を検出する部分で、第1命令の書込レジス
タアドレスと第2命令の読出レジスタアドレスの一致を
検出する。比較器54は第1命令の書込レジスタアドレス
51と第2命令の第1読出レジスタアドレス52とを比較
し、比較器55は第1命令の書込レジスタアドレス51と第
2命令の第2読出レジスタアドレス53とを比較し、その
いずれかが一致すればレジスタ干渉検出信号24を出力し
てレジスタ干渉の発生を通知する。
又コントロール部22の例外検出信号18の出力論理につ
いて説明する。例外検出信号18が例外発生を通知するの
は、 (1)OF発生可能で第1命令がsave命令の時 (2)UF発生可能で第1命令がrestore命令の時 (3)OF発生可能で第1命令がsave/restore命令でな
く、第2命令がsave命令の時 (4)UF発生可能で第1命令がsave/restore命令でな
く、第2命令がrestore命令の時 のいずれかが発生した時である。以上の論理を第1,第2
デコード信号11a,11bと例外発生可能信号27とから作成
する。
いて説明する。例外検出信号18が例外発生を通知するの
は、 (1)OF発生可能で第1命令がsave命令の時 (2)UF発生可能で第1命令がrestore命令の時 (3)OF発生可能で第1命令がsave/restore命令でな
く、第2命令がsave命令の時 (4)UF発生可能で第1命令がsave/restore命令でな
く、第2命令がrestore命令の時 のいずれかが発生した時である。以上の論理を第1,第2
デコード信号11a,11bと例外発生可能信号27とから作成
する。
次にイネーブル信号29の出力論理について説明する。
イネーブル信号29は第2図に示したように命令の発行を
制御すればよい。即ち第1命令の発行可能条件は、第1
命令がOFもUFも発生しないことである。第2命令の発行
可能条件は (1)第1命令,第2命令両方ともsave/restore命令で
ない時 (2)第1命令がOFもUFも発生しない時 (3)第2命令がOFもUFも発生しない時 (4)第1命令と第2命令の間でレジスタ干渉がない時 の全てが満足されることである。以上の論理を第1,第2
デコード信号11a,11b、レジスタ干渉検出信号24、例外
発生可能信号27から作成する。そして第3図に示すよう
にウィンドウ番号28、イネーブル信号29及び第1,第2ア
ドレスデコード信号12a,12bはレジスタ制御信号13とし
て各レジスタウィンドウ6a〜6hに出力される。
イネーブル信号29は第2図に示したように命令の発行を
制御すればよい。即ち第1命令の発行可能条件は、第1
命令がOFもUFも発生しないことである。第2命令の発行
可能条件は (1)第1命令,第2命令両方ともsave/restore命令で
ない時 (2)第1命令がOFもUFも発生しない時 (3)第2命令がOFもUFも発生しない時 (4)第1命令と第2命令の間でレジスタ干渉がない時 の全てが満足されることである。以上の論理を第1,第2
デコード信号11a,11b、レジスタ干渉検出信号24、例外
発生可能信号27から作成する。そして第3図に示すよう
にウィンドウ番号28、イネーブル信号29及び第1,第2ア
ドレスデコード信号12a,12bはレジスタ制御信号13とし
て各レジスタウィンドウ6a〜6hに出力される。
以上、説明したようにこの発明の実施例における情報
処理装置は、save/restore命令であってもこれらが連続
しない限り、あらかじめ作成しておいたウィンドウ番号
を用いてレジスタアクセスを制御することで2命令を1
サイクル内で並列に処理でき、又あらかじめ検出してお
いた例外発生可能信号を用いOF/UFの検出を早めること
ができる。
処理装置は、save/restore命令であってもこれらが連続
しない限り、あらかじめ作成しておいたウィンドウ番号
を用いてレジスタアクセスを制御することで2命令を1
サイクル内で並列に処理でき、又あらかじめ検出してお
いた例外発生可能信号を用いOF/UFの検出を早めること
ができる。
尚この発明の実施例においては2命令を並列に実行す
る情報処理装置を示したが、3命令以上を並列に実行す
る情報処理装置でも同様の方法でsave/restore命令を含
む複数の命令の並列実行が可能となる。
る情報処理装置を示したが、3命令以上を並列に実行す
る情報処理装置でも同様の方法でsave/restore命令を含
む複数の命令の並列実行が可能となる。
以上詳細に説明したように本発明によれば、複数のレ
ジスタウィンドウを持つ情報処理装置で単一の命令スト
リームの中から1サイクル内で複数の命令をフェッチ/
デコード、そして実行し、且つレジスタウィンドウを切
り替えるsave/restore命令の前後の命令の並列実行も可
能とすることで処理の高速化を図ることができる。又レ
ジスタウィンドウを切り替える命令がOFやUFの例外を発
生したときに次サイクル以降の無駄な命令フェッチを禁
止することができ、その実用的価値は大きい。
ジスタウィンドウを持つ情報処理装置で単一の命令スト
リームの中から1サイクル内で複数の命令をフェッチ/
デコード、そして実行し、且つレジスタウィンドウを切
り替えるsave/restore命令の前後の命令の並列実行も可
能とすることで処理の高速化を図ることができる。又レ
ジスタウィンドウを切り替える命令がOFやUFの例外を発
生したときに次サイクル以降の無駄な命令フェッチを禁
止することができ、その実用的価値は大きい。
【図面の簡単な説明】 第1図はこの発明の実施例における情報処理装置のブロ
ック図、第2図はこの発明の実施例の第1命令と第2命
令を発行する条件を示す表、第3図は第1図におけるレ
ジスタアクセス制御部3の内部構成を示すブロック図、
第4図は第3図におけるウィンドウ番号生成/例外検出
部21を示したブロック図、第5図は第3図におけるレジ
スタ干渉検出部23を示したブロック図、第6図は第4図
におけるマルチプレクサ34がセレクトすべき条件を示す
表、第7図は第4図におけるマルチプレクサ35がセレク
トすべき条件を示す表である。 1a……第1デコーダ、1b……第2デコーダ、3……レジ
スタアクセス制御部、4……WIM、5……CWP、6a……第
0レジスタウィンドウ、6b……第1レジスタウィンド
ウ、6h……第7レジスタウィンドウ、21……ウィンドウ
番号生成/例外検出部、22……コントロール部、23……
干渉検出部、31,32……ラッチ、33a……減算器、33b…
…加算器、34……マルチプレクサ、35……マルチプレク
サ、36a……比較器、36b……比較器。
ック図、第2図はこの発明の実施例の第1命令と第2命
令を発行する条件を示す表、第3図は第1図におけるレ
ジスタアクセス制御部3の内部構成を示すブロック図、
第4図は第3図におけるウィンドウ番号生成/例外検出
部21を示したブロック図、第5図は第3図におけるレジ
スタ干渉検出部23を示したブロック図、第6図は第4図
におけるマルチプレクサ34がセレクトすべき条件を示す
表、第7図は第4図におけるマルチプレクサ35がセレク
トすべき条件を示す表である。 1a……第1デコーダ、1b……第2デコーダ、3……レジ
スタアクセス制御部、4……WIM、5……CWP、6a……第
0レジスタウィンドウ、6b……第1レジスタウィンド
ウ、6h……第7レジスタウィンドウ、21……ウィンドウ
番号生成/例外検出部、22……コントロール部、23……
干渉検出部、31,32……ラッチ、33a……減算器、33b…
…加算器、34……マルチプレクサ、35……マルチプレク
サ、36a……比較器、36b……比較器。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G06F 9/46,9/38,9/42,9/34 JOIS
Claims (2)
- 【請求項1】1つの命令ストリームの中から少なくとも
2つ以上の命令を並列に実行する情報処理装置であっ
て、 少なくとも2つのレジスタウィンドウと、 1つの命令ストリームの中から少なくとも2つの命令を
並列に解読し、前記レジスタウィンドウを切り替える命
令を解読する少なくとも2つの命令解読部と、 アクセス中の前記レジスタウィンドウのウィンドウ番号
を保持するウィンドウ番号保持手段と、 前記レジスタウィンドウを切り替える命令を解読したと
きに前記ウィンドウ番号保持手段により保持されたウィ
ンドウ番号に基づいて新たなウィンドウ番号を発生する
ウィンドウ番号発生手段、及び前記命令解読部により解
読された命令の中でレジスタウィンドウの切り替え命令
に後続する命令を前記ウィンドウ番号発生手段により作
成されたウィンドウ番号を使用して前記レジスタウィン
ドウをアクセスして実行するコントロール部を含むレジ
スタアクセス制御部と、を具備することを特徴とする情
報処理装置。 - 【請求項2】1つの命令ストリームの中から少なくとも
2つ以上の命令を並列に実行する情報処理装置であっ
て、 少なくとも2つのレジスタウィンドウと、 1つの命令ストリームの中から少なくとも2つの命令を
並列に解読し、前記レジスタウィンドウを切り替える命
令を解読する少なくとも2つの命令解読部と、 アクセス中の前記レジスタウィンドウのウィンドウ番号
を保持するウィンドウ番号保持手段と、 前記レジスタウィンドウのオーバーフローとアンダーフ
ローの例外を発生するウィンドウ番号を保持する例外ウ
ィンドウ番号保持手段と、 前記レジスタウィンドウを切り替える命令を解読したと
きに前記ウィンドウ番号保持手段により保持されたウィ
ンドウ番号に基づいてウィンドウ番号を発生するウィン
ドウ番号発生手段、前記命令解読手段がレジスタウィン
ドウを切り替える命令を解読したときに例外ウィンドウ
番号保持手段のウィンドウ番号に基づきレジスタウィン
ドウのオーバーフローとアンダーフローの例外を検出す
る例外検出手段、前記命令解読部により解読された命令
の中でレジスタウィンドウの切り替え命令に後続する命
令を前記ウィンドウ番号発生手段により作成されたウィ
ンドウ番号を使用して前記レジスタウィンドウをアクセ
スして実行すると共に、例外検出手段により例外の発生
が検出されたときにその命令を含めた以降の命令の実行
と次サイクルの命令フェッチを禁止するコントロール部
を含むレジスタアクセス制御部と、を具備することを特
徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21090290A JP2843428B2 (ja) | 1990-08-07 | 1990-08-07 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21090290A JP2843428B2 (ja) | 1990-08-07 | 1990-08-07 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0495136A JPH0495136A (ja) | 1992-03-27 |
JP2843428B2 true JP2843428B2 (ja) | 1999-01-06 |
Family
ID=16596965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21090290A Expired - Fee Related JP2843428B2 (ja) | 1990-08-07 | 1990-08-07 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2843428B2 (ja) |
-
1990
- 1990-08-07 JP JP21090290A patent/JP2843428B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0495136A (ja) | 1992-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6289445B2 (en) | Circuit and method for initiating exception routines using implicit exception checking | |
JP2840444B2 (ja) | 算術パイプラインをオペレーティングする方法及びデータプロセッシング装置 | |
JPH0215369A (ja) | ベクター処理システムの命令を実行する方法及び装置 | |
JP2001092662A (ja) | プロセッサコア及びこれを用いたプロセッサ | |
US6189093B1 (en) | System for initiating exception routine in response to memory access exception by storing exception information and exception bit within architectured register | |
JP2665081B2 (ja) | マイクロコンピュータのレジスタ間データ転送方式 | |
JP2682232B2 (ja) | 浮動小数点演算処理装置 | |
EP0499853A2 (en) | Memory access scheme | |
JP2843428B2 (ja) | 情報処理装置 | |
US8583897B2 (en) | Register file with circuitry for setting register entries to a predetermined value | |
JP3240660B2 (ja) | データ処理装置 | |
JP2944563B2 (ja) | パイプライン型情報処理装置 | |
JP3490191B2 (ja) | 計算機 | |
JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
JPS59172044A (ja) | 命令制御方式 | |
US6289439B1 (en) | Method, device and microprocessor for performing an XOR clear without executing an XOR instruction | |
JP2876737B2 (ja) | プログラム事象記録処理方式 | |
JP3147884B2 (ja) | 記憶装置及び情報処理装置 | |
JPH06139084A (ja) | 情報処理装置 | |
JPS60178539A (ja) | 情報処理装置におけるバイパス制御方式 | |
JP3119859B2 (ja) | 計算機システム | |
JP2574918B2 (ja) | 割り込み復帰処理方式 | |
JP3715505B2 (ja) | 特定用途向け演算命令を有する計算機およびその計算機の計算方法 | |
JP3239042B2 (ja) | マイクロコンピュータ | |
JP3014701B2 (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |