JP2843225B2 - バス監視方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マスターモジュール
（ＣＰＵカード）とスレーブモジュール（ＰＩＯカー
ド）とを接続するパラレルバスの健全性を監視するバス
監視方法に関するものである。

【０００２】

【従来の技術】図２４は例えばインテルＭＵＬＴＩＢＵ
Ｓ仕様説明書２−２ページ（インテルジャパン，１９８
１年発行）に掲載されている従来のマスターモジュール
（ＣＰＵカード）とスレーブモジュール（ＰＩＯカー
ド）とを接続するパラレルバスを有するバスシステムを
示すブロック図である。図２４において１はマスターモ
ジュール、２１から２ｎがそれぞれパラレルバス３を経
由してマスターモジュール１に接続されているｎ個のス
レーブモジュールである。マスターモジュール１は、演
算処理を行う中央演算処理ユニット（以下ＣＰＵとい
う）１０と、このＣＰＵ１０が入出力するバス信号をバ
ッファリングするバッファ回路１１から構成される。各
スレーブモジュール２１〜２ｎにはパラレルバス３から
の次に示す各種信号を受けて動作するパラレルＩ／Ｏ回
路３０が搭載されている。 パラレルバス３の信号種類 アドレス信号ＡＤＲ０／〜ＡＤＲ１９／ 複数のスレーブモジュール上に搭載されたパラレルＩ／
Ｏ回路のうち、どの回路を選択するかを指定する２０本
の信号。 データ信号ＤＡＴ０／〜ＤＡＴ７／ マスターモジュールからのパラレルＩ／Ｏ回路への書込
値、或いはパラレルＩ／Ｏ回路からマスターモジュール
への読出値を伝える８本の信号。 コマンド信号ＩＯＷＣ／，ＩＯＲＣ／ パラレルＩ／Ｏ回路に対し、データラインの状態を出力
ポートにラッチするか、或いは入力ポートからの入力信
号をデータラインに送出するかの動作コマンドを与える
２本の信号。 アクナリッジ信号ＸＡＣＫ／ アドレスラインにより指定されたスレーブモジュール
が、指示されたコマンド動作を完了したことをマスター
モジュールに伝える信号。１本の信号ラインを前スレー
ブモジュールで共通使用している。

【０００３】次に動作について説明する。説明は、パラ
レルＩ／Ｏ回路３０として、８点入力のデジタル入力回
路が実装されている場合について行う。図２５は８点入
力のデジタル入力回路が実装されている場合の、パラレ
ルＩ／Ｏ回路３０の構成を示すブロック図である。図２
５のパラレルＩ／Ｏ回路３０は、２０ビットデジタルコ
ンパレータ３１、２０ビットディップスイッチ３２、２
０個のプルアップ抵抗Ｒ１〜Ｒ２０、タイミング制御回
路３３、８ビットトライステートバッファ回路３４、イ
ンバータＩＮ１〜ＩＮ８及びオープンコレクタ出力イン
バータ３５より構成されている。２０ビットデジタルコ
ンパレータ３１は、入力端子Ａ１からＡ２０の信号状態
と入力端子Ｂ１からＢ２０の信号状態を比較し、対応す
る２０本の信号状態がすべて同一の論理レベルであれば
出力端子Ａ＝Ｂを‘Ｈ’レベルに、逆に２０本のうちい
ずれか１本の信号でも論理レベルの異なるものがあれ
ば、出力端子Ａ＝Ｂを‘Ｌ’レベルにする機能を持って
いる。２０ビットディップスイッチ３２はＳＷ１からＳ
Ｗ２０までの２０個のスイッチを含んでおり、それぞれ
オン状態にしてやれば２０ビットデジタルコンパレータ
３１への対応するＢ側入力端子が‘Ｌ’レベルになり、
逆にオフ状態にしてやればプルアップ抵抗Ｒ１〜Ｒ２０
により対応するＢ側入力端子が‘Ｈ’レベルになる。タ
イミング制御回路３３は２０ビットデジタルコンパレー
タ３１からのＡ＝Ｂ信号が‘Ｈ’レベルで、かつＩＯＲ
Ｃ／信号が‘Ｌ’レベルのとき、直ちに出力信号３３ａ
を‘Ｈ’レベルにするとともに、一定時間ＴＲ秒後にも
う一方の出力信号３３ｂを‘Ｈ’レベルにする機能を持
っている。Ａ＝Ｂ信号が‘Ｌ’レベル、或いはＩＯＲＣ
／信号が‘Ｈ’レベルのときは、信号３３ａ及び信号３
３ｂは‘Ｌ’レベルとなっている。８ビットトライステ
ートバッファ回路３４は、出力イネーブル入力端子が
‘Ｈ’レベルのときに限り入力端子入力１〜８の信号状
態を出力端子出力１〜８へ出力する。逆に、出力イネー
ブル入力端子が‘Ｌ’レベルのときは、出力端子出力１
〜８をトライステートすなわちハイインピーダンス状態
にする。プロセス側からのデジタル入力信号ＤＩ＃１〜
ＤＩ＃８は、それぞれインバータＩＮ１〜ＩＮ８を経由
して８ビットトライステートバッファ回路３４の入力端
子入力１〜８に入力する。

【０００４】マスターモジュール１が特定のスレーブモ
ジュール２ｍ（１≦ｍ≦ｎ）から、デジタル入力信号を
読み出す動作を行う時の、パラレルバス３の各種信号の
動作タイミングを図２６に示す。図２６において、まず
マスターモジュール１からスレーブモジュール２ｍを指
定するアドレス信号がＡＤＲ０／〜ＡＤＲ１９／のライ
ンに出力される。例えば、スレーブモジュール２ｍのデ
ィップスイッチの設定がＳＷ１だけがオンで他のスイッ
チがすべてオフの場合は、マスターモジュールはＡＤＲ
０／信号のみ‘Ｌ’レベル、他のＡＤＲ１／〜ＡＤＲ１
９／信号はすべて‘Ｈ’レベルとなるようなアドレス値
を出力する。従って、スレーブモジュール２ｍを指定す
るアドレス信号がＡＤＲ０／〜ＡＤＲ１９／のラインに
出力されると、スレーブモジュール２ｍ内の２０ビット
デジタルコンパレータ３１のＡ側入力とＢ側入力が全く
同一の論理レベルとなるため、出力端子Ａ＝Ｂが‘Ｈ’
レベルとなる。次にマスターモジュール１はコマンド信
号ＩＯＲＣ／を‘Ｌ’レベルにする。この操作により、
スレーブモジュール２ｍ内のタイミング制御回路３３の
出力信号３３ａ信号が直ちに‘Ｈ’レベルとなり、その
結果８ビットトライステートバッファ回路３４の入力端
子入力１〜８の信号状態、すなわちデジタル入力信号Ｄ
Ｉ＃１〜ＤＩ＃８の状態が、データ信号ＤＡＴ０／〜Ｄ
ＡＴ７／に出力されるようになる。さらに、ＴＲ秒が経
過するとタイミング制御回路３３の出力信号３３ｂが
‘Ｈ’レベルとなるのでＸＡＣＫ／信号が‘Ｌ’レベル
になる。マスターモジュール１はＸＡＣＫ／信号を監視
しており、本信号が‘Ｌ’レベルになると同時にデータ
信号ＤＡＴ０／〜ＤＡＴ７／の内容を読み、スレーブモ
ジュール２ｍよりのデジタル入力信号ＤＩ＃１〜ＤＩ＃
８の状態を獲得する動作を完了する。従って、ＴＲの値
は８ビットトライステートバッファ回路３４のアクセス
時間（出力イネーブル端子を‘Ｈ’レベルにしてから、
その出力端子出力１〜８に対応する入力端子の信号レベ
ルが出力されるまでの時間）よりも大きな時間に設定し
ておく必要がある。マスターモジュール１は読み出し動
作を完了すると、次の処理を行うため異なる値のアドレ
ス値をＡＤＲ０／〜ＡＤＲ１９／に出力するため、スレ
ーブモジュール２ｍのタイミング制御回路３３の出力信
号は３３ａ，３４ａともに‘Ｌ’レベルとなり、８ビッ
トトライステートバッファ回路３４の出力端子は再びハ
イインピーダンス状態になる。

【０００５】

【発明が解決しようとする課題】従来のバスシステムは
以上のように構成されているので、例えばタイミング制
御回路３３や８ビットトライステートバッファ回路３４
などにハードウェア故障が発生し、８ビットトライステ
ートバッファ回路３４の出力が常に出力状態になりっぱ
なしになるというような不具合が発生すると、故障が発
生したスレーブモジュール以外のスレーブモジュールか
らの入力値を正しく読み出せなくなり、またマスターモ
ジュール１では故障の発生が検出できないため誤って読
み出した入力値をもとに演算処理を行い、演算内容自体
が異常になってしまうという問題点があった。

【０００６】この発明は上記課題を解消するためになさ
れたもので、特に８ビットトライステートバッファ回路
の出力が出力イネーブル状態になりっぱなしになるとい
うモードの故障発生を直ちに検出できる信頼度の高い、
また保守性に優れたバス監視方法を得ることを目的とし
ている。

【０００７】

【課題を解決するための手段】請求項１に記載の発明に
係わるバス監視方法は、１本のバスに複数個のマスター
モジュールと複数個のスレーブモジュールとが接続さ
れ、上記マスターモジュールのうちいずれか１個のマス
ターモジュールがバスマスターとなって、上記スレーブ
モジュールのうちいずれか１個に書き込み或いは読み出
しアクセスを行う時分割型のパラレルバスと、上記マス
ターモジュールが上記パラレルバスのアクセスを行って
いる瞬間にいずれかのデータ信号の電圧値が所定の電圧
範囲幅を越えたことを検出した場合、故障により不正に
上記パラレルバスにデータを出力しているモジュールが
存在すると判断し、上記マスターモジュールに故障発生
を通報する監視モジュールとを備えたバスシステムにお
いて、故障モジュール検出後に、上記監視モジュールよ
り上記パラレルバス上のすべてのスレーブモジュールに
対して順次読み出しアクセスを行い、その瞬間のデータ
信号状態から故障により不正に上記パラレルバスにデー
タを出力しているモジュールを特定するものである。

【０００８】請求項２に記載の発明に係わるバス監視方
法は、監視モジュール内で電圧範囲幅の検出を行ってい
るウィンドコンパレータのしきい値を２種類持ち、故障
モジュール検出時と故障モジュール特定時とで、上記ウ
ィンドコンパレータのしきい値を切り替えるものであ
る。

【０００９】

【００１０】

【００１１】

【００１２】

【００１３】

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】

【作用】請求項１に記載の発明に係わるバス監視方法で
は、パラレルバス３のデータラインに複数個のモジュー
ルが同時にデータ出力したことを検出した際、不正にデ
ータを出力しているスレーブモジュールが特定される。
したがって、モジュール交換などの作業効率が高まる。

【００２０】請求項２に記載の発明に係わるバス監視方
法では、パラレルバス３のデータラインに複数個のモジ
ュールが同時にデータ出力したことを検出した際、不正
にデータを出力しているスレーブモジュールの特定が確
実に実施される。

【００２１】

【００２２】

【００２３】

【００２４】

【００２５】

【００２６】

【００２７】

【００２８】

【００２９】

【００３０】

【００３１】

【実施例】実施例１． 図１はこの発明の一実施例に係るバスシステムのブロッ
ク図である。図１において、１はマスターモジュール、
２１〜２ｎはスレーブモジュール及び３はパラレルバス
であり、図２４に同一符号を付した従来のそれらと同
一、あるいは相当部分であるため詳細な説明は省略す
る。図１の例では監視モジュール４０がパラレルバス３
に接続されており、監視モジュール４０が出力する割込
要求信号がマスターモジュール１に入力する構成となっ
ている。図２は監視モジュール４０の内部構成を示すブ
ロック図である。図２において、パラレルバス３の８本
のデータ信号ＤＡＴ０／〜ＤＡＴ７／はそれぞれウィン
ドコンパレータ４０１〜４０８に入力している。各ウィ
ンドコンパレータ４０１〜４０８の出力は、ＯＲゲート
４１で論理和がとられた後、ＪＫフリップフロップ４２
に入力する。ＪＫフリップフロップ４２のＴ入力にはパ
ラレルバス３のコマンド信号ＩＯＲＣ／が入力され、ま
たＱ出力は監視モジュール４０からの割込要求信号４０
ａとしてマスターモジュール１へ出力する。

【００３２】次に実施例１の動作について説明する。こ
の実施例１の説明は、従来例と同じくスレーブモジュー
ル２１〜２ｎ内のパラレルＩ／Ｏ回路３０に、すべて８
点入力のデジタル入力回路が実装されている場合につい
て行う。各スレーブモジュールの内部構成は図２５に示
した従来のものと同一である。ｎ個のスレーブモジュー
ル２１〜２ｎ上のそれぞれのディップスイッチ３２（図
２５参照）は互いに異なる設定となっており、従って各
スレーブモジュールが指定されるアドレス値（以下、Ｉ
／Ｏアドレス値と記述）はモジュール毎にユニークな値
になっている。図１のマスターモジュール１が特定のス
レーブモジュール２ｍ（１≦ｍ≦ｎ）から、デジタル入
力信号を読み出す動作を行う時の、パラレルバス３の各
種信号の動作タイミングについても図２６に示した従来
のものと同一である。それぞれのスレーブモジュール２
１〜２ｎはユニークなＩ／Ｏアドレス値を持っているこ
とから、 ・ハードウェアの故障 ・ディップスイッチの設定ミス などの異常が無い限り、コマンド信号ＩＯＲＣ／がアク
ティベートされた時データ信号にデータを送出するスレ
ーブモジュールはスレーブモジュール２ｍの１枚だけと
なる。例えば、図２５のトライステートバッファ回路３
４をローパワーショットキーＴＴＬで構成した時、異常
発生の無い場合、データ信号ＤＡＴ０／〜ＤＡＴ７／の
各電圧レベルは、‘Ｌ’レベルの時は０．５Ｖ以下、ま
た‘Ｈ’レベルでは２．０Ｖ以上の値となっている。こ
れは、データ信号ＤＡＴ０／〜ＤＡＴ７／上で衝突（コ
ンテンション）が発生しないため、ローパワーショット
キーＴＴＬの駆動能力から決まる電圧値である。何らか
の異常が発生し、２枚以上のスレーブモジュールがデー
タ信号ＤＡＴ０／〜ＤＡＴ７／に同時にデータを送出し
た場合、データ信号上にはコンテンションが発生するた
めその電圧値は上記に示した「‘Ｌ’レベルの時は０．
５Ｖ以下、また‘Ｈ’レベルでは２．０Ｖ以上」という
電圧範囲には納まらなくなる。実測にて、一本のデータ
信号に１枚のスレーブモジュールが‘Ｌ’レベルの電圧
を送出し、同時にもう一枚の別のスレーブモジュールが
‘Ｈ’レベルの電圧を送出するというコンテンションが
発生した場合、データ信号の電圧値が約０．６５Ｖとい
う値になることを確認している。

【００３３】図２の監視モジュール４０内のウィンドコ
ンパレータ４０１〜４０８は、入力電圧値が０．６Ｖか
ら１．９Ｖの電圧範囲にある時に限りその出力を‘Ｈ’
レベルに、それ以外の電圧範囲の場合はその出力を
‘Ｌ’レベルにする機能を持っている。従って、データ
信号ＤＡＴ０／〜ＤＡＴ７／の何れかに０．６Ｖ〜１．
９Ｖの中間電圧が発生していれば、ＯＲゲート４１の出
力が‘Ｈ’レベルとなる。ＪＫフリップフロップ４２の
動作を図２１に示す。図２の例ではＴ入力にＩＯＲＣ／
信号を入力することで、ＩＯＲＣ／信号が‘Ｌ’から
‘Ｈ’になる瞬間、すなわちアクティブ状態からノンア
クティブ状態になる瞬間を捕まえて、ＯＲゲート４０の
出力値をラッチするようにしている。こうすることで、
データ信号が過渡的な状態にある時に発生する中間電圧
を誤って検出してしまうことを避けることができる。ま
た、一端中間電圧を検出すれば割込要求信号４０ａをそ
の後継続して‘Ｈ’レベルに保つことができるため、割
込要求を確実にマスターモジュール１に伝達できるメリ
ットがある。マスターモジュール１では、割込要求信号
４０ａがアクティベートされたとき対応する割込処理プ
ログラムが実行される。割込処理プログラムでは、パラ
レルバス３に異常が発生したことを外部に警報出力する
処理などが実行され、故障の発生が保守員に通報できる
ことになる。

【００３４】実施例２． なお上記実施例１では、故障の発生が保守員に通報する
ことのみが可能なバス監視方法について述べたが、実施
例２としてパラレルバス３に接続されているスレーブモ
ジュール２１〜２ｎの中でどのモジュールが故障したか
を特定できる回路を付加すれば、故障モジュールの交換
保守を短時間で行えるため平均故障回復時間（ＭＴＴ
Ｒ）の短縮化ができるようになる。図３は実施例２を示
す監視モジュール４０の構成図である。ここでウィンド
コンパレータ４０１〜４０８、ＯＲゲート４１及びＪＫ
フリップフロップ４２は図２に記載の同一番号のものと
同等の機能を有している。

【００３５】図３において、故障モジュール検出回路６
２は開始入力端子、すなわちＪＫフリップフロップ４２
のＱ出力が‘Ｈ’レベルになると、どのスレーブモジュ
ールが故障したかを特定する処理を開始する。特定する
処理は次の手順で行っていく。 （１）イネーブル出力端子を‘Ｈ’レベルにすること
で，２１ビットトライステ−トバッファ回路６１の出力
をイネ−ブル状態にする。 （２）アドレス出力０〜１９端子より、スレーブモジュ
ール１のＩ／Ｏアドレスを出力する。 （３）ＩＯＲＣ出力端子を‘Ｌ’レベルにして、パラレ
ルバス３上のコマンド信号ＩＯＲＣ／を‘Ｌ’レベル、
すなわちアクティブ状態にする。 （４）この状態で、検出入力端子すなわちＯＲゲート４
１の出力状態をチェックし、中間電圧が発生しているか
否かを確認する。例えば、スレーブモジュール２ｘ（１
≦ｘ≦ｎ）で故障が発生し、その８ビットトライステー
ト回路３４が常に出力をイネーブルにしているような異
常が起きたとする。このとき、監視モジュール４０がス
レーブモジュール２１から２ｎまでの、パラレルバス３
上に接続される全スレーブモジュール２１〜２ｎに対し
て順次読みだしアクセスを行っていった場合、故障発生
モジュールに対して読みだしアクセスをしたときに限
り、データ信号にコンテンションが発生しない。すなわ
ち、正常なスレーブモジュールに読みだしアクセスをか
ければ、コンテンションが発生し、中間電圧が検出され
ることになる。逆にいえば、各スレーブモジュールに順
次読みだしアクセスをかけていった時に中間電圧発生の
無いモジュールがあれば、それが故障発生したモジュー
ルであると特定できる。また、全てのスレーブモジュー
ル読みだしで中間電圧が発生すれば、マスターモジュー
ルで故障が発生していると推定できる。 （５）中間電圧の発生が無ければ、スレーブモジュール
２１が故障モジュールであると判断し、そのＩ／Ｏアド
レスをＬＥＤ０〜ＬＥＤ１９に表示して処理を終了す
る。 （６）中間電圧の発生が有れば、上記（２）から（５）
の操作をスレーブモジュール２１から２ｎまで繰り返し
ていき、故障モジュールの特定を行う。 （７）全てのスレーブモジュール２１から２ｎで中間電
圧を検出した時は、マスターモジュール１が故障したと
判断し、ＬＥＤＭを点灯して処理を終了する。

【００３６】したがって、図３の監視モジュール４０に
よれば故障が発生したモジュールの特定が、ＬＥＤの点
灯状況を確認するだけで行えるようになるので、故障モ
ジュールの交換が手早くでき、故障検出から正常復帰ま
での時間の短縮化が図れるため、パラレルバス３の稼動
率を高めることができる。

【００３７】実施例３． また、図４は実施例３を示す監視モジュール４０の構成
図である。ここで７１〜７８は切替型ウィンドコンパレ
ータで、ＪＫフリップフロップ４２のＱ出力端子の電圧
レベルにより、そのしきい値電圧がシフトする特性を持
っている。その他図２に記載の同一番号のものについて
は、図２と同等の機能を有している。７１〜７８の各切
替型ウィンドコンパレータは、ＪＫフリップフロップ４
２のＱ出力端子の電圧レベルにより、そのしきい値電圧
が次のようにシフトする。

【００３８】《ＣＡＳＥ１》Ｑ出力が‘Ｌ’レベルの時
は、入力電圧値が０．６Ｖから１．９Ｖの電圧範囲にあ
る時その出力を‘Ｈ’レベルに、それ以外の電圧範囲の
場合はその出力を‘Ｌ’レベルにする。 《ＣＡＳＥ２》Ｑ出力が‘Ｈ’レベルの時は、入力電圧
値が０．５Ｖから２．０Ｖの電圧範囲にある時その出力
を‘Ｈ’レベルに、それ以外の電圧範囲の場合はその出
力を‘Ｌ’レベルにする。

【００３９】２１ビットトライステートバッファ回路６
１及び故障モジュール検出回路６２の動作は、図３に示
した例と全く同一であるから、図４の例ではマスターモ
ジュール１からのアクセスでコンテンションを検出する
過程では上記ＣＡＳＥ１のしきい値電圧で中間電圧の検
出を行い、監視モジュール４０からのアクセスで故障発
生モジュールを特定する過程では上記ＣＡＳＥ２のしき
い値電圧で中間電圧の検出を行う。従って、図４の監視
モジュール４０によればモジュール故障検出は０．６Ｖ
〜１．９Ｖの狭い電圧幅で中間電圧を検出し、故障モジ
ュールの特定処理は０．５Ｖ〜２．０Ｖの広い電圧幅で
中間電圧を検出することになるので、モジュール故障の
誤検出を無くしながら、かつ確実に故障モジュールの特
定を行えるようになる。

【００４０】実施例４． 実施例１，２及び実施例３ではマスターモジュール１が
各スレーブモジュールをアクセスした瞬間にパラレルバ
ス３のデータ信号上で発生するコンテンションを検出す
ることで、異常の有無を判定していたが、実施例４とし
てパラレルバス３の空き時間（いわゆるバスアイドゥル
期間）を利用しても同等の効果を得ることができる。

【００４１】図５は実施例４を示す監視モジュール４０
の構成図である。図５において、レベル監視タイミング
制御回路８３はバスビジー入力端子が‘Ｌ’レベルにな
ると、イネーブル出力端子に‘Ｈ’レベルを出力したの
ち、比較出力１〜８端子からテストパターンレベル信号
を出力する。ＮＡＮＤゲート８４の入力には、パラレル
バス３のコマンド信号ＩＯＲＣ／とＩＯＷＣ／が共に入
力しているので、ＮＡＮＤゲート８４の出力はＩＯＲＣ
／とＩＯＷＣ／のいずれかのコマンド信号がアクティ
ブ，すなわち‘Ｌ’レベルになっている時に‘Ｈ’レベ
ルとなる。ＮＡＮＤゲート８４の出力はレベル監視タイ
ミング制御回路８３のビジー入力端子に接続されている
ことから、レベル監視タイミング制御回路８３はコマン
ド信号ＩＯＲＣ／とＩＯＷＣ／がともに‘Ｈ’レベル，
すなわちノンアクティブ状態になっている時に限り、そ
のイネーブル出力を‘Ｈ’レベルにしテストパターンレ
ベル信号を出力することが判る。コマンド信号ＩＯＲＣ
／とＩＯＷＣ／がともに‘Ｈ’レベル，すなわちノンア
クティブ状態になっている時は、マスターモジュール１
或いはスレーブモジュール２１〜２ｎのいずれのモジュ
ールもパラレルバス３のデータ信号にはデータを出力し
ていない、いわゆるバスアイドゥル期間であることを示
している。８ビットトライステートバッファ回路８２は
出力イネーブル端子が‘Ｈ’レベルになれば、出力をイ
ネーブル状態，すなわち入力１〜８端子のレベル状態を
そのまま出力１〜８端子から出力する。従って、パラレ
ルバス３がバスアイドゥル状態になればレベル監視タイ
ミング制御回路８３が比較出力１〜８端子から出力する
テストパターンレベル信号が、そのままＤＡＴ０／ＤＡ
Ｔ７／のデータ信号へ出力されることになる。８ビット
デジタルコンパレータ８１はＡ側入力１〜８端子とＢ側
入力１〜８端子とがそれぞれ全て同じ電圧レベルであれ
ばＡ＝Ｂ出力端子を‘Ｈ’レベルにし、１ペアでも異な
る電圧レベルがあればＡ＝Ｂ出力端子を‘Ｌ’レベルに
する。

【００４２】レベル監視タイミング制御回路８３はバス
ビジー入力端子が一定時間以上、正確に言えば８ビット
トライステートバッファ回路８２、８ビットデジタルコ
ンパレータ８１及びインバータ８５の応答時間よりも十
分長い時間（通常１〜２μＳＥＣ程度）以上継続して
‘Ｌ’レベルになっていれば、ストローブ出力端子より
ストローブパルスを発生する。一度ストローブパルスを
派生したら、テストパターンレベル信号のパターンを変
えて上記の動作を行い、バスビジー入力端子が‘Ｈ’レ
ベルになるまでその操作を繰り返す。８ビットデジタル
コンパレータ８１のＡ＝Ｂ出力端子はインバータ８５を
経由してＪＫフリップフロップ４２のＪ入力端子に接続
されているので、図５の監視モジュール４０ではバスア
イドゥル期間中にレベル監視タイミング制御回路８３が
出力した種々のテストパターンレベル信号が、そのまま
正しくデータ信号ＤＡＴ０／ＤＡＴ７／に現れた場合は
ＪＫフリップフロップ４２のＱ出力端子は‘Ｌ’レベ
ル、逆に正しく現れなかった場合はＱ出力は‘Ｈ’レベ
ルとなる。マスターモジュール１或いはスレーブモジュ
ール２１〜２ｎで故障が発生し、特定のモジュールがパ
ラレルバス３のデータ信号にデータを送出し続けるよう
な異常が発生した時、レベル監視タイミング制御回路８
３が出力したテストパターンレベル信号が正しくデータ
信号ＤＡＴ０／ＤＡＴ７／に現れなくなるので、その結
果ＪＫフリップフロップ４２のＱ出力端子、すなわち割
込要求信号４０ａが‘Ｈ’レベルとなり、マスターモジ
ュール１に割込要求が発生する。その後の処理について
は、実施例１の場合と同様となる。

【００４３】従って、図５の監視モジュール４０ではバ
スアイドゥル期間を使っての故障検出が可能となるた
め、故障発生から故障検出までの時間をさらに短縮化す
ることができる。

【００４４】実施例５． また、図６は実施例５を示す監視モジュール４０の構成
図である。上記実施例４で示した図５では割込要求信号
４０ａのラッチ出力処理をＪＫフリップフロップ４２で
行っていたが、図６の実施例５では、Ｄタイプフリップ
フロップ９１、オンディレイタイマー９２及びＳＲフリ
ップフロップ９３でラッチ出力処理回路を構成してい
る。その他の部分については、接続，機能とも実施例４
で示した図５のものと同一である。Ｄタイプフリップフ
ロップ９１及びＳＲフリップフロップ９３の動作をそれ
ぞれ図２２及び図２３に示す。オンディレイタイマー９
２は、入力が定められた一定時間以上継続して‘Ｈ’レ
ベルであれば、出力を‘Ｈ’レベルにし、入力が‘Ｌ’
レベルになれば直ちに出力を‘Ｌ’レベルにする機能を
有する。

【００４５】従って、図６の監視モジュール４０では
「レベル監視タイミング制御回路８３が出力したテスト
パターンレベル信号が正しくデータ信号ＤＡＴ０／〜Ｄ
ＡＴ７／に現れなくなる」という故障状態が、オンディ
レイタイマー９２の時限時間以上継続して発生しないと
割込要求信号４０ａが‘Ｈ’レベルにならないため、ノ
イズの影響など一過性の異常を検出しなくなり、故障の
誤検出を避けることができるようになる。

【００４６】実施例６． また、上記実施例４で示した図５ではテストパターンレ
ベル信号とパラレルバス３のデータ信号のレベル一致／
不一致をデジタルコンパレータにより確認したが、実施
例６としてウィンドコンパレータを用いても同様の効果
を得ることができる。図７は実施例６を示す監視モジュ
ール４０の構成図である。８ビットトライステートバッ
ファ回路８２、レベル監視タイミング制御回路８３及
び、ＮＡＮＤゲート８４の接続、機能については上記実
施例４で示した図５のものと、またウィンドコンパレー
タ４０１〜４０８、ＯＲゲート４１及びＪＫフリップフ
ロップ４２については上記実施例１で示した図２のもの
と同等になっている。図７，８の監視モジュール４０で
もパラレルバス３のバスアイドゥル期間を利用して、レ
ベル監視タイミング制御回路８３が発生するテストパタ
ーンレベル信号を８ビットトライステートバッファ回路
８２を経由してデータ信号へ送出し、そのときのデータ
信号の電圧状態から異常の有無をチェックするという動
作は図５に示したものと同一である。但し、図５の例が
８ビットデジタルコンパレータ回路８１を使って、デー
タ信号がテストパターンレベル信号とレベル的に同一で
あるか否かをチェックしているのに対して、図７，８の
例では、ウィンドコンパレータ４０１〜４０８によりデ
ータ信号にコンテンションが発生しているか否かのチェ
ックを行っている点が異なっている。マスターモジュー
ル１或いはスレーブモジュール２１〜２ｎで故障が発生
し、特定のモジュールがパラレルバス３のデータ信号に
データを送出し続けるような異常が発生した時、８ビッ
トトライステートバッファ回路８２がテストパターンレ
ベル信号を送出すれば、パラレルバス３のデータ信号上
でコンテンションが起き、その結果中間電圧が検出され
る。従って、図７，８の監視モジュール４０では、故障
の発生をより確実に検出できるようになる。

【００４７】実施例７． また、図９，１０は実施例７を示す監視モジュール４０
の構成図である。上記実施例６で示した図７，８では割
込要求信号４０ａのラッチ出力処理をＪＫフリップフロ
ップ４２で行っていたが、図９，１０の実施例７では、
Ｄタイプフリップフロップ９１、オンディレイタイマー
９２及びＳＲフリップフロップ９３でラッチ出力処理回
路を構成している。その他の部分については、接続，機
能とも実施例６で示した図７，８のものと同一である。
また、Ｄタイプフリップフロップ９１、オンディレイタ
イマー９２及びＳＲフリップフロップ９３の動作につい
ては接続，機能とも実施例５で示した図６のものと同一
である。従って、図９，１０の監視モジュール４０では
故障の検出が確実に行え、かつノイズなどの影響による
故障の誤検出を避けることができる。

【００４８】実施例８． なお図６に示した実施例５では、故障の発生が保守員に
通報することのみが可能な構成としているが、実施例８
として、さらにパラレルバス３に接続されているスレー
ブモジュール２１〜２ｎの中でどのモジュールが故障し
たかを特定できる回路を付加することで、故障モジュー
ルの交換保守を短時間で行えるため平均故障回復時間
（ＭＴＴＲ）の短縮化ができるようになる。図１１，１
２は実施例８を示す監視モジュール４０の構成図であ
る。ここで８ビットデジタルコンパレータ回路８１、８
ビットトライステートバッファ回路８２、レベル監視タ
イミング制御回路８３、ＮＡＮＤゲート８４、インバー
タ８５、Ｄタイプフリップフロップ９１、オンディレイ
タイマー９２及びＳＲフリップフロップ９３は図６に記
載の同一番号のものと同等の機能を有している。また、
ウィンドコンパレータ４０１〜４０８、ＯＲゲート４
１、２１ビットトライステートバッファ回路６１及び故
障モジュール検出回路６２は図３に記載の同一番号のも
のと同等の機能を有している。

【００４９】すなわち、図１１，１２の監視モジュール
４０では、バスアイドゥル期間中にレベル監視タイミン
グ制御回路８３が出力したテストパターンレベル信号が
正しくデータ信号ＤＡＴ０／〜ＤＡＴ７／に現れなくな
るような故障が継続的に検出された時は、故障検出モジ
ュール検出回路６２が所定の故障モジュール検出動作を
開始し、特定した故障モジュールに対応するＬＥＤを点
灯表示するので、マスターモジュール１がパラレルバス
３にアクセスを行っていない期間でも故障の検出が可能
で、ノイズ等の影響を受けにくく、かつ復旧までの時間
が短くできる利点がある。

【００５０】実施例９． なお図９，１０に示した実施例７においても、パラレル
バス３に接続されているスレーブモジュール２１〜２ｎ
の中でどのモジュールが故障したかを特定できる回路を
付加することで、同様に平均故障回復時間（ＭＴＴＲ）
の短縮化が可能となる。図１３，１４は実施例９を示す
監視モジュール４０の構成図である。ここでウィンドコ
ンパレータ４０１〜４０８、ＯＲゲート４１、８ビット
トライステートバッファ回路８２、レベル監視タイミン
グ制御回路８３、ＮＡＮＤゲート８４、Ｄタイプフリッ
プフロップ９１、オンディレイタイマー９２及びＳＲフ
リップフロップ９３は図９，１０に記載の同一番号のも
のと同等の機能を有している。また、２１ビットトライ
ステートバッファ回路６１及び故障モジュール検出回路
６２は図３に記載の同一番号のものと同等の機能を有し
ている。

【００５１】すなわち、図１３，１４の監視モジュール
４０では、バスアイドゥル期間中にレベル監視タイミン
グ制御回路８３が出力したテストパターンレベル信号に
よりデータ信号ＤＡＴ０／〜ＤＡＴ７／にコンテンショ
ンによる中間電圧が現れるような故障が継続的に検出さ
れた時は、故障検出モジュール検出回路６２が所定の故
障モジュール検出動作を開始し、同様に特定した故障モ
ジュールに対応するＬＥＤを点灯表示するので、ノイズ
等の影響を受けにくく、かつ復旧までの時間が短くでき
るとともに少ない部品で安価に構成できる利点がある。

【００５２】実施例１０． 図１５，１６は、実施例１０を示す監視モジュール４０
の構成図である。ここでウィンドコンパレータ７１〜７
８は図４に記載の同一番号のものと同等の機能を有して
いる。また、ＯＲゲート４１、８ビットトライステート
バッファ回路８２、レベル監視タイミング制御回路８
３、ＮＡＮＤゲート８４、Ｄタイプフリップフロップ９
１、オンディレイタイマー９２、ＳＲフリップフロップ
９３、２１ビットトライステートバッファ回路６１及び
故障モジュール検出回路６２は図１１，１２に記載の同
一番号のものと同等の機能を有している。

【００５３】すなわち、図１５，１６の監視モジュール
４０では、バスアイドゥル期間中にデータ信号ＤＡＴ０
／〜ＤＡＴ７／にコンテンションによる中間電圧を検出
する場合は０．６Ｖ〜１．９Ｖの狭い電圧幅で、また故
障モジュールを特定する場合は０．５Ｖ〜２．０Ｖの広
い電圧幅で中間電圧を検出することになるため、バスア
イドゥル期間中のモジュール故障の誤検出を無くしなが
ら、かつ故障が検出された時は故障モジュールの特定が
確実に行える利点がある。

【００５４】実施例１１． 図１７，１８は、実施例１１を示す監視モジュール４０
の構成図である。ここで８ビットデジタルコンパレータ
回路８１、８ビットトライステートバッファ回路８２、
レベル監視タイミング制御回路８３、ＮＡＮＤゲート８
４、インバータ８５、Ｄタイプフリップフロップ９１、
オンディレイタイマー９２及びＳＲフリップフロップ９
３は図６に記載の同一番号のものと同等の機能を有して
いる。また、ウィンドコンパレータ４０１〜４０８、Ｏ
Ｒゲート４１、及びＪＫフリップフロップ４２は図２に
記載の同一番号のものと同等の機能を有している。ま
た、図１７，１８の監視モジュール４０からは異なるレ
ベルの２本の割込要求信号４０ａ，４０ｂがマスターモ
ジュール１に対して出力されている。

【００５５】図１７，１８の監視モジュール４０では、
マスターモジュール１がパラレルバス３を経由して何れ
かのスレーブモジュールをアクセスした瞬間に複数枚の
モジュールが同時にデータ出力するような故障が発生し
たことを、中間電圧値発生を監視することにより検出す
る。そのような故障が検出された場合には、割込要求信
号４０ａをアクティベートする。同時にマスターモジュ
ール１がパラレルバス３をアクセスしていない、いわゆ
るバスアイドゥル期間中には、レベル監視タイミング制
御回路８３が出力したテストパターンレベル信号が正し
くデータ信号ＤＡＴ０／〜ＤＡＴ７／に現れることを常
に監視し、本来どのモジュールもデータ出力をしていな
いはずのバスアイドゥル中に誤ってデータ出力を行って
しまうような故障が継続的に発生したことを検出する。
そのような故障が検出された場合には、割込要求信号４
０ｂをアクティベートする。

【００５６】マスターモジュール１では、割込要求信号
４０ａがアクティベートされた場合は例えばもう一度同
じアクセスを繰り返す（リトライ）とともに軽故障発生
を外部にアラーム出力するなどの処理を、また割込要求
信号４０ｂがアクティベートされた場合は例えば直ちに
重故障発生を外部にアラーム出力するなどの処理をプロ
グラムしておく。こうしたプログラムをマスターモジュ
ール１に組み込んでおくことで、図１７，１８の監視モ
ジュール４０では、一過性の故障についてはリトライ処
理の実行を、また継続性の故障については警報出力処理
の実行を、というように状況によって故障発生時の処理
を選択するという操作がパラレルバス３の入出力動作に
悪影響を与えることなく実現できるようになる。従って
図１７，１８の監視モジュール４０では、一過性の装置
全体に大きな悪影響を与えないような故障に関しては運
転を継続でき、継続的な悪影響の発生が予想できるよう
な故障に対してのみ装置を停止させる、というように稼
動率の向上を図ることができる利点がある。

【００５７】実施例１２． 図１９，２０は、実施例１２を示す監視モジュール４０
の構成図である。ここでウィンドコンパレータ４０１〜
４０８、ＯＲゲート４１、８ビットトライステートバッ
ファ回路８２、レベル監視タイミング制御回路８３、Ｎ
ＡＮＤゲート８４、Ｄタイプフリップフロップ９１、オ
ンディレイタイマー９２、及びＳＲフリップフロップ９
３は図７，８に記載の同一番号のものと同等の機能を有
している。ＪＫフリップフロップ４２は図２に記載の同
一番号のものと同等の機能を有している。また、図１
９，２０の監視モジュール４０でも異なるレベルの２本
の割込要求信号４０ａ、及び４０ｂがマスターモジュー
ル１に対して出力されている。

【００５８】図１９，２０の監視モジュール４０におい
ても、マスターモジュール１がパラレルバス３を経由し
て何れかのスレーブモジュールをアクセスした瞬間に複
数枚のモジュールが同時にデータ出力するような故障が
発生したことを、中間電圧値発生を監視することにより
検出している。そのような故障が検出された場合には、
割込要求信号４０ａをアクティベートすることも図１
７，１８の例と同様である。しかし、図１９，２０の例
では、いわゆるバスアイドゥル期間中にレベル監視タイ
ミング制御回路８３が出力したテストパターンレベル信
号によりデータ信号ＤＡＴ０／〜ＤＡＴ７／に中間電圧
が現れることを監視することで不正にデータ出力を継続
しているモジュールの検出を行っている。その場合に
は、割込要求信号４０ｂをアクティベートする。

【００５９】従って、実施例１１で述べたプログラムを
マスターモジュール１に組み込むことで、図１９，２０
の監視モジュール４０でも故障の状況によって異なる処
置を行うことが可能であり、稼動率の向上を少ない部品
点数で実現できる利点がある。

【００６０】

【発明の効果】以上のように、請求項１に記載の発明に
よれば、パラレルバスに不正にデータ出力をしているモ
ジュールが検出された時に、「不正にデータ出力をして
いるモジュールに対して読みだしアクセスを行った場合
に限りデータ信号の電圧値が所定の電圧範囲内に収ま
る」ということを利用して、故障が発生したモジュール
を特定できるようにしたので、故障モジュールの交換が
手早くでき、その結果故障発生から正常復帰までの時間
を短くできるので、パラレルバスの稼動率を高めること
ができるバス監視方法が得られる効果がある。

【００６１】請求項２に記載の発明によれば、データ信
号の電圧値を監視する時、故障モジュール特定時に使用
する所定の電圧範囲幅を、故障モジュール検出時に使用
する所定の電圧範囲幅より広くとるようにしたので、故
障モジュールを誤検出することなく、また一旦故障モジ
ュールを検出すれば必ず故障モジュールを特定できる保
守操作性の高いバス監視方法が得られる効果がある。

【００６２】

【００６３】

【００６４】

【００６５】

【００６６】

【００６７】

【００６８】

【００６９】

【００７０】

【００７１】

【図面の簡単な説明】

【図１】本発明の一実施例によるバスシステムを示すブ
ロック図である。

【図２】実施例１のバス監視方法による監視モジュール
の内部構成を示すブロック図である。

【図３】実施例２のバス監視方法による監視モジュール
の内部構成を示すブロック図である。

【図４】実施例３のバス監視方法による監視モジュール
の内部構成を示すブロック図である。

【図５】実施例４のバス監視方法による監視モジュール
の内部構成を示すブロック図である。

【図６】実施例５のバス監視方法による監視モジュール
の内部構成を示すブロック図である。

【図７】実施例６のバス監視方法による監視モジュール
の内部構成を示すブロック図である。

【図８】図７の続きを示すブロック図である。

【図９】実施例７のバス監視方法による監視モジュール
の内部構成を示すブロック図である。

【図１０】図９の続きを示すブロック図である。

【図１１】実施例８のバス監視方法による監視モジュー
ルの内部構成を示すブロック図である。

【図１２】図１１の続きを示すブロック図である。

【図１３】実施例９のバス監視方法による監視モジュー
ルの内部構成を示すブロック図である。

【図１４】図１３の続きを示すブロック図である。

【図１５】実施例１０のバス監視方法による監視モジュ
ールの内部構成を示すブロック図である。

【図１６】図１６の続きを示すブロック図である。

【図１７】実施例１１のバス監視方法による監視モジュ
ールの内部構成を示すブロック図である。

【図１８】図１７の続きを示すブロック図である。

【図１９】実施例１２のバス監視方法による監視モジュ
ールの内部構成を示すブロック図である。

【図２０】図１９の続きを示すブロック図である。

【図２１】図２〜図５，図２０中のＪＫフリップフロッ
プ４２の動作を示す図である。

【図２２】図６，図１０，図１１，図１３，図１５，図
１７，図１９中のＤタイプフリップフロップ９１の動作
を示す図である。

【図２３】図６，図１０，図１１，図１３，図１５，図
１７，図１９中のＲＳフリップフロップ９３の動作を示
す図である。

【図２４】従来のバスシステムを示すブロック図であ
る。

【図２５】従来のバスシステム内のパラレルＩ／Ｏ回路
の内部構成例を示すブロック図である。

【図２６】パラレルバスの読み出しアクセス時の各種信
号の動作例を示すタイミングチャートである。

【符号の説明】

１ マスターモジュール ２１〜２ｎ スレーブモジュール ３ パラレルバス ４０ 監視モジュール ４０１〜４０８ ウインドコンパレータ ７１〜７８ 切替型ウインドコンパレータ

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 13/00 G06F 11/30 G06F 15/16

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 １本のバスに複数個のマスターモジュー
   ルと複数個のスレーブモジュールとが接続され、上記マ
   スターモジュールのうちいずれか１個のマスターモジュ
   ールがバスマスターとなって、上記スレーブモジュール
   のうちいずれか１個に書き込み或いは読み出しアクセス
   を行う時分割型のパラレルバスと、上記マスターモジュ
   ールが上記パラレルバスのアクセスを行っている瞬間に
   いずれかのデータ信号の電圧値が所定の電圧範囲幅を越
   えたことを検出した場合、故障により不正に上記パラレ
   ルバスにデータを出力しているモジュールが存在すると
   判断し、上記マスターモジュールに故障発生を通報する
   監視モジュールとを備えたバスシステムにおいて、故障モジュール検出後に、上記監視モジュールより上記
   パラレルバス上のすべてのスレーブモジュールに対して
   順次読み出しアクセスを行い、その瞬間のデータ信号状
   態から故障により不正に上記パラレルバスにデータを出
   力しているモジュールを特定する ことを特徴とするバス
   監視方法。
2. 【請求項２】 監視モジュール内で電圧範囲幅の検出を
   行っているウィンドコンパレータのしきい値を２種類持
   ち、故障モジュール検出時と故障モジュール特定時と
   で、上記ウィンドコンパレータのしきい値を切り替える
   ことを特徴とする請求項第１項に記載のバス監視方法。