JP2840472B2 - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JP2840472B2 JP2840472B2 JP3060401A JP6040191A JP2840472B2 JP 2840472 B2 JP2840472 B2 JP 2840472B2 JP 3060401 A JP3060401 A JP 3060401A JP 6040191 A JP6040191 A JP 6040191A JP 2840472 B2 JP2840472 B2 JP 2840472B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- series
- mos transistor
- voltage
- mos transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、位相ロックループ等に
用いられる電圧制御発振回路に関する。
用いられる電圧制御発振回路に関する。
【０００２】
【従来の技術】一定周期の基準クロックに対して正確な
周波数追尾を行う位相ロックループにおいては、制御電
圧に応じて発振周波数が変化する電圧制御発振回路と、
この発振回路の発振するクロックを基準クロックと位相
比較する位相比較回路と、位相比較出力を制御電圧とし
て電圧制御発振回路に与えるフィルタとで閉ループが構
成される。このような位相ロックループに用いられるリ
ングオシレータ型の電圧制御発振回路を図４に示す。
周波数追尾を行う位相ロックループにおいては、制御電
圧に応じて発振周波数が変化する電圧制御発振回路と、
この発振回路の発振するクロックを基準クロックと位相
比較する位相比較回路と、位相比較出力を制御電圧とし
て電圧制御発振回路に与えるフィルタとで閉ループが構
成される。このような位相ロックループに用いられるリ
ングオシレータ型の電圧制御発振回路を図４に示す。
【０００３】入力に対して反転出力が得られる論理ゲー
トとして、例えばインバータ１が奇数段接続され、最終
段のインバータ１の出力が初段のインバータ１の入力に
帰還されてリングオシレータが構成される。そして、各
インバータ１の接地側には、Ｎチャンネル型のＭＯＳト
ランジスタ２がそれぞれ直列に接続され、各ＭＯＳトラ
ンジスタ２のゲートに発振周波数を決定する制御電圧Ｖ
Cが与えられる。従って、各インバータ１に接続された
ＭＯＳトランジスタ２のオン抵抗値が制御電圧ＶCに応
じて変化すると、各インバータ１の遅延量が変化し、こ
のインバータ１の遅延量に比例して自己発振の周期が変
化する。例えば、制御電圧ＶCを高くすると、各ＭＯＳ
トランジスタ２のオン抵抗値が低くなり、各インバータ
１に流れる電流が増大して遅延量が小さくなるため、自
己発振の周期が短くなり、発振周波数は高くなる。
トとして、例えばインバータ１が奇数段接続され、最終
段のインバータ１の出力が初段のインバータ１の入力に
帰還されてリングオシレータが構成される。そして、各
インバータ１の接地側には、Ｎチャンネル型のＭＯＳト
ランジスタ２がそれぞれ直列に接続され、各ＭＯＳトラ
ンジスタ２のゲートに発振周波数を決定する制御電圧Ｖ
Cが与えられる。従って、各インバータ１に接続された
ＭＯＳトランジスタ２のオン抵抗値が制御電圧ＶCに応
じて変化すると、各インバータ１の遅延量が変化し、こ
のインバータ１の遅延量に比例して自己発振の周期が変
化する。例えば、制御電圧ＶCを高くすると、各ＭＯＳ
トランジスタ２のオン抵抗値が低くなり、各インバータ
１に流れる電流が増大して遅延量が小さくなるため、自
己発振の周期が短くなり、発振周波数は高くなる。
【０００４】
【発明が解決しようとする課題】しかしながら、各イン
バータ１を構成するＭＯＳトランジスタの相互コンダク
タンスが温度の上昇に伴なって小さくなることから、周
辺温度が上昇すると各ＭＯＳトランジスタの駆動能力が
低下して遅延量が大きくなり、その結果として自己発振
周波数が低くなるといった問題を有している。従って、
回路の発振周波数が温度変化に対して安定せず、位相ロ
ックループに用いた場合には、周辺温度の変化により位
相ロックループの同期がはずれる虞が生じる。
バータ１を構成するＭＯＳトランジスタの相互コンダク
タンスが温度の上昇に伴なって小さくなることから、周
辺温度が上昇すると各ＭＯＳトランジスタの駆動能力が
低下して遅延量が大きくなり、その結果として自己発振
周波数が低くなるといった問題を有している。従って、
回路の発振周波数が温度変化に対して安定せず、位相ロ
ックループに用いた場合には、周辺温度の変化により位
相ロックループの同期がはずれる虞が生じる。
【０００５】そこで本発明は、温度変化による発振周波
数の変動を減少させ、安定した発振を得ることのできる
電圧制御発振回路の提供を目的とする。
数の変動を減少させ、安定した発振を得ることのできる
電圧制御発振回路の提供を目的とする。
【０００６】
【課題を解決するための手段】本発明は、上述の課題を
解決するためになされたもので、第１の特徴とするとこ
ろは、入力に対して反転出力を得る論理ゲートが奇数段
接続され、最終段の出力が初段の入力に帰還されると共
に、上記論理ゲートの電源側または接地側にＭＯＳトラ
ンジスタが直列に接続され、このＭＯＳトランジスタの
ゲートに与えられる電位に応じて自己発振周波数が変化
する電圧制御発振回路において、上記各論理ゲートの電
源側あるいは接地側の一方に直列に接続されるＭＯＳト
ランジスタのゲートに第１の電位を与えて発振周波数を
制御する制御手段と、上記各論理ゲートの電源側あるい
は接地側の他方に直列に接続されるＭＯＳトランジスタ
のゲートに周辺温度の変化に従う第２の電位を与えて温
度変化による発振周波数の変動を補償する補償手段を備
えたことにある。
解決するためになされたもので、第１の特徴とするとこ
ろは、入力に対して反転出力を得る論理ゲートが奇数段
接続され、最終段の出力が初段の入力に帰還されると共
に、上記論理ゲートの電源側または接地側にＭＯＳトラ
ンジスタが直列に接続され、このＭＯＳトランジスタの
ゲートに与えられる電位に応じて自己発振周波数が変化
する電圧制御発振回路において、上記各論理ゲートの電
源側あるいは接地側の一方に直列に接続されるＭＯＳト
ランジスタのゲートに第１の電位を与えて発振周波数を
制御する制御手段と、上記各論理ゲートの電源側あるい
は接地側の他方に直列に接続されるＭＯＳトランジスタ
のゲートに周辺温度の変化に従う第２の電位を与えて温
度変化による発振周波数の変動を補償する補償手段を備
えたことにある。
【０００７】そして第２の特徴とするところは、発振周
波数が可変の電圧制御発振回路において、発振周波数を
決定する一定の電位を周辺温度の変化に従いレベル変換
して互いに極性が逆の第１及び第２の電位を得た後、上
記各論理ゲートの電源側及び接地側にそれぞれ直列に接
続される第１及び第２のＭＯＳトランジスタのゲートに
上記第１及び第２の電位を与えて温度変化による発振周
波数の変動を補償することにある。
波数が可変の電圧制御発振回路において、発振周波数を
決定する一定の電位を周辺温度の変化に従いレベル変換
して互いに極性が逆の第１及び第２の電位を得た後、上
記各論理ゲートの電源側及び接地側にそれぞれ直列に接
続される第１及び第２のＭＯＳトランジスタのゲートに
上記第１及び第２の電位を与えて温度変化による発振周
波数の変動を補償することにある。
【０００８】
【作用】本発明によれば、奇数段接続される論理ゲート
の電源側あるいは接地側に接続されるＭＯＳトランジス
タが温度の上昇に伴ないオンする方向に動作してオン抵
抗が小さくなり、各論理ゲートに電流が流れ易くなるた
め、温度上昇によって各論理ゲートを構成するＭＯＳト
ランジスタの相互コンダクタンスの低下が補償され、論
理ゲート自体の駆動能力がほぼ均一に維持される。従っ
て、温度変化に対する発振周波数の変動が減少し、安定
した発振が得られる。
の電源側あるいは接地側に接続されるＭＯＳトランジス
タが温度の上昇に伴ないオンする方向に動作してオン抵
抗が小さくなり、各論理ゲートに電流が流れ易くなるた
め、温度上昇によって各論理ゲートを構成するＭＯＳト
ランジスタの相互コンダクタンスの低下が補償され、論
理ゲート自体の駆動能力がほぼ均一に維持される。従っ
て、温度変化に対する発振周波数の変動が減少し、安定
した発振が得られる。
【０００９】
【実施例】本発明の電圧制御発振回路を図１に示す。こ
の図において、奇数段接続されるインバータ１及びその
接地側に接続されるＮチャンネル型ＭＯＳトランジスタ
２は、図４と同一であり、各ＭＯＳトランジスタ２のゲ
ートに発振周波数を制御する制御電圧ＶCが与えられ
る。
の図において、奇数段接続されるインバータ１及びその
接地側に接続されるＮチャンネル型ＭＯＳトランジスタ
２は、図４と同一であり、各ＭＯＳトランジスタ２のゲ
ートに発振周波数を制御する制御電圧ＶCが与えられ
る。
【００１０】各インバータ１の電源側には、Ｐチャンネ
ル型のＭＯＳトランジスタ３がそれぞれ直列に接続さ
れ、このＭＯＳトランジスタ３のゲートに温度変化に応
じた補償電圧ＶRが与えられる。補償電圧ＶRは、温度変
化によるＭＯＳトランジスタの相互コンダクタンスの変
化を電圧の変化として出力する補償回路１０から与えら
れるもので、温度の上昇に伴なって電圧が低下してＭＯ
Ｓトランジスタ３をオンさせる方向に動作する。この補
償回路１０は、電源接地間に直列に接続される抵抗素子
１１及びゲートがドレインに接続されるＮチャンネル型
ＭＯＳトランジスタ１２、電源側に並列に接続される２
つのＰチャンネル型ＭＯＳトランジスタ１３，１４及び
接地側に接続されるＮチャンネル型ＭＯＳトランジスタ
１５で構成され、ＭＯＳトランジスタ１３，１５のゲー
トに抵抗素子１１とＭＯＳトランジスタ１２との接続点
が接続され、さらにＭＯＳトランジスタ１４のゲートが
ＭＯＳトランジスタ１３，１４とＭＯＳトランジスタ１
５との接続点に接続され、この接続点の電位が補償電圧
ＶRとして出力される。従って、温度の上昇によってＭ
ＯＳトランジスタ１２の相互コンダクタンスが小さくな
ると、ＭＯＳトランジスタ１２による電圧降下が大きく
なり、抵抗素子１１とＭＯＳトランジスタ１２との間の
点の電位が高くなるため、ＭＯＳトランジスタ１３がオ
フする方向に動作すると共にＭＯＳトランジスタ１５が
オンする方向に動作して補償電圧ＶRが引き下げられ
る。この補償電圧ＶRが引き下げられると、各インバー
タ１の電源側に接続されたＭＯＳトランジスタ３のオン
抵抗が減少し、各インバータ１に電流が流れ易くなるた
め、温度上昇によって各インバータ１のＭＯＳトランジ
スタの相互コンダクタンスが小さくなったとしても各イ
ンバータ１の遅延量の変化は少なく、発振周波数が大き
く変化することがなくなる。
ル型のＭＯＳトランジスタ３がそれぞれ直列に接続さ
れ、このＭＯＳトランジスタ３のゲートに温度変化に応
じた補償電圧ＶRが与えられる。補償電圧ＶRは、温度変
化によるＭＯＳトランジスタの相互コンダクタンスの変
化を電圧の変化として出力する補償回路１０から与えら
れるもので、温度の上昇に伴なって電圧が低下してＭＯ
Ｓトランジスタ３をオンさせる方向に動作する。この補
償回路１０は、電源接地間に直列に接続される抵抗素子
１１及びゲートがドレインに接続されるＮチャンネル型
ＭＯＳトランジスタ１２、電源側に並列に接続される２
つのＰチャンネル型ＭＯＳトランジスタ１３，１４及び
接地側に接続されるＮチャンネル型ＭＯＳトランジスタ
１５で構成され、ＭＯＳトランジスタ１３，１５のゲー
トに抵抗素子１１とＭＯＳトランジスタ１２との接続点
が接続され、さらにＭＯＳトランジスタ１４のゲートが
ＭＯＳトランジスタ１３，１４とＭＯＳトランジスタ１
５との接続点に接続され、この接続点の電位が補償電圧
ＶRとして出力される。従って、温度の上昇によってＭ
ＯＳトランジスタ１２の相互コンダクタンスが小さくな
ると、ＭＯＳトランジスタ１２による電圧降下が大きく
なり、抵抗素子１１とＭＯＳトランジスタ１２との間の
点の電位が高くなるため、ＭＯＳトランジスタ１３がオ
フする方向に動作すると共にＭＯＳトランジスタ１５が
オンする方向に動作して補償電圧ＶRが引き下げられ
る。この補償電圧ＶRが引き下げられると、各インバー
タ１の電源側に接続されたＭＯＳトランジスタ３のオン
抵抗が減少し、各インバータ１に電流が流れ易くなるた
め、温度上昇によって各インバータ１のＭＯＳトランジ
スタの相互コンダクタンスが小さくなったとしても各イ
ンバータ１の遅延量の変化は少なく、発振周波数が大き
く変化することがなくなる。
【００１１】このような補償回路１０を設けた場合と補
償回路１０がない従来の場合との発振周波数の変化を図
２に示す。周辺温度Ｔが−４０℃のときと７５℃のとき
との制御電圧ＶCに対する発振周波数の変化を比較する
と、補償回路１０が設けられた場合（実線）の差が補償
回路１０がない場合（破線）の差に比して小さくなって
いることが確認できる。具体的には、制御電圧ＶCが２
Ｖのとき、補償回路１０のない場合、−４０℃で１９．
３ＭＨｚの発振周波数が７５℃では１２．９ＭＨｚとな
るのに対して、補償回路１０のある場合には、−４０℃
で１９．８ＭＨｚの発振周波数が７５℃で１５．９ＭＨ
ｚとなることがシュミレーションにより確認されてい
る。このことから、補償回路１０を設けることで、温度
変化による発振周波数の変動を約１／２にできることが
わかる。
償回路１０がない従来の場合との発振周波数の変化を図
２に示す。周辺温度Ｔが−４０℃のときと７５℃のとき
との制御電圧ＶCに対する発振周波数の変化を比較する
と、補償回路１０が設けられた場合（実線）の差が補償
回路１０がない場合（破線）の差に比して小さくなって
いることが確認できる。具体的には、制御電圧ＶCが２
Ｖのとき、補償回路１０のない場合、−４０℃で１９．
３ＭＨｚの発振周波数が７５℃では１２．９ＭＨｚとな
るのに対して、補償回路１０のある場合には、−４０℃
で１９．８ＭＨｚの発振周波数が７５℃で１５．９ＭＨ
ｚとなることがシュミレーションにより確認されてい
る。このことから、補償回路１０を設けることで、温度
変化による発振周波数の変動を約１／２にできることが
わかる。
【００１２】続いて、本発明の他の実施例を図３に示
す。この図においても、奇数段のインバータ１によりリ
ングオシレータが構成され、各インバータ１の接地側及
び電源側には、それぞれＮチャンネル型ＭＯＳトランジ
スタ２及びＰチャンネル型ＭＯＳトランジスタ３が接続
される。これらのＮチャンネル型ＭＯＳトランジスタ２
及びＰチャンネル型ＭＯＳトランジスタ３のゲートに
は、補償回路２０から出力される第１及び第２の制御電
圧ＶC1，ＶC2が与えられ、各ＭＯＳトランジスタ２，３
のオン抵抗値が制御されることによって発振周波数が制
御される。
す。この図においても、奇数段のインバータ１によりリ
ングオシレータが構成され、各インバータ１の接地側及
び電源側には、それぞれＮチャンネル型ＭＯＳトランジ
スタ２及びＰチャンネル型ＭＯＳトランジスタ３が接続
される。これらのＮチャンネル型ＭＯＳトランジスタ２
及びＰチャンネル型ＭＯＳトランジスタ３のゲートに
は、補償回路２０から出力される第１及び第２の制御電
圧ＶC1，ＶC2が与えられ、各ＭＯＳトランジスタ２，３
のオン抵抗値が制御されることによって発振周波数が制
御される。
【００１３】補償回路２０は、電源接地間に直列接続さ
れる抵抗素子２１、ゲートに制御電圧ＶCを受けるＰチ
ャンネル型ＭＯＳトランジスタ２２及びゲートがドレイ
ンに接続されるＮチャンネル型ＭＯＳトランジスタ２
３、電源側に並列に接続される２つのＰチャンネル型Ｍ
ＯＳトランジスタ２４，２５及び接地側に接続されるＮ
チャンネル型ＭＯＳトランジスタ２６で構成され、ＭＯ
Ｓトランジスタ２３のドレイン側がＭＯＳトランジスタ
２４，２６のゲートに接続されると共に、この電位が第
１の制御電圧ＶC1として出力され、さらにＭＯＳトラン
ジスタ２５のゲートがＭＯＳトランジスタ２４，２５と
ＭＯＳトランジスタ２６との接続点に接続されると共
に、この電位が第２の制御電圧ＶC2として出力される。
ここで得られる第１及び第２の制御電圧ＶC1，ＶC2は、
制御電圧ＶCに従って変動すると共に、温度変化によっ
ても小さい幅で変動する。即ち、制御電圧ＶCに応じて
ＭＯＳトランジスタ２２のオン抵抗値が変化するのに加
えて、温度変化によってＭＯＳトランジスタ２３の相互
コンダクタンスが変化するため、ＭＯＳトランジスタ２
３のドレイン側の電位は、制御電圧ＶCの変化に従うと
共に温度変化による補償分が加えられることになる。例
えば、温度が上昇した場合、ＭＯＳトランジスタ２３の
相互コンダクタンスが低下してＭＯＳトランジスタ２３
のドレイン側の電位、即ち制御電圧ＶC1が高くなると共
に、ＭＯＳトランジスタ２４のオン抵抗値が高くなり、
ＭＯＳトランジスタ２６のオン抵抗値が低くなって制御
電圧ＶC2が低くなるため、各ＭＯＳトランジスタ２，３
のオン抵抗値が小さくなって各インバータ１に流れる電
流が増大する。従って、温度の上昇によって各インバー
タ１のＭＯＳトランジスタの相互コンダクタンスが低下
しても、インバータ１に流れる電流が増大することでイ
ンバータ１自体の遅延量は一定に維持される。
れる抵抗素子２１、ゲートに制御電圧ＶCを受けるＰチ
ャンネル型ＭＯＳトランジスタ２２及びゲートがドレイ
ンに接続されるＮチャンネル型ＭＯＳトランジスタ２
３、電源側に並列に接続される２つのＰチャンネル型Ｍ
ＯＳトランジスタ２４，２５及び接地側に接続されるＮ
チャンネル型ＭＯＳトランジスタ２６で構成され、ＭＯ
Ｓトランジスタ２３のドレイン側がＭＯＳトランジスタ
２４，２６のゲートに接続されると共に、この電位が第
１の制御電圧ＶC1として出力され、さらにＭＯＳトラン
ジスタ２５のゲートがＭＯＳトランジスタ２４，２５と
ＭＯＳトランジスタ２６との接続点に接続されると共
に、この電位が第２の制御電圧ＶC2として出力される。
ここで得られる第１及び第２の制御電圧ＶC1，ＶC2は、
制御電圧ＶCに従って変動すると共に、温度変化によっ
ても小さい幅で変動する。即ち、制御電圧ＶCに応じて
ＭＯＳトランジスタ２２のオン抵抗値が変化するのに加
えて、温度変化によってＭＯＳトランジスタ２３の相互
コンダクタンスが変化するため、ＭＯＳトランジスタ２
３のドレイン側の電位は、制御電圧ＶCの変化に従うと
共に温度変化による補償分が加えられることになる。例
えば、温度が上昇した場合、ＭＯＳトランジスタ２３の
相互コンダクタンスが低下してＭＯＳトランジスタ２３
のドレイン側の電位、即ち制御電圧ＶC1が高くなると共
に、ＭＯＳトランジスタ２４のオン抵抗値が高くなり、
ＭＯＳトランジスタ２６のオン抵抗値が低くなって制御
電圧ＶC2が低くなるため、各ＭＯＳトランジスタ２，３
のオン抵抗値が小さくなって各インバータ１に流れる電
流が増大する。従って、温度の上昇によって各インバー
タ１のＭＯＳトランジスタの相互コンダクタンスが低下
しても、インバータ１に流れる電流が増大することでイ
ンバータ１自体の遅延量は一定に維持される。
【００１４】以上の構成によれば、インバータ１を構成
するＭＯＳトランジスタの相互コンダクタンスが温度の
上昇によって低下しても、各インバータ１に電流が流れ
易くなることから、インバータ１の遅延量の増大が防止
され、発振周波数が一定に維持される。尚、本実施例に
おいては、インバータ１の電源側に接続されるＭＯＳト
ランジスタ３のゲートに補償電圧ＶRを与える場合を例
示したが、このＭＯＳトランジスタ３のゲートに制御電
圧ＶCを与え、接地側に接続されるＭＯＳトランジスタ
２のゲートに補償電圧ＶRを与えるように構成すること
も可能である。
するＭＯＳトランジスタの相互コンダクタンスが温度の
上昇によって低下しても、各インバータ１に電流が流れ
易くなることから、インバータ１の遅延量の増大が防止
され、発振周波数が一定に維持される。尚、本実施例に
おいては、インバータ１の電源側に接続されるＭＯＳト
ランジスタ３のゲートに補償電圧ＶRを与える場合を例
示したが、このＭＯＳトランジスタ３のゲートに制御電
圧ＶCを与え、接地側に接続されるＭＯＳトランジスタ
２のゲートに補償電圧ＶRを与えるように構成すること
も可能である。
【００１５】
【発明の効果】本発明によれば、温度変化により発振周
波数が変動するのを補償することができ、温度変化に対
して安定した発振を得ることができる。従って、電圧制
御発振回路を用いる位相ロックループにおいては、発振
周波数の変動の減少により回路動作が安定化され、信頼
性が向上される。また、補償回路内の抵抗素子の抵抗値
の設定により、発振周波数の帯域を容易に変更すること
もできる。
波数が変動するのを補償することができ、温度変化に対
して安定した発振を得ることができる。従って、電圧制
御発振回路を用いる位相ロックループにおいては、発振
周波数の変動の減少により回路動作が安定化され、信頼
性が向上される。また、補償回路内の抵抗素子の抵抗値
の設定により、発振周波数の帯域を容易に変更すること
もできる。
【図１】本発明の一実施例を示す回路図である。
【図２】電圧制御発振回路の特性図である。
【図３】本発明の他の実施例を示す回路図である。
【図４】従来の電圧制御発振回路を示す回路図である。
１ インバータ ２ Ｎチャンネル型ＭＯＳトランジスタ ３ Ｐチャンネル型ＭＯＳトランジスタ １０，２０ 補償回路 ＶC 制御電圧 ＶR 補償電圧
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 3/354 H03L 1/02 H03K 3/03
Claims (2)
- 【請求項１】 入力に対して反転出力を得る論理ゲート
が奇数段直列に接続され、最終段の論理ゲートの出力が
初段の論理ゲートの入力に帰還されると共に、上記論理
ゲートの電源側及び接地側にＭＯＳトランジスタがそれ
ぞれ直列に接続され、このＭＯＳトランジスタのゲート
に与えられる電圧に応じて自己発振周波数を変化させる
電圧制御発振回路において、上記各論理ゲートの電源側
及び接地側に直列に接続される上記ＭＯＳトランジスタ
の一方のゲートに制御電圧を与えて発振周波数を制御す
る制御手段と、上記各論理ゲートの電源側及び接地側に
直列に接続される上記ＭＯＳトランジスタの他方のゲー
トに周辺温度の変化に従う補償電圧を与えて温度変化に
よる発振周波数の変動を補償する補償手段と、を備え、
上記補償手段は、電源接地間に抵抗及び第１のＭＯＳト
ランジスタが直列に接続され、この接続点に、上記第１
のＭＯＳトランジスタのゲートと電源接地間に直列に接
続されるＰチャンネル型及びＮチャンネル型を有する第
２及び第３のＭＯＳトランジスタのゲートとがそれぞれ
接続され、上記第２及び第３のＭＯＳトランジスタの接
続点に第４のＭＯＳトランジスタのゲート及びドレイン
が接続されると共に、上記第４のＭＯＳトランジスタの
ドレイン側から上記補償電圧を供給することを特徴とす
る電圧制御発振回路。 - 【請求項２】 入力に対して反転出力を得る論理ゲート
が奇数段直列に接続され、最終段の論理ゲートの出力が
初段の論理ゲートの入力に帰還されると共に、上記論理
ゲートの電源側及び接地側にＭＯＳトランジスタがそれ
ぞれ直列に接続され、このＭＯＳトランジスタのゲート
に与えられる電圧に応じて自己発振周波数を変化させる
電圧制御発振回路において、制御電圧を周辺温度の変化
に応じて補償した第１及び第２の制御電圧を上記各論理
ゲートの電源側及び接地側に直列に接続される上記ＭＯ
Ｓトランジスタの各ゲートにそれぞれ与えて発振周波数
を制御すると同時に、温度変化による発振周波数の変動
を補償する補償手段を備え、上記補償手段は、電源接地
間に抵抗とＰチャンネル型及びＮチャンネル型を有する
第１及び第２のＭＯＳトランジスタとが直列に接続さ
れ、上記第１及び第２のＭＯＳトランジスタの一方のゲ
ートに上記制御電圧が与えられ、上記第１及び第２のＭ
ＯＳトランジスタの接続点から上記第１の制御電圧を供
給し、その接続点に上記第１及び第２のＭＯＳトランジ
スタの他方のゲートと電源接地間に直列に接続されるＰ
チャンネル型及びＮチャンネル型を有する第３及び第４
のＭＯＳトランジスタのゲートとがそれぞれ接続され、
上記第３及び第４のＭＯＳトランジスタの接続点に第５
のＭＯＳトランジスタのゲート及びドレインが接続され
ると共に、第５のＭＯＳトランジスタのドレイン側から
上記第２の制御電圧を供給することを特徴とする電圧制
御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060401A JP2840472B2 (ja) | 1991-03-25 | 1991-03-25 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060401A JP2840472B2 (ja) | 1991-03-25 | 1991-03-25 | 電圧制御発振回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9090350A Division JPH1041790A (ja) | 1997-03-24 | 1997-03-24 | 電圧制御発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04296113A JPH04296113A (ja) | 1992-10-20 |
| JP2840472B2 true JP2840472B2 (ja) | 1998-12-24 |
Family
ID=13141110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060401A Expired - Lifetime JP2840472B2 (ja) | 1991-03-25 | 1991-03-25 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2840472B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945883A (en) * | 1996-07-15 | 1999-08-31 | Mitsubishi Denki Kabushiki Kaisha | Voltage controlled ring oscillator stabilized against supply voltage fluctuations |
| US5764110A (en) * | 1996-07-15 | 1998-06-09 | Mitsubishi Denki Kabushiki Kaisha | Voltage controlled ring oscillator stabilized against supply voltage fluctuations |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138264A (en) * | 1977-05-09 | 1978-12-02 | Toshiba Corp | V-f converter |
| JPS5686509A (en) * | 1979-12-17 | 1981-07-14 | Seiko Epson Corp | Voltage controlled oscillator |
| JPS60158717A (ja) * | 1984-01-27 | 1985-08-20 | Seiko Instr & Electronics Ltd | 温度補償付発振回路 |
| JPS63119315A (ja) * | 1987-10-09 | 1988-05-24 | Seiko Epson Corp | 電圧制御発振器 |
-
1991
- 1991-03-25 JP JP3060401A patent/JP2840472B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04296113A (ja) | 1992-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298870A (en) | Voltage controlled ring oscillator having differential amplifier stages | |
| US6229403B1 (en) | Voltage-controlled oscillator | |
| JP3144700B2 (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| EP0936736B1 (en) | Delay elements arranged for a signal controlled oscillator | |
| US6075419A (en) | High speed wide tuning range multi-phase output ring oscillator | |
| US5081428A (en) | Voltage controlled oscillator having 50% duty cycle clock | |
| US11206028B2 (en) | Voltage-controlled oscillator and PLL circuit in which same is used | |
| US6677825B2 (en) | Ring oscillator circuit and a delay circuit | |
| US5714912A (en) | VCO supply voltage regulator | |
| US5515012A (en) | Very low noise, wide frequency range phase lock loop | |
| US5682123A (en) | Voltage controlled ring oscillator having level translator in output | |
| JPH1168523A (ja) | 電圧制御発振回路 | |
| US5880579A (en) | VCO supply voltage regulator for PLL | |
| US5673008A (en) | Voltage-controlled oscillator and PLL circuit exhibiting high-frequency band operation, linear frequency characteristics, and power-source variation immunity | |
| KR100214548B1 (ko) | 전압 제어발진기 | |
| US4146849A (en) | Voltage controlled oscillator | |
| US4383224A (en) | NMOS Crystal oscillator | |
| JP2840472B2 (ja) | 電圧制御発振回路 | |
| US6756853B2 (en) | Supply variation tolerant VCO | |
| JP3087683B2 (ja) | 電圧制御発振回路 | |
| JP3512137B2 (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JPH04152711A (ja) | 電圧制御発振回路 | |
| JP2766103B2 (ja) | 位相ロックループ | |
| JP2000188527A (ja) | 電圧制御発振器 | |
| JPH06216705A (ja) | 可変遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101016 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111016 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111016 Year of fee payment: 13 |