JP2827965B2 - Ball grid array mounting method - Google Patents

Ball grid array mounting method

Info

Publication number
JP2827965B2
JP2827965B2 JP7145689A JP14568995A JP2827965B2 JP 2827965 B2 JP2827965 B2 JP 2827965B2 JP 7145689 A JP7145689 A JP 7145689A JP 14568995 A JP14568995 A JP 14568995A JP 2827965 B2 JP2827965 B2 JP 2827965B2
Authority
JP
Japan
Prior art keywords
ball grid
grid array
motherboard
solder
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7145689A
Other languages
Japanese (ja)
Other versions
JPH08316605A (en
Inventor
八州志 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7145689A priority Critical patent/JP2827965B2/en
Publication of JPH08316605A publication Critical patent/JPH08316605A/en
Application granted granted Critical
Publication of JP2827965B2 publication Critical patent/JP2827965B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、ボールグリッドアレイ
（ball grid array）のマザーボードへの実装方式に関
し、特にボールグリッドアレイのソルダーボールと同一
面に電子部品を搭載したボールグリッドアレイをマザー
ボードに実装するボールグリッドアレイ実装方式に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of mounting a ball grid array on a motherboard, and more particularly to mounting a ball grid array on a motherboard on which electronic components are mounted on the same surface as solder balls of the ball grid array. Ball grid array mounting method.

【０００２】[0002]

【従来の技術】従来のボールグリッドアレイの実装方式
について図面を参照して以下に説明する。2. Description of the Related Art A conventional mounting method of a ball grid array will be described below with reference to the drawings.

【０００３】図４（Ａ）を参照して、ボールグリッドア
レイ１０をマザーボード６に実装する場合、ボールグリ
ッドアレイ１０のソルダーボール２は製造上１００μm
以下の高さとされるため、電子部品７、８のボールグリ
ッドアレイ１０への搭載面は、ソルダーボール２の裏面
とされることが一般的である。Referring to FIG. 4A, when the ball grid array 10 is mounted on the motherboard 6, the solder balls 2 of the ball grid array 10 are manufactured to have a thickness of 100 μm.
Since the height is set as follows, the mounting surface of the electronic components 7 and 8 on the ball grid array 10 is generally the rear surface of the solder ball 2.

【０００４】また、図４（Ｂ）を参照して、ボールグリ
ッドアレイ１０の電子部品７、８をソルダーボール２と
同一面に搭載する場合には、ボールグリッドアレイ１０
の実装されるマザーボード６との間隔を確保するため
に、電子部品７、８と相対するマザーボード６の所定の
位置を一部ざぐり、電子部品７、８とマザーボード６と
の干渉を防ぐ等の方法がとられている。Referring to FIG. 4B, when the electronic components 7 and 8 of the ball grid array 10 are mounted on the same surface as the solder balls 2, the ball grid array 10
In order to secure a space between the motherboard 6 on which the electronic components 7 and 8 are mounted, a predetermined position of the motherboard 6 facing the electronic components 7 and 8 is partially cut away to prevent interference between the electronic components 7 and 8 and the motherboard 6. Has been taken.

【０００５】図４（Ａ）に示す従来のボールグリッドア
レイ実装方式について詳説する。ボールグリッドアレイ
１０は、ベース基板１上に半導体チップ７、ＳＭＴ（su
rface mount technology；表面実装技術）部品８等の電
子部品が搭載され、その裏面にソルダーボール２が形成
されたパッケージであり、所望の電気回路を構成してい
る。A conventional ball grid array mounting method shown in FIG. 4A will be described in detail. The ball grid array 10 includes a semiconductor chip 7, an SMT (su
(rface mount technology) A package in which electronic components such as a component 8 are mounted and a solder ball 2 is formed on the back surface thereof, and constitutes a desired electric circuit.

【０００６】また、ボールグリッドアレイ１０はソルダ
ーボール２においてマザーボード６と電気的に接続さ
れ、システムとして上位階層の電気回路を構成してい
る。The ball grid array 10 is electrically connected to the motherboard 6 at the solder balls 2, and constitutes an upper level electric circuit as a system.

【０００７】ボールグリッドアレイ１０のベース基板１
は一般的にはセラミック基板やガラスエポキシ基板等が
用いられ、ソルダーボール２は共晶はんだが一般的に用
いられている。[0007] Base substrate 1 of ball grid array 10
Generally, a ceramic substrate, a glass epoxy substrate, or the like is used, and a eutectic solder is generally used for the solder balls 2.

【０００８】マザーボード６はプリント配線基板で構成
され、ボールグリッドアレイ１０のソルダーボール２に
接続される位置に対応して円形の銅パッド５を有してい
る。The motherboard 6 is formed of a printed wiring board, and has circular copper pads 5 corresponding to positions where the motherboard 6 is connected to the solder balls 2 of the ball grid array 10.

【０００９】図５及び図６を参照して、ボールグリッド
アレイ１０（図４（Ａ）の構成）をマザーボード６には
んだ付けにより実装する工程を以下に説明する。なお、
図５及び図６は単に図面作成の都合で分図されたもので
あり、図５（Ａ）から図６（Ｄ）は実装工程を工程順に
説明するための図である。Referring to FIGS. 5 and 6, a process of mounting the ball grid array 10 (the structure of FIG. 4A) on the motherboard 6 by soldering will be described below. In addition,
FIGS. 5 and 6 are merely separated for the sake of drawing convenience, and FIGS. 5A to 6D are views for explaining the mounting steps in the order of steps.

【００１０】マザーボード６上の銅パッド５に予めはん
だメッキ、クリームはんだ印刷等によりはんだ３を供給
しておく（図５（Ｂ）参照）。The solder 3 is supplied to the copper pad 5 on the motherboard 6 in advance by solder plating, cream solder printing, or the like (see FIG. 5B).

【００１１】マザーボード６の銅パッド５の位置にボー
ルグリッドアレイ１０のソルダーボール２がくるように
位置決めして搭載し、リフロー等により銅パッド上のは
んだを溶解し両者を接続する（図６（Ｃ）参照）。これ
により、マザーボード６へのボールグリッドアレイ１０
の実装が終了する（図６（Ｄ）参照）。The solder balls 2 of the ball grid array 10 are positioned and mounted at the positions of the copper pads 5 on the motherboard 6, and the solder on the copper pads is melted by reflow or the like to connect them (FIG. 6 (C)). )reference). As a result, the ball grid array 10
Is completed (see FIG. 6D).

【００１２】なお、マザーボードへのボールグリッドア
レイの接続においてははんだのほかに異方性導電膜等を
用いる場合もある。In connecting the ball grid array to the motherboard, an anisotropic conductive film may be used instead of solder.

【００１３】[0013]

【発明が解決しようとする課題】この従来のボールグリ
ッドアレイの実装方式においては、ボールグリッドアレ
イ１０上に搭載される電子部品７、８は、その高さの関
係でソルダーボール２と同一面に実装するとマザーボー
ド６と干渉するためソルダーボール２の裏面に実装する
ことが必要とされる（図４（Ａ）参照）。このため、マ
ザーボード６にボールグリッドアレイ１０を実装した場
合、その実装高さを低くすることができないという問題
があった。In the conventional ball grid array mounting method, the electronic components 7 and 8 mounted on the ball grid array 10 are flush with the solder balls 2 due to their height. When mounted, it interferes with the motherboard 6 and must be mounted on the back surface of the solder ball 2 (see FIG. 4A). Therefore, when the ball grid array 10 is mounted on the motherboard 6, there is a problem that the mounting height cannot be reduced.

【００１４】また、ボールグリッドアレイ１０において
ソルダーボール２と同一面に電子部品を搭載する場合、
マザーボードとボールグリッドアレイの干渉を防ぐため
マザーボード上の電子部品と相対する位置をざぐる必要
が生じ（図４（Ｂ）参照）、マザーボード６のパターン
配線上の問題が起こるとともにマザーボードがコスト高
（低価格化が困難）になるという問題点があった。When electronic components are mounted on the same surface as the solder balls 2 in the ball grid array 10,
In order to prevent interference between the motherboard and the ball grid array, it is necessary to cut the position facing the electronic components on the motherboard (see FIG. 4 (B)). It is difficult to reduce the price).

【００１５】従って、本発明は上記問題点を解消し、マ
ザーボードにボールグリッドアレイを実装した場合の実
装高さを低く抑えるボールグリッドアレイ実装方式を提
供することを目的とする。SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a ball grid array mounting method which solves the above-mentioned problems and suppresses a mounting height when a ball grid array is mounted on a motherboard.

【００１６】[0016]

【課題を解決するための手段】前記目的を達成するた
め、本発明は、ボールグリッドアレイのソルダーボール
に接続されるマザーボードが、前記ソルダーボールに対
応する位置にパッドを有し、該パッドの上面に所定の高
さを持つ高温はんだ層を備えたことを特徴とするマザー
ボードを提供する。In order to achieve the above object, the present invention provides a motherboard connected to a solder ball of a ball grid array having a pad at a position corresponding to the solder ball. And a high-temperature solder layer having a predetermined height.

【００１７】本発明に係るマザーボードにおいては、好
ましくは、前記パッドが略円形型形状の銅パッドからな
ることを特徴とする。In the motherboard according to the present invention, it is preferable that the pad is formed of a substantially circular copper pad.

【００１８】また、本発明は、好ましくは、マザーボー
ドと接続されるソルダーボールを有するベース基板上に
おいて前記ソルダーボールと同一面側に半導体チップ及
び／又はＳＭＴ部品等の電子部品を搭載してなることを
特徴とするボールグリッドアレイを提供する。Further, according to the present invention, preferably, an electronic component such as a semiconductor chip and / or an SMT component is mounted on the same surface as the solder ball on a base substrate having a solder ball connected to the motherboard. A ball grid array is provided.

【００１９】そして、本発明は、ボールグリッドアレイ
のソルダーボールに接続されるマザーボードが、前記ソ
ルダーボールに対応する位置に備えられたパッド上に所
定の高さの高温はんだ層を備え、ボールグリッドアレイ
を実装する際に、前記所定の高さの高温はんだ層を介し
て前記ボールグリッドアレイの前記ソルダーボールが設
けられた面と同一面上に所定の電子部品を搭載するに足
る高さ方向の間隙前記マザーボードと前記ボールグリッ
ドアレイとの間に設けられることを特徴とするボールグ
リッドアレイの実装方式を提供する。According to the present invention, a mother board connected to a solder ball of a ball grid array includes a high-temperature solder layer having a predetermined height on a pad provided at a position corresponding to the solder ball. When mounting the electronic component, a gap in a height direction sufficient to mount a predetermined electronic component on the same surface as the surface on which the solder balls of the ball grid array are provided via the high-temperature solder layer having the predetermined height A ball grid array mounting method is provided between the motherboard and the ball grid array.

【００２０】[0020]

【作用】上記構成のもと、本発明によれば、マザーボー
ドにおいて、ボールグリッドアレイのソルダーボールと
電気的に接続される位置に対応して設けられる銅パッド
上に所定の高さの高温はんだ層を形成したことにより、
マザーボードにボールグリッドアレイを実装する際に、
ボールグリッドアレイ上のソルダーボールが配設された
面側に搭載された電子部品とマザーボードとの干渉を回
避することが可能とされる。このため、マザーボードに
ざぐり部等設けることなく、ボールグリッドアレイ上の
ソルダーボールが配設された面側に電子部品を実装する
ことができ、ボールグリッドアレイを実装した際の実装
高さを低く抑えることができる。According to the present invention, a high-temperature solder layer having a predetermined height is provided on a copper pad provided at a position corresponding to a position electrically connected to a solder ball of a ball grid array. By forming
When mounting the ball grid array on the motherboard,
It is possible to avoid interference between an electronic component mounted on the surface of the ball grid array on which the solder balls are provided and the motherboard. Therefore, electronic components can be mounted on the surface of the ball grid array on which the solder balls are provided, without providing a counterbored portion or the like on the motherboard, and the mounting height when the ball grid array is mounted is kept low. be able to.

【００２１】[0021]

【実施例】図面を参照して、本発明の実施例を以下に説
明する。Embodiments of the present invention will be described below with reference to the drawings.

【００２２】図１は、本発明の一実施例のボールグリッ
ドアレイ実装方式を説明するための断面図である。FIG. 1 is a sectional view for explaining a ball grid array mounting method according to an embodiment of the present invention.

【００２３】図１を参照して、ボールグリッドアレイ１
０は、ベース基板１上に半導体チップ７、ＳＭＴ部品８
等の電子部品が搭載され、またその同一面にソルダーボ
ール２が形成されたパッケージであり所望の電気回路を
構成している。Referring to FIG. 1, ball grid array 1
0 denotes a semiconductor chip 7 and an SMT component 8 on the base substrate 1.
And the like, and a solder ball 2 is formed on the same surface to form a desired electric circuit.

【００２４】ボールグリッドアレイ１０はソルダーボー
ル２を介してマザーボード６と電気的に接続され、シス
テムとして上位階層の電気回路を構成している。The ball grid array 10 is electrically connected to the motherboard 6 via the solder balls 2, and constitutes a higher-level electric circuit as a system.

【００２５】ボールグリッドアレイ１０のベース基板１
は一般的にはセラミック基板やガラスエポキシ基板等が
用いられ、ソルダーボール２は共晶はんだが一般的に用
いられる。Base substrate 1 of ball grid array 10
Generally, a ceramic substrate or a glass epoxy substrate is used, and eutectic solder is generally used for the solder balls 2.

【００２６】マザーボード６はプリント配線基板で構成
されているが、これは絶縁基材の表面に接着剤層を介し
て金属箔を積層し、金属箔の不要部分をエッチングによ
り除去することにより所望の電気回路パターンを形成し
たものである。The mother board 6 is composed of a printed wiring board, which is formed by laminating a metal foil on the surface of an insulating base via an adhesive layer and removing unnecessary portions of the metal foil by etching. An electric circuit pattern is formed.

【００２７】絶縁基材としては、一般的にガラスエポキ
シ材やポリミイド系の基材が使用され、金属箔としては
銅箔が用いられている。Generally, a glass epoxy material or a polyimide base material is used as the insulating base material, and a copper foil is used as the metal foil.

【００２８】マザーボード６はその表面にボールグリッ
ドアレイ１０のソルダーボール２が接続される位置に対
応して円形の銅パッド５を有している。The motherboard 6 has circular copper pads 5 on its surface corresponding to the positions where the solder balls 2 of the ball grid array 10 are connected.

【００２９】また、この銅パッド５の表面上に所定の高
さの高温はんだ層４を有している。この高温はんだ層４
の高さはボールグリッドアレイ１０をマザーボード６に
実装した場合、ボールグリッドアレイ１０に搭載された
電子部品７、８とマザーボード６とが互いに干渉しない
ような高さに調整されている。Further, a high-temperature solder layer 4 having a predetermined height is provided on the surface of the copper pad 5. This high temperature solder layer 4
Is adjusted so that when the ball grid array 10 is mounted on the motherboard 6, the electronic components 7, 8 mounted on the ball grid array 10 and the motherboard 6 do not interfere with each other.

【００３０】高温はんだは、Ｓｎ、Ｐｂの他にＡｕ、Ａ
ｇ、Ｓｂ等の他の特殊な金属を加え、はんだ溶解温度を
高温に設定してなるものであり、金属の組成により溶解
温度を可変させることが出来る。High-temperature solders include Au and A in addition to Sn and Pb.
The solder melting temperature is set to a high temperature by adding other special metals such as g and Sb, and the melting temperature can be varied by the composition of the metal.

【００３１】図２及び図３は、ボールグリッドアレイ１
０をマザーボード６にはんだ付けにより実装する工程を
工程順に説明するための図である（なお図２及び図３は
図面作成の都合で分図されたものである）。FIGS. 2 and 3 show the ball grid array 1.
FIGS. 4A and 4B are diagrams for explaining a process of mounting the semiconductor chip 0 on the motherboard 6 by soldering in order of processes (note that FIGS. 2 and 3 are separated for convenience of drawing).

【００３２】ボールグリッドアレイ１０のソルダーボー
ル２が接続されるマザーボード６上の高温はんだ層４
に、予めはんだメッキ、クリームはんだ印刷等によりは
んだ３を供給しておく（図２（Ｂ）参照）。このはんだ
は、共晶はんだ、低温はんだを用い高温はんだ層４より
も低い溶融点を有する。The high-temperature solder layer 4 on the motherboard 6 to which the solder balls 2 of the ball grid array 10 are connected
The solder 3 is supplied in advance by solder plating, cream solder printing, or the like (see FIG. 2B). This solder uses a eutectic solder or a low-temperature solder and has a lower melting point than the high-temperature solder layer 4.

【００３３】マザーボード６の銅パッド５の位置にボー
ルグリッドアレイ１０のソルダーボール２がくるように
ボールグリッドアレイ１０を搭載する。半導体チップ７
及びＳＭＴ部品である１００５タイプのチップ部品８は
その高さが４００〜５００μmであり、高温はんだ層４
もこの高さになるよう調整されている。このような構成
としたことにより、本実施例においては、マザーボード
６とボールグリッドアレイ１０の電子部品７、８とが干
渉することはない。The ball grid array 10 is mounted so that the solder balls 2 of the ball grid array 10 come to the positions of the copper pads 5 on the motherboard 6. Semiconductor chip 7
And the SMT component 1005 type chip component 8 has a height of 400 to 500 μm and a high temperature solder layer 4.
Is also adjusted to this height. With this configuration, in the present embodiment, the motherboard 6 and the electronic components 7 and 8 of the ball grid array 10 do not interfere with each other.

【００３４】マザーボード６にボールグリッドアレイ１
０を搭載した後、リフロー等により高温はんだ層４上の
はんだを溶解し両者を接続（接合）する（図３（Ｃ）参
照）。その際、リフロー温度は、はんだメッキ、クリー
ムはんだ印刷により供給されたはんだのみが溶解する温
度に設定されており、高温はんだ層４が溶解することは
無い。Ball grid array 1 on motherboard 6
After mounting No. 0, the solder on the high-temperature solder layer 4 is melted by reflow or the like, and the two are connected (joined) (see FIG. 3C). At this time, the reflow temperature is set to a temperature at which only the solder supplied by solder plating or cream solder printing melts, and the high-temperature solder layer 4 does not melt.

【００３５】以上の工程により、図１に示したマザーボ
ード６へのボールグリッドアレイ１０の実装が終了する
（図３（Ｄ）参照）。Through the above steps, the mounting of the ball grid array 10 on the motherboard 6 shown in FIG. 1 is completed (see FIG. 3D).

【００３６】なお、本実施例においては、マザーボード
６へのボールグリッドアレイ１０の接続においてはんだ
以外にも異方性導電膜等を用いてもよい。In this embodiment, an anisotropic conductive film or the like may be used in connection with the ball grid array 10 to the motherboard 6 other than solder.

【００３７】以上、本発明を上記実施例に即して説明し
たが、本発明は上記態様にのみ限定されるものでなく、
本発明の原理に準ずる各種態様を含むことは勿論であ
る。Although the present invention has been described with reference to the above embodiments, the present invention is not limited to only the above embodiments.
Needless to say, various modes according to the principle of the present invention are included.

【００３８】[0038]

【発明の効果】以上説明したように、本発明のボールグ
リッドアレイ実装方式によれば、ボールグリッドアレイ
に搭載される電子部品をソルダーボールと同一面に搭載
し、ボールグリッドアレイに接続されるマザーボードに
おいて、ボールグリッドアレイのソルダーボールと接続
される位置に対応して設けられた銅パッド上に所定の高
さの高温はんだ層を形成したことにより、マザーボード
にボールグリッドアレイを実装した際、ボールグリッド
アレイに搭載された電子部品とマザーボードとの干渉を
防止することが可能となり、マザーボードにボールグリ
ッドアレイを実装した場合の実装高さを低く抑えること
ができるという効果を有する。また、本発明によれば、
前記従来例（図４（Ｂ）参照）のようにマザーボード上
の電子部品と相対する位置にざぐり等を設けることなく
実装高さを低くすることが可能とされ、低コスト化を達
成する。As described above, according to the ball grid array mounting method of the present invention, the electronic component mounted on the ball grid array is mounted on the same surface as the solder balls, and the motherboard connected to the ball grid array A ball grid array is mounted on a motherboard by forming a high-temperature solder layer of a predetermined height on copper pads provided corresponding to positions connected to solder balls of the ball grid array. Interference between the electronic components mounted on the array and the motherboard can be prevented, and the mounting height when the ball grid array is mounted on the motherboard can be reduced. According to the present invention,
As in the conventional example (see FIG. 4B), the mounting height can be reduced without providing a counterbore or the like at a position facing the electronic component on the motherboard, thereby achieving a reduction in cost.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例を説明するための断面図であ
る。FIG. 1 is a cross-sectional view for explaining an embodiment of the present invention.

【図２】本発明の一実施例を工程順に説明するための図
である。FIG. 2 is a diagram for explaining one embodiment of the present invention in the order of steps.

【図３】本発明の一実施例を工程順（図２の後工程）に
説明するための図である。FIG. 3 is a view for explaining one embodiment of the present invention in the order of steps (post-step of FIG. 2).

【図４】（Ａ）従来のボールグリッドアレイの実装方式
を説明するための図である。 （Ｂ）従来の別のボールグリッドアレイの実装方式を説
明するための図である。FIG. 4A is a diagram for explaining a conventional ball grid array mounting method. (B) It is a figure for explaining another conventional ball grid array mounting system.

【図５】従来の実装方式を工程順に説明するための図で
ある。FIG. 5 is a diagram for explaining a conventional mounting method in the order of steps.

【図６】従来の実装方式を工程順（図５の後工程）に説
明するための図である。FIG. 6 is a view for explaining a conventional mounting method in the order of steps (post-step of FIG. 5).

【符号の説明】[Explanation of symbols]

１ ベース基板 ２ ソルダーボール ３ はんだ ４ 高温はんだ層 ５ 銅パッド ６ マザーボード ７ 半導体チップ ８ ＳＭＴ部品 ９ マザーボードざぐり部 １０ ボールグリッドアレイ DESCRIPTION OF SYMBOLS 1 Base board 2 Solder ball 3 Solder 4 High temperature solder layer 5 Copper pad 6 Motherboard 7 Semiconductor chip 8 SMT component 9 Motherboard counterbore part 10 Ball grid array

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 マザーボードと接続されるソルダーボー
ルを有するベース基板上において前記ソルダーボールと
同一面側に半導体チップ及び／又はＳＭＴ部品等の電子
部品を搭載してなるボールグリッドアレイと、 前記ボールグリッドアレイのソルダーボールに接続され
るマザーボードであって、前記ソルダーボールに対応す
る位置にパッドを有し、該パッドの上面に所定の高さを
持つ高温はんだ層を備えたマザーボードと、を備え、前記高温はんだ層が、前記ボールグリッドアレイ上のソ
ルダーボールが配設された面側に搭載された電子部品と
前記マザーボードとが互いに干渉しないような高さを有
し、 前記マザーボードに前記ボールグリッドアレイを実装す
る際に、前記マザーボードに座ぐり等を設けることな
く、前記ボールグリッドアレイ上のソルダーボールが配
設された面側に搭載された電子部品と前記マザーボード
との干渉が回避される、ことを特徴とするボールグリッ
ドアレイの実装構造。1. A ball grid array in which a semiconductor chip and / or an electronic component such as an SMT component is mounted on a base substrate having solder balls connected to a motherboard on the same side as the solder balls, and the ball grid. a motherboard is connected to the array solder balls, have a pad in a position corresponding to the solder balls, and a motherboard having a high-temperature solder layer having a predetermined height on the upper surface of the pad, the A high temperature solder layer is applied on the ball grid array.
Electronic components mounted on the side where the ruderball is located
The height must be such that the motherboard does not interfere with each other.
And, when mounting the ball grid array to the motherboard without providing a counterbore or the like in the mother board, the mother board and the mounted electronic component on the side where the solder ball is disposed on the ball grid array A ball grid array mounting structure , wherein interference with the ball grid array is avoided. 【請求項２】 前記マザーボードの前記パッドが略円形
型形状の銅パッドからなることを特徴とする請求項１記
載のボールグリッドアレイの実装構造。2. The ball grid array mounting structure according to claim 1, wherein said pads of said mother board are made of copper pads having a substantially circular shape. 【請求項３】 ボールグリッドアレイのソルダーボール
に接続されるマザーボードが、前記ソルダーボールに対
応する位置に備えられたパッドの上面に所定の高さの高
温はんだ層を備え、前記ボールグリッドアレイを前記高
温はんだ層上に実装する際に、前記所定の高さの高温は
んだ層の高さによって、前記ボールグリッドアレイの前
記ソルダーボールが設けられた面と同一面上に搭載され
る所定の電子部品と前記マザーボードとが互いに干渉し
ないような高さ方向の間隙が前記マザーボードと前記ボ
ールグリッドアレイとの間に設けられることを特徴とす
るボールグリッドアレイの実装構造。3. A motherboard is connected to the solder balls of the ball grid array is provided with a high-temperature solder layer having a predetermined height on the upper surface of the pad provided in the position corresponding to the solder balls, the said ball grid array High
When implementing the warm solder layer, by the height of the high-temperature solder layer of the predetermined height, it is mounted on the same surface as the solder ball is provided a surface of the ball grid array
A predetermined electronic component and the motherboard interfere with each other that
Mounting structure of a ball grid array height direction of the gap such that there is no, characterized in that provided between the ball grid array and the motherboard. 【請求項４】 前記高温はんだ層が、前記ボールグリッ
ドアレイの前記ソルダーボールと前記マザーボードの前
記パッドとをはんだにて接合する際における前記はんだ
の溶融点よりも高い溶解温度を有することことを特徴と
する請求項３記載のボールグリッドアレイの実装構造。4. The method according to claim 1, wherein the high-temperature solder layer has a melting temperature higher than a melting point of the solder when the solder balls of the ball grid array and the pads of the motherboard are joined by solder. The mounting structure of the ball grid array according to claim 3.
JP7145689A 1995-05-19 1995-05-19 Ball grid array mounting method Expired - Fee Related JP2827965B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7145689A JP2827965B2 (en) 1995-05-19 1995-05-19 Ball grid array mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7145689A JP2827965B2 (en) 1995-05-19 1995-05-19 Ball grid array mounting method

Publications (2)

Publication Number Publication Date
JPH08316605A JPH08316605A (en) 1996-11-29
JP2827965B2 true JP2827965B2 (en) 1998-11-25

Family

ID=15390824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7145689A Expired - Fee Related JP2827965B2 (en) 1995-05-19 1995-05-19 Ball grid array mounting method

Country Status (1)

Country Link
JP (1) JP2827965B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338673A (en) * 2002-05-22 2003-11-28 Taiyo Yuden Co Ltd Circuit module and electronic apparatus comprising it
JP2007123478A (en) * 2005-10-27 2007-05-17 Shindengen Electric Mfg Co Ltd Chip-carrier package
CN105636352A (en) * 2016-01-15 2016-06-01 广东欧珀移动通信有限公司 Hardboard and mobile terminal with same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187396A (en) * 1984-10-05 1986-05-02 株式会社日立製作所 Manufacture of electronic circuit device

Also Published As

Publication number Publication date
JPH08316605A (en) 1996-11-29

Similar Documents

Publication Publication Date Title
KR100287393B1 (en) Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US5715144A (en) Multi-layer, multi-chip pyramid and circuit board structure
EP1571706B1 (en) Electronic device
US20020076910A1 (en) High density electronic interconnection
US7091065B2 (en) Method of making a center bond flip chip semiconductor carrier
EP2023387A1 (en) Semiconductor device, electronic parts module, and method for manufacturing the semiconductor device
JP3424526B2 (en) Electronic component mounting method
US7615873B2 (en) Solder flow stops for semiconductor die substrates
JP2827965B2 (en) Ball grid array mounting method
JP3554650B2 (en) Circuit board
JP2001358442A (en) Mount structure of semiconductor package
JP3719806B2 (en) Wiring board
JP2705653B2 (en) Electronic device assembly and method of manufacturing the same
JP2002026482A (en) Mounting structure of electronic component
JPS6364079B2 (en)
JP2817715B2 (en) Ball grid array type circuit board
JP5115241B2 (en) Electronic component mounting method
JPH05144821A (en) Semiconductor device
JP2751897B2 (en) Ball grid array mounting structure and mounting method
JP2000294675A (en) Chip carrier, semiconductor device and manufacture of chip carrier
JP3013682B2 (en) Solder bump and connection structure and method for electronic component using the same
JPS59215759A (en) Semiconductor device
JP2004056065A (en) Manufacturing method for electronic substrate
JP2002368038A (en) Flip-chip mounting method
JPH08213748A (en) Board and manufacture thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100918

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees