JP2812692B2 - はんだ付けの面積の電子的測定を用いてはんだ付けを検査する装置 - Google Patents
はんだ付けの面積の電子的測定を用いてはんだ付けを検査する装置Info
- Publication number
- JP2812692B2 JP2812692B2 JP63294488A JP29448888A JP2812692B2 JP 2812692 B2 JP2812692 B2 JP 2812692B2 JP 63294488 A JP63294488 A JP 63294488A JP 29448888 A JP29448888 A JP 29448888A JP 2812692 B2 JP2812692 B2 JP 2812692B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- package
- soldering
- area
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/32—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring areas
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
- G01R27/205—Measuring contact resistance of connections, e.g. of earth connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
- G01R31/71—Testing of solder joints
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】 ［発明の背景］ 発明の分野 本発明は、はんだ付けの面積の電子的測定を用いては
んだ付けを検査する装置に関する。
んだ付けを検査する装置に関する。
例えばプリント基板にパッケージあるいは電子部品を
接続する場合、確実に機能するはんだ付け、即ち例えば
温度変化及び振動に一定期間耐え得る適正な電気的接触
の確立に十分な広さ及び厚みを有するはんだ付けが必要
とされる。
接続する場合、確実に機能するはんだ付け、即ち例えば
温度変化及び振動に一定期間耐え得る適正な電気的接触
の確立に十分な広さ及び厚みを有するはんだ付けが必要
とされる。
この必要性は、回路が（例えば軍用あるいは宇宙用と
して）苛酷な環境条件下に置かれる場合ますます重大と
なる。
して）苛酷な環境条件下に置かれる場合ますます重大と
なる。
先行技術の説明 接続部の検査には様々な公知方法が有る。苛酷な環境
の下で用いられる主要な検査方法は、必要であれば双眼
顕微鏡を使用する視覚検査法である。この方法は、時間
及び経費が掛かる点、効率に限界が有る点、更に回路の
密度に制約を置く点で不利である。上記視覚検査が可能
であるためには、部品あるいはパッケージが互いに十分
離隔していなければならず、しかも形成されたはんだ付
けが総て視覚で確認できなければ、即ちパッケージある
いは部品の周辺に配置されていなければならない。この
ことは、特に接続部の個数が多い場合パッケージあるい
は部品の占めるスペースを増大する。このような事態
は、特に集積が非常に大規模に実現された集積回路に該
当する。
の下で用いられる主要な検査方法は、必要であれば双眼
顕微鏡を使用する視覚検査法である。この方法は、時間
及び経費が掛かる点、効率に限界が有る点、更に回路の
密度に制約を置く点で不利である。上記視覚検査が可能
であるためには、部品あるいはパッケージが互いに十分
離隔していなければならず、しかも形成されたはんだ付
けが総て視覚で確認できなければ、即ちパッケージある
いは部品の周辺に配置されていなければならない。この
ことは、特に接続部の個数が多い場合パッケージあるい
は部品の占めるスペースを増大する。このような事態
は、特に集積が非常に大規模に実現された集積回路に該
当する。
［発明の概要］ 本発明は、はんだ付けの面積の電子的測定を用いては
んだ付けを検査する装置を提供して従来の限界の排除を
可能にすることを目的とする。
んだ付けを検査する装置を提供して従来の限界の排除を
可能にすることを目的とする。
この目的は、本発明に従って、はんだ付けの面積の電
子的測定を用いてはんだ付けを検査する装置であって、
前記はんだ付けは電子部品のパッケージと相互接続基板
との間で接着部を形成し、前記装置は、前記基板上で前
記パッケージの下方に位置し、第一のパッドに電気的に
接続される電極を具備し、前記第一のパッドは、前記基
板上で前記パッケージの周囲の近くに位置し、該第一の
パッドは第一の電位に接続されるように構成されてお
り、前記接着部は前記パッケージの周囲の近くにやはり
位置する第二のパッドに電気的に接続され、前記装置
は、前記第二のパッドを、従って前記接着部を前記第一
の電位に対して負の電位に接続する手段と、前記接着部
と前記電極との間の電流を測定する手段とを更に具備
し、従って前記接着部は電子を放出し、放出される電子
の個数は、前記接着部の面積に応じ、前記電流は前記電
子の個数を、従って前記接着部の前記面積を表す、はん
だ付けの面積の電子的測定を用いてはんだ付けを検査す
る装置によって達成される。
子的測定を用いてはんだ付けを検査する装置であって、
前記はんだ付けは電子部品のパッケージと相互接続基板
との間で接着部を形成し、前記装置は、前記基板上で前
記パッケージの下方に位置し、第一のパッドに電気的に
接続される電極を具備し、前記第一のパッドは、前記基
板上で前記パッケージの周囲の近くに位置し、該第一の
パッドは第一の電位に接続されるように構成されてお
り、前記接着部は前記パッケージの周囲の近くにやはり
位置する第二のパッドに電気的に接続され、前記装置
は、前記第二のパッドを、従って前記接着部を前記第一
の電位に対して負の電位に接続する手段と、前記接着部
と前記電極との間の電流を測定する手段とを更に具備
し、従って前記接着部は電子を放出し、放出される電子
の個数は、前記接着部の面積に応じ、前記電流は前記電
子の個数を、従って前記接着部の前記面積を表す、はん
だ付けの面積の電子的測定を用いてはんだ付けを検査す
る装置によって達成される。
本発明のその他の目的、特徴及び成果を、添付図面に
示した非限定的な具体例によって以下に詳述する。
示した非限定的な具体例によって以下に詳述する。
添付図面の各図において、同じ構成要素には同じ参照
符号を付してあり、また明瞭に図示するために実際の寸
法は採用しなかった。
符号を付してあり、また明瞭に図示するために実際の寸
法は採用しなかった。
［好ましい具体例の説明］ 第１図に、本発明と関連するが、本発明には含まれな
い、電子部品パッケージのはんだ接着部の検査に用いら
れる装置の一例を示す。
い、電子部品パッケージのはんだ接着部の検査に用いら
れる装置の一例を示す。
図示したパッケージ１ははんだ接着部50、51及び52に
よって、プリント基板のような基板４と電気的に接続さ
れている。
よって、プリント基板のような基板４と電気的に接続さ
れている。
パッケージ１は電子部品10が設置されたベース11と、
電子部品10を覆うカバー12とを有する。電子部品10は
（接続線13、並びにベース11上あるいはベース11中にデ
ポジットされた図示しない導体によって）例えばパッケ
ージ１下面に配置されたこのパッケージ１の外部接続パ
ッドと電気的に接続されており、第１図には３個の外部
接続パッドを符号14によって示す。パッケージ１の各パ
ッド14は基板４の対応するパッド63と、接着部50〜52に
よって接続されている。
電子部品10を覆うカバー12とを有する。電子部品10は
（接続線13、並びにベース11上あるいはベース11中にデ
ポジットされた図示しない導体によって）例えばパッケ
ージ１下面に配置されたこのパッケージ１の外部接続パ
ッドと電気的に接続されており、第１図には３個の外部
接続パッドを符号14によって示す。パッケージ１の各パ
ッド14は基板４の対応するパッド63と、接着部50〜52に
よって接続されている。
接着部50、51及び52に関連するパッド63は、基板４に
よって支持された別のパッド、即ちパッド60、62及び61
とそれぞれ導体接続されている。パッド60、61及び62は
パッケージ１の周辺に配置されている。パッド60〜62の
ようなパッドは通常、部品の試験用にか、あるいは接続
部に必要な任意の調節用に設置して用いられる。
よって支持された別のパッド、即ちパッド60、62及び61
とそれぞれ導体接続されている。パッド60、61及び62は
パッケージ１の周辺に配置されている。パッド60〜62の
ようなパッドは通常、部品の試験用にか、あるいは接続
部に必要な任意の調節用に設置して用いられる。
この例によれば、試験されるべき接着部の上方に電極
７が配置される。電極７には相対的に高い電位が印加さ
れ、試験されるべきはんだ接着部に対応する外部接続パ
ッドには、例えばプローブチップ８によって相対的に低
い電位が印加される。図示した例では試験される接着部
は接着部50であり、従ってプローブチップ８は対応する
周辺パッド60に当てられる。好ましい具体例では、プロ
ーブチップ８は例えば着脱可能なスリーブのような形態
の電気絶縁材料によって被覆されており、それによって
当然ながら端部での電子放出を除いた一切の望ましくな
い電子放出が防止されている。一変形例においてスリー
ブは、望ましくない電子放出を更に減少するべく、プロ
ーブチップ８がパッド60に接触した時パッド60をも囲繞
するような寸法を有し得る。
７が配置される。電極７には相対的に高い電位が印加さ
れ、試験されるべきはんだ接着部に対応する外部接続パ
ッドには、例えばプローブチップ８によって相対的に低
い電位が印加される。図示した例では試験される接着部
は接着部50であり、従ってプローブチップ８は対応する
周辺パッド60に当てられる。好ましい具体例では、プロ
ーブチップ８は例えば着脱可能なスリーブのような形態
の電気絶縁材料によって被覆されており、それによって
当然ながら端部での電子放出を除いた一切の望ましくな
い電子放出が防止されている。一変形例においてスリー
ブは、望ましくない電子放出を更に減少するべく、プロ
ーブチップ８がパッド60に接触した時パッド60をも囲繞
するような寸法を有し得る。
第１図では電極７を、パッケージ１の全体を覆って伸
長するものとして示した。他の場合には、電極７はより
小さい面積を有し得る。例えば、電極７の面積は試験さ
れるべき接着部の面積と実質的に同等であり得る。
長するものとして示した。他の場合には、電極７はより
小さい面積を有し得る。例えば、電極７の面積は試験さ
れるべき接着部の面積と実質的に同等であり得る。
この装置は次のように機能する。
試験される接着部50はパッド60及びプローブチップ８
によって低い方の電位と接続され、従ってカソードを構
成して電子を放出し、この放出は電子放出面の面積、即
ちこの例では接着部50の側面の面積に比例して行なわれ
る。放出された電子の一部はアノードとして機能する電
極７によって直接捕捉され、また他の一部は試験される
接着部50とアノード７との間に場合によって配置された
ガス原子をイオン化する。イオン化によってもたらされ
る電子もアノード７によって収集される。これらの電子
の全部によって、試験される接着部50の上記側面の面
積、電極７及び 50間に存在するガスの圧力、アノード７とカソード50と
の間に印加される電圧並びにこれらの電極７、50の互い
との間隔に従属する電流が創出される。
によって低い方の電位と接続され、従ってカソードを構
成して電子を放出し、この放出は電子放出面の面積、即
ちこの例では接着部50の側面の面積に比例して行なわれ
る。放出された電子の一部はアノードとして機能する電
極７によって直接捕捉され、また他の一部は試験される
接着部50とアノード７との間に場合によって配置された
ガス原子をイオン化する。イオン化によってもたらされ
る電子もアノード７によって収集される。これらの電子
の全部によって、試験される接着部50の上記側面の面
積、電極７及び 50間に存在するガスの圧力、アノード７とカソード50と
の間に印加される電圧並びにこれらの電極７、50の互い
との間隔に従属する電流が創出される。
即ち、試験される接着部の面積以外のパラメータが固
定されている場合、電流を測定すれば該面積が求められ
ると考えられる。面積の測定によってはんだ接着部の品
質を検査することができる。面積が所定値に比較してあ
まりに大きい場合は、はんだが過剰に広がり、短絡が生
起しかねないことが示唆される。反対に、面積が所定値
に比較してあまりに小さい場合は、電気的及び／または
機械的接続が好ましく実現されていない恐れが有る。
定されている場合、電流を測定すれば該面積が求められ
ると考えられる。面積の測定によってはんだ接着部の品
質を検査することができる。面積が所定値に比較してあ
まりに大きい場合は、はんだが過剰に広がり、短絡が生
起しかねないことが示唆される。反対に、面積が所定値
に比較してあまりに小さい場合は、電気的及び／または
機械的接続が好ましく実現されていない恐れが有る。
この装置の一変形例では、電流測定をより正確にし、
かつ特に周囲ガスの圧力変動を排除するために、付加的
な電極（図示せず）によって発生される電流が周期的に
測定され、その際付加的な電極は基準電極として機能
し、好ましくは試験される接着部の面積に近似する既知
面積を有する。
かつ特に周囲ガスの圧力変動を排除するために、付加的
な電極（図示せず）によって発生される電流が周期的に
測定され、その際付加的な電極は基準電極として機能
し、好ましくは試験される接着部の面積に近似する既知
面積を有する。
別の変形例によれば、印加電圧の極性は、電極７を周
期的にカソードとして使用するべく周期的に反転され
る。電極７はその面積が既知であるので基準電極として
用いられ得、この方法によっても電流測定は標準化され
得る。通常、カソードとアノードとの間に印加される電
圧はDC電圧でもAC電圧でもよい。
期的にカソードとして使用するべく周期的に反転され
る。電極７はその面積が既知であるので基準電極として
用いられ得、この方法によっても電流測定は標準化され
得る。通常、カソードとアノードとの間に印加される電
圧はDC電圧でもAC電圧でもよい。
この装置は、はんだ接着部の体積の測定も可能にす
る。測定される電流は電極間の電圧並びに電極同士の間
隔にも従属し、その他のパラメータが固定されていれば
電圧を変化させることによって電極同士の（平均）間隔
が求められるので、上記体積測定はこの事実を用いて実
施される。アノードと基板（４）との間隔が既知である
ことから接着部の厚みと、従って対応する体積とが求め
られ、なぜなら接着部の側面の面積は既に測定されてい
るからである。この付加的測定は、はんだ付けの品質が
二つの部分を接続する材料の量に関連するので有用であ
る。
る。測定される電流は電極間の電圧並びに電極同士の間
隔にも従属し、その他のパラメータが固定されていれば
電圧を変化させることによって電極同士の（平均）間隔
が求められるので、上記体積測定はこの事実を用いて実
施される。アノードと基板（４）との間隔が既知である
ことから接着部の厚みと、従って対応する体積とが求め
られ、なぜなら接着部の側面の面積は既に測定されてい
るからである。この付加的測定は、はんだ付けの品質が
二つの部分を接続する材料の量に関連するので有用であ
る。
第2a図及び第2b図に、この装置の、同一基板上に取り
付けられた複数個の部品あるいはパッケージを試験し得
る一変形例を示す。
付けられた複数個の部品あるいはパッケージを試験し得
る一変形例を示す。
第2a図は、装置の部分断面図である。この図も第１図
同様、基板４上に配置されたパッケージ１と、プローブ
チップ８及びパッド60を介して低い方の電位と接続され
た試験される接着部50とを示す。
同様、基板４上に配置されたパッケージ１と、プローブ
チップ８及びパッド60を介して低い方の電位と接続され
た試験される接着部50とを示す。
ただ１個であった電極７は、パッケージ１に比較して
幅の狭い複数個の電極70によって置き換えられている。
これらの電極70のうちのただ１個に高い方の電位が印加
される。
幅の狭い複数個の電極70によって置き換えられている。
これらの電極70のうちのただ１個に高い方の電位が印加
される。
第2b図は、装置の上面図である。この図は複数個の部
品あるいはパッケージ15を支持した基板４を概略的に示
し、特に試験される接着部50を有する部品１と、低い方
の電位と接続されたパッド60とを示す。電極70は平行線
状に配置されている。
品あるいはパッケージ15を支持した基板４を概略的に示
し、特に試験される接着部50を有する部品１と、低い方
の電位と接続されたパッド60とを示す。電極70は平行線
状に配置されている。
電極70を上記のように配置することによって、電子の
放出を適正位置で実現すること、並びに試験する接着部
からの電子放出のみに対応する電流を集めることが可能
となり、その際複数個のパッドが相互接続されている基
板４のような基板においては１個のパッド（パッド60）
に電位を印加するとその他のパッドで電圧が不足するこ
とが公知である。幅の狭いストリップの形態のアノード
を用いることで、同一アノードに対して複数個の接着部
が電子を放出する恐れをほぼゼロにすることができる。
放出を適正位置で実現すること、並びに試験する接着部
からの電子放出のみに対応する電流を集めることが可能
となり、その際複数個のパッドが相互接続されている基
板４のような基板においては１個のパッド（パッド60）
に電位を印加するとその他のパッドで電圧が不足するこ
とが公知である。幅の狭いストリップの形態のアノード
を用いることで、同一アノードに対して複数個の接着部
が電子を放出する恐れをほぼゼロにすることができる。
別の変形例（図示せず）では、電子の放出は、例えば
プローブチップ８の支持部に固定された小面積（即ち試
験されるべき接着部の面積にほぼ等しい面積）のアノー
ドを用いることによって適正位置に実現される。
プローブチップ８の支持部に固定された小面積（即ち試
験されるべき接着部の面積にほぼ等しい面積）のアノー
ドを用いることによって適正位置に実現される。
第３図に、本発明による装置の一具体例を示す。この
図は例えば２個の接着部によって基板４と接続されたパ
ッケージ１を概略的に示し、上記２個の接着部のうち符
号50を付された方の接着部は上述例同様、側方に位置す
るパッド60と接続されている。
図は例えば２個の接着部によって基板４と接続されたパ
ッケージ１を概略的に示し、上記２個の接着部のうち符
号50を付された方の接着部は上述例同様、側方に位置す
るパッド60と接続されている。
この具体例では、パッケージ１の下方に、従って試験
されるべき接着部50の近傍に配置するべく構成された電
極73を基板４が支持している。電極73は側方に位置する
パッド71と、接着部50が側方パッド60と接続されている
のと同様にして接続されている。上述例同様パッド60は
低い方の電位と接続され、第１図の電極７と同様に機能
する電極73はパッド71及びプローブチップ75によって高
い方の電位と接続される。
されるべき接着部50の近傍に配置するべく構成された電
極73を基板４が支持している。電極73は側方に位置する
パッド71と、接着部50が側方パッド60と接続されている
のと同様にして接続されている。上述例同様パッド60は
低い方の電位と接続され、第１図の電極７と同様に機能
する電極73はパッド71及びプローブチップ75によって高
い方の電位と接続される。
それによって接着部50は電子を放出し、接着部50と電
極73との間で測定される電流が接着部50の側面の面積を
表す。
極73との間で測定される電流が接着部50の側面の面積を
表す。
第４図に、本発明による装置の変形例を示す。この例
では低い方の電位は試験されるべき接着部に、パッケー
ジを介して印加される。
では低い方の電位は試験されるべき接着部に、パッケー
ジを介して印加される。
第４図も、２個の接着部によって基板４と接続された
パッケージ１を示し、上記２個の接着部のうち符号50を
付された方が試験される。陽極はこの図では、例えば第
３図に示した例のものと同様で、即ちパッケージ１下方
で基板４上に配置された電極73の形態である。
パッケージ１を示し、上記２個の接着部のうち符号50を
付された方が試験される。陽極はこの図では、例えば第
３図に示した例のものと同様で、即ちパッケージ１下方
で基板４上に配置された電極73の形態である。
この変形例では、パッケージ１は上方パッド53を有
し、パッド53はパッケージ１側部において伸長して接着
部50に達している。そこで、低い方の電位と接続された
プローブチップ８はパッド53に当てられ、それによって
接着部50に低い方の電位を印加する。
し、パッド53はパッケージ１側部において伸長して接着
部50に達している。そこで、低い方の電位と接続された
プローブチップ８はパッド53に当てられ、それによって
接着部50に低い方の電位を印加する。
第５図に、装置の別の変形例を示す。この例ではアノ
ードがパッケージによって支持される。
ードがパッケージによって支持される。
第５図でも、パッケージ１は基板４と複数個のはんだ
接着部によって接続されており、上記はんだ接着部のう
ち符号50を付された接着部が試験される。接着部50は例
えば第４図に関して説明したような接続によって、即ち
パッケージ１上に配置されたパッド53を介して低い方の
電位と接続される。
接着部によって接続されており、上記はんだ接着部のう
ち符号50を付された接着部が試験される。接着部50は例
えば第４図に関して説明したような接続によって、即ち
パッケージ１上に配置されたパッド53を介して低い方の
電位と接続される。
この変形例では、ここで符号72を付して示すアノード
はパッケージ１自体の下面、即ち接着部が配置されてい
る面に取り付けられている。高い方の電位の印加は、プ
ローブチップ75がパッケージ１上に配置されたパッド73
と接触することによって実現される。パッド73とアノー
ド72とは、例えばパッケージ１内部で接続される。
はパッケージ１自体の下面、即ち接着部が配置されてい
る面に取り付けられている。高い方の電位の印加は、プ
ローブチップ75がパッケージ１上に配置されたパッド73
と接触することによって実現される。パッド73とアノー
ド72とは、例えばパッケージ１内部で接続される。
第６図に、装置の別の変形例を示す。この例ではアノ
ードがパッケージのカバー自体によって構成される。
ードがパッケージのカバー自体によって構成される。
第６図も、特に試験される接着部50によって基板４と
接続されたパッケージ１を示し、かつ接着部50に低い方
の電位を印加するのに用いられる第３図に示したような
パッド60及びプローブチップ８をも一例として示す。
接続されたパッケージ１を示し、かつ接着部50に低い方
の電位を印加するのに用いられる第３図に示したような
パッド60及びプローブチップ８をも一例として示す。
この変形例では、アノードはパッケージ１のカバー76
によって構成されており、カバー76に高い方の電位がプ
ローブチップ75によって印加される。当然ながら、この
変形例はカバー76が導電性であり、かつパッケージ１の
その他の部分から絶縁されている場合にのみ用いること
ができる。
によって構成されており、カバー76に高い方の電位がプ
ローブチップ75によって印加される。当然ながら、この
変形例はカバー76が導電性であり、かつパッケージ１の
その他の部分から絶縁されている場合にのみ用いること
ができる。
第７図に、装置の別の変形例を示す。この例ではアノ
ードがパッケージの周辺において基板上に配置される。
ードがパッケージの周辺において基板上に配置される。
第７図に示したパッケージ１も、接着部50によって基
板４と接続されている。接着部50は低い方の電位と、例
えば第３図に示したようにして接続されている。
板４と接続されている。接着部50は低い方の電位と、例
えば第３図に示したようにして接続されている。
この変形例では、アノードはパッケージ１周辺におい
て基板４上に配置されたパッド74によって構成されてお
り、このパッド74にプローブチップ75が電位を印加す
る。
て基板４上に配置されたパッド74によって構成されてお
り、このパッド74にプローブチップ75が電位を印加す
る。
第８図に、装置の別の変形例を示す。この変形例は
“周辺グリッド”型のパッケージに関連する。
“周辺グリッド”型のパッケージに関連する。
パッケージ１は基板４と、主にフレームもしくは“周
辺グリッド”によって支持された１組の接続部によって
電気的に接続されており、第８図ではそれらの接続部の
うちの１個を符号54によって示す。上記グリッドの、パ
ッケージ１に固定された接続部は基板４のパッド、例え
ばパッド55とはんだ付けによって接続されている。
辺グリッド”によって支持された１組の接続部によって
電気的に接続されており、第８図ではそれらの接続部の
うちの１個を符号54によって示す。上記グリッドの、パ
ッケージ１に固定された接続部は基板４のパッド、例え
ばパッド55とはんだ付けによって接続されている。
基板４は更に、プローブチップ75によって高い方の電
位と接続されるパッド74を有する。低い方の電位と接続
されたプローブチップ８は接続部54の、例えばパッケー
ジ１の上方レベルに位置する上方部分に接触する。装置
が先に述べたように機能し、接続部54とパッド55とから
成るユニットからアノード74へと電子が放出される。
位と接続されるパッド74を有する。低い方の電位と接続
されたプローブチップ８は接続部54の、例えばパッケー
ジ１の上方レベルに位置する上方部分に接触する。装置
が先に述べたように機能し、接続部54とパッド55とから
成るユニットからアノード74へと電子が放出される。
第9a図及び第9b図はそれぞれ、第１図に示した装置の
一変形例の断面図及び上面図である。この変形例では測
定されるべき表面がチャンバ内に配置され、かつチャン
バ内で電子ビームが用いられる。
一変形例の断面図及び上面図である。この変形例では測
定されるべき表面がチャンバ内に配置され、かつチャン
バ内で電子ビームが用いられる。
第9a図に、パッケージ１を初め複数個のパッケージを
支持する基板４と、高い方の電位並びに低い方の電位と
それぞれ接続されたアノード７及びプローブチップ８と
を示す。これらの構成要素から成るユニット全体がチャ
ンバＥ内に配置されている。チャンバＥ内の圧力は、例
えば外部圧力より低下させて、数ミリバールの範囲内で
あり得る高さにされている。
支持する基板４と、高い方の電位並びに低い方の電位と
それぞれ接続されたアノード７及びプローブチップ８と
を示す。これらの構成要素から成るユニット全体がチャ
ンバＥ内に配置されている。チャンバＥ内の圧力は、例
えば外部圧力より低下させて、数ミリバールの範囲内で
あり得る高さにされている。
チャンバＥ内には、電子ビームＦを発生する手段も配
置されている。この手段は例えば電子放出カソードＫ並
びに電子収集アノードＡの形態であり、電子ビームＦは
試験されるべき接着部と電極７との間においてチャンバ
Ｅ内を通過する。
置されている。この手段は例えば電子放出カソードＫ並
びに電子収集アノードＡの形態であり、電子ビームＦは
試験されるべき接着部と電極７との間においてチャンバ
Ｅ内を通過する。
補助的なビームＦによって、電極７とプローブチップ
８との間に必要な電圧を減少することが可能となる。
８との間に必要な電圧を減少することが可能となる。
第9b図は第9a図に示した変形例の上面図であり、この
図からは、１個のアノードＡではなく複数個のアノード
A1、A2、……、Ai、……、Anが設置されていることが知
見される。試験される特定部品に従いアノードA1〜Anの
中からただ１個のアノードが選択されて、高い方の電位
を印加され、それによってビームＦは試験されるべき部
品のみの上を通過し、即ち電子の放出が適正位置で実現
される。
図からは、１個のアノードＡではなく複数個のアノード
A1、A2、……、Ai、……、Anが設置されていることが知
見される。試験される特定部品に従いアノードA1〜Anの
中からただ１個のアノードが選択されて、高い方の電位
を印加され、それによってビームＦは試験されるべき部
品のみの上を通過し、即ち電子の放出が適正位置で実現
される。
このように、表面の面積を測定する装置を用いること
によってはんだ付けの品質を検査することが可能であ
り、その際検査ははんだ付けの側面の面積並びに対応す
る体積を測定することによって実施され、このような検
査ははんだ付けが視覚で確認可能であるかどうかにかか
わらず、また上記表面の形状（平坦であるか、展開可能
であるか、あるいは展開可能でも平坦でもないか）から
も、またはんだ付けの、（例えば“パッドグリッドアレ
イ”として公知であるような）パッケージはんだ付け、
（例えば“フリップチップ”として公知であるような）
部品はんだ付けその他のいかなる用途からも独立に可能
であることは明白である。上記検査は、試験されるべき
接着部各々に関して得られた値を一定の範囲内に予め設
定した基準値と比較することによって、あるいはまた１
組のはんだ付け表面総ての面積を連続的に測定して平均
値を求め、極端な値を拾い出すことによって実施され得
る。
によってはんだ付けの品質を検査することが可能であ
り、その際検査ははんだ付けの側面の面積並びに対応す
る体積を測定することによって実施され、このような検
査ははんだ付けが視覚で確認可能であるかどうかにかか
わらず、また上記表面の形状（平坦であるか、展開可能
であるか、あるいは展開可能でも平坦でもないか）から
も、またはんだ付けの、（例えば“パッドグリッドアレ
イ”として公知であるような）パッケージはんだ付け、
（例えば“フリップチップ”として公知であるような）
部品はんだ付けその他のいかなる用途からも独立に可能
であることは明白である。上記検査は、試験されるべき
接着部各々に関して得られた値を一定の範囲内に予め設
定した基準値と比較することによって、あるいはまた１
組のはんだ付け表面総ての面積を連続的に測定して平均
値を求め、極端な値を拾い出すことによって実施され得
る。
装置は、例えば特にシルクスクリーン印刷法で基板に
デポジットされた導電パターンの検査にも用いられ得
る。
デポジットされた導電パターンの検査にも用いられ得
る。
装置はまた、第10図に示したように絶縁パターンの検
査に用いることもできる。
査に用いることもできる。
第10図に示した絶縁基板90には絶縁パターン91がデポ
ジットされており、今、このパターン91の面積が検査さ
れるものとする。検査のために、基板90の反対側にパタ
ーン91の面積に近い面積を有する導電パターン93がデポ
ジットされ、このパターン93に低い方の電位がプローブ
チップ94によって印加される。パターン91上方には、高
い方の電位と接続された電極92が配置される。
ジットされており、今、このパターン91の面積が検査さ
れるものとする。検査のために、基板90の反対側にパタ
ーン91の面積に近い面積を有する導電パターン93がデポ
ジットされ、このパターン93に低い方の電位がプローブ
チップ94によって印加される。パターン91上方には、高
い方の電位と接続された電極92が配置される。
導電パターン93は、絶縁パターン91表面に低い方の電
位が印加されることを可能にするべく機能する。電極92
及び93間の電位差はDCあるいはACである。従って、装置
は先に述べたのと同様に機能する。
位が印加されることを可能にするべく機能する。電極92
及び93間の電位差はDCあるいはACである。従って、装置
は先に述べたのと同様に機能する。
第１図は本発明に関連する装置の、電子部品パッケージ
のはんだ付けの検査に用いられる例の説明図、第2a図及
び第2b図は装置の、同一基板上に取り付けられた複数個
の部品あるいはパッケージの接続部の検査に用いられる
変形例の説明図、第３図、第４図は本発明の装置の具体
例の説明図、第５図〜第８図は第３図、第４図に示した
装置の様々な変形例の説明図、第9a図及び第9b図は第１
図に示した装置の、補助的な電子ビームが用いられる変
形例の説明図、第10図は第１図に示した装置の、絶縁層
の検査に用いられる別の具体例の説明図である。 ７……電極、60,61,62……パッド。
のはんだ付けの検査に用いられる例の説明図、第2a図及
び第2b図は装置の、同一基板上に取り付けられた複数個
の部品あるいはパッケージの接続部の検査に用いられる
変形例の説明図、第３図、第４図は本発明の装置の具体
例の説明図、第５図〜第８図は第３図、第４図に示した
装置の様々な変形例の説明図、第9a図及び第9b図は第１
図に示した装置の、補助的な電子ビームが用いられる変
形例の説明図、第10図は第１図に示した装置の、絶縁層
の検査に用いられる別の具体例の説明図である。 ７……電極、60,61,62……パッド。
Claims (3)
- 【請求項１】はんだ付けの面積の電子的測定を用いては
んだ付けを検査する装置であって、 前記はんだ付けは電子部品のパッケージ（１）と相互接
続基板（４）との間で接着部（50）を形成し、 前記装置は、前記基板上で前記パッケージの下方に位置
し、第一のパッド（71）に電気的に接続される電極（7
3）を具備し、 前記第一のパッドは、前記基板上で前記パッケージの周
囲の近くに位置し、該第一のパッドは第一の電位に接続
されるように構成されており、前記接着部は前記パッケ
ージの周囲の近くにはやり位置する第二のパッド（60,5
3）に電気的に接続され、 前記装置は、前記第二のパッドを、従って前記接着部を
前記第一の電位に対して負の電位に接続する手段と、前
記接着部と前記電極との間の電流を測定する手段とを更
に具備し、従って前記接着部は電子を放出し、放出され
る電子の個数は、前記接着部の面積に応じ、前記電流は
前記電子の個数を、従って前記接着部の前記面積を表
す、はんだ付けの面積の電子的測定を用いてはんだ付け
を検査する装置。 - 【請求項２】前記第二のパッド（53）はパッケージ
（１）の側面に位置し、前記接着部（50）と電気的に接
している、請求項１に記載の装置。 - 【請求項３】前記第二のパッド（60）は前記基板（４）
上に位置する、請求項１に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8716072A FR2623615B1 (fr) | 1987-11-20 | 1987-11-20 | Dispositif de mesure electronique d'une surface, notamment applicable au controle de connexion |
| FR8716072 | 1987-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01162103A JPH01162103A (ja) | 1989-06-26 |
| JP2812692B2 true JP2812692B2 (ja) | 1998-10-22 |
Family
ID=9356986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63294488A Expired - Lifetime JP2812692B2 (ja) | 1987-11-20 | 1988-11-21 | はんだ付けの面積の電子的測定を用いてはんだ付けを検査する装置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0317440B1 (ja) |
| JP (1) | JP2812692B2 (ja) |
| DE (1) | DE3850638T2 (ja) |
| ES (1) | ES2056118T3 (ja) |
| FR (1) | FR2623615B1 (ja) |
| HK (1) | HK14797A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124660A (en) | 1990-12-20 | 1992-06-23 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
| US5557209A (en) * | 1990-12-20 | 1996-09-17 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
| US5625292A (en) * | 1990-12-20 | 1997-04-29 | Hewlett-Packard Company | System for measuring the integrity of an electrical contact |
| US5696451A (en) * | 1992-03-10 | 1997-12-09 | Hewlett-Packard Co. | Identification of pin-open faults by capacitive coupling |
| FR2940521B1 (fr) | 2008-12-19 | 2011-11-11 | 3D Plus | Procede de fabrication collective de modules electroniques pour montage en surface |
| CN105865319A (zh) * | 2016-03-31 | 2016-08-17 | 华为技术有限公司 | 一种印制电路板pcb的测试方法、pcb的制作方法以及pcb |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4507605A (en) * | 1982-05-17 | 1985-03-26 | Testamatic, Incorporated | Method and apparatus for electrical and optical inspection and testing of unpopulated printed circuit boards and other like items |
| IL68568A0 (en) * | 1983-05-04 | 1983-09-30 | Optrotech Ltd | Apparatus and method for automatic inspection of printed circuitboards |
| DE3445213A1 (de) * | 1984-12-12 | 1986-06-12 | Degussa Ag, 6000 Frankfurt | Verfahren und vorrichtung zur kontrolle der bindungsqualitaet von kontaktstuecken |
-
1987
- 1987-11-20 FR FR8716072A patent/FR2623615B1/fr not_active Expired - Lifetime
-
1988
- 1988-11-18 EP EP88402902A patent/EP0317440B1/fr not_active Expired - Lifetime
- 1988-11-18 ES ES88402902T patent/ES2056118T3/es not_active Expired - Lifetime
- 1988-11-18 DE DE3850638T patent/DE3850638T2/de not_active Expired - Fee Related
- 1988-11-21 JP JP63294488A patent/JP2812692B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-05 HK HK14797A patent/HK14797A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3850638D1 (de) | 1994-08-18 |
| DE3850638T2 (de) | 1995-01-12 |
| JPH01162103A (ja) | 1989-06-26 |
| EP0317440A1 (fr) | 1989-05-24 |
| FR2623615B1 (fr) | 1991-01-25 |
| EP0317440B1 (fr) | 1994-07-13 |
| ES2056118T3 (es) | 1994-10-01 |
| FR2623615A1 (fr) | 1989-05-26 |
| HK14797A (en) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7262613B2 (en) | Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object | |
| US6373258B2 (en) | Non-contact board inspection probe | |
| JP3022312B2 (ja) | プローブカードの製造方法 | |
| US6483324B1 (en) | System for measuring humidity | |
| JPH07191080A (ja) | 電気接続の完全性を測定するための装置と方法 | |
| JP2812692B2 (ja) | はんだ付けの面積の電子的測定を用いてはんだ付けを検査する装置 | |
| JP5374079B2 (ja) | 検査用接触構造体 | |
| JPWO2020145073A1 (ja) | 接触端子、検査治具、及び検査装置 | |
| US5010447A (en) | Divided capacitor mounting pads | |
| US4621232A (en) | Inspection of unsintered single layer or multilayer ceramics using a broad area electrical contacting structure | |
| JPH11248748A (ja) | プローブカード | |
| JPS63138745A (ja) | プロ−バ用載置台の構造 | |
| EP0066087B1 (en) | Inspection of unsintered single layer or multilayer ceramics using a broad area electrical contacting structure | |
| US20220357362A1 (en) | Inspection jig and inspection device | |
| JP2980952B2 (ja) | プローブボード | |
| JP2006038760A (ja) | 表面抵抗率計測用プローブ及び表面抵抗率の計測方法 | |
| KR100890190B1 (ko) | 프로브 카드 제조방법 | |
| JP4181019B2 (ja) | 基板検査装置及び基板検査方法 | |
| JP3804047B2 (ja) | 回路基板の検査装置および検査方法 | |
| JPH03224246A (ja) | プローブ装置 | |
| CN117148027A (zh) | 电迁移测试装置及方法 | |
| KR20210050292A (ko) | Pcb 검사장치 및 그 검사방법 | |
| JPS6225439A (ja) | 真空試料台 | |
| JP2020067433A (ja) | 放射線検出素子 | |
| JP2006184291A (ja) | 回路基板の検査装置および検査方法 |