JP2811310B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP2811310B2 JP2811310B2 JP63202900A JP20290088A JP2811310B2 JP 2811310 B2 JP2811310 B2 JP 2811310B2 JP 63202900 A JP63202900 A JP 63202900A JP 20290088 A JP20290088 A JP 20290088A JP 2811310 B2 JP2811310 B2 JP 2811310B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- saw
- switch
- oscillation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はマルチシンセサイザや無線機、レーダー、IF
F等で使用される発振回路に関する。
F等で使用される発振回路に関する。
（従来の技術） マルチ周波数方式の無線機等においては複数の周波数
を選択的に出力することができる発振回路によって予め
設定されている周波数の信号を得ている。
を選択的に出力することができる発振回路によって予め
設定されている周波数の信号を得ている。
第７図はこのような無線機等に搭載される従来のマル
チ周波数発振回路の一例を示すブロック図である。
チ周波数発振回路の一例を示すブロック図である。
この図に示すマルチ周波数発振回路は例えば数百MHz
から数GHz程度の極めて高い周波数を得るためのもので
あり、水晶振動子を振動させて予め設定されている周波
数の信号を発生する複数の発振回路本体101と、これら
発振回路本体101によってえられた信号を逓倍する複数
の逓倍回路102と、これら逓倍回路102によって逓倍され
た信号をフィルタリングして高調波やスプリアス等を除
去する複数のバンドパスフィルタ（BPF）103と、スイッ
チ回路104からの制御信号に基づいて前記各バンドパス
フィルタ103から出力される信号の１つを選択するRFス
イッチ回路105とを備え、各発振回路101を発振させて得
られた各周波数の信号を１つ選択してこれを次段回路
（図示は省略）するに供給する。
から数GHz程度の極めて高い周波数を得るためのもので
あり、水晶振動子を振動させて予め設定されている周波
数の信号を発生する複数の発振回路本体101と、これら
発振回路本体101によってえられた信号を逓倍する複数
の逓倍回路102と、これら逓倍回路102によって逓倍され
た信号をフィルタリングして高調波やスプリアス等を除
去する複数のバンドパスフィルタ（BPF）103と、スイッ
チ回路104からの制御信号に基づいて前記各バンドパス
フィルタ103から出力される信号の１つを選択するRFス
イッチ回路105とを備え、各発振回路101を発振させて得
られた各周波数の信号を１つ選択してこれを次段回路
（図示は省略）するに供給する。
しかしながらこのような従来のマルチ周波数発振回路
においては次に述べるような問題があった。
においては次に述べるような問題があった。
（１）複数の発振回路本体101等を同時に発振させてい
るため回路全体の消費電力が大きい。
るため回路全体の消費電力が大きい。
（２）スプリアス等を除くためにバンドパスフィルタ10
3を必要とするため回路全体の形状を小さくすることが
できない。
3を必要とするため回路全体の形状を小さくすることが
できない。
（３）部品点数が多いからMTBF（信頼性）が悪い。
（発明の目的） 本発明は上記の事情に鑑みてなされたものであって、
回路全体の消費電力を低減させることができるとともに
回路全体の形状を小さくすることができ、またスプリア
ス等が発生するのを防止することができる発振回路を提
供することを目的としている。
回路全体の消費電力を低減させることができるとともに
回路全体の形状を小さくすることができ、またスプリア
ス等が発生するのを防止することができる発振回路を提
供することを目的としている。
（発明の概要） 上記の問題点を解決するために本発明による発振回路
においては、複数のSAW素子と、これらSAW素子のうちい
ずれか１つを選択する為に前記SAW素子の入力側と出力
側にそれぞれ設けられた２つの高速スイッチング回路
と、これら高速スイッチング回路によって選択されたSA
W素子を用いて発振動作を行う１つの増幅回路とを備え
たことを特徴としている。
においては、複数のSAW素子と、これらSAW素子のうちい
ずれか１つを選択する為に前記SAW素子の入力側と出力
側にそれぞれ設けられた２つの高速スイッチング回路
と、これら高速スイッチング回路によって選択されたSA
W素子を用いて発振動作を行う１つの増幅回路とを備え
たことを特徴としている。
（実施例） 第１図は本発明による発振回路の第１実施例を示すブ
ロック図である。
ロック図である。
この図に示す発振回路は、発振動作を行なう発振回路
本体１と、この発振回路本体１を共振させて発振動作を
継続させるSAW回路２と、このSAW回路２の選択動作を制
御するスイッチ回路３とを備えている。
本体１と、この発振回路本体１を共振させて発振動作を
継続させるSAW回路２と、このSAW回路２の選択動作を制
御するスイッチ回路３とを備えている。
発振回路本体１は、発振動作を行なうトランジスタ14
と、このトランジスタ14のベース側に設けられるバイア
ス回路６と、前記トランジスタ14のコレクタ側に設けら
れるコレクタ回路９と、このコレクタ回路９から出力さ
れる信号を次段回路（図示は省略する）に伝達するコン
デンサ13と、前記トランジスタ14のエミッタ側に設けら
れるエミッタ回路12とを備えている。
と、このトランジスタ14のベース側に設けられるバイア
ス回路６と、前記トランジスタ14のコレクタ側に設けら
れるコレクタ回路９と、このコレクタ回路９から出力さ
れる信号を次段回路（図示は省略する）に伝達するコン
デンサ13と、前記トランジスタ14のエミッタ側に設けら
れるエミッタ回路12とを備えている。
この場合、前記バイアス回路６はバイアス電圧を決め
る抵抗４、５によって構成されている。
る抵抗４、５によって構成されている。
またコレクタ回路９はタンク回路を形成するためのコ
ンデンサ７とコイル８とによって構成されている。
ンデンサ７とコイル８とによって構成されている。
またエミッタ回路12はエミッタ電流の電流経路となる
抵抗10と、発振安定用のコンデンサ11とによって構成さ
れている。
抵抗10と、発振安定用のコンデンサ11とによって構成さ
れている。
そして発振回路本体１は、スイッチ回路３から出力さ
れる選択信号に基づいてSAW回路２の共振周波数を切り
替えて必要な周波数の信号を発生しこれを次段回路（図
示は省略する）に供給する。
れる選択信号に基づいてSAW回路２の共振周波数を切り
替えて必要な周波数の信号を発生しこれを次段回路（図
示は省略する）に供給する。
また、SAW回路２は第２図に示す如く前記スイッチ回
路３の出力に基づいて選択信号を発生するRFスイッチド
ライバ回路16と、このRFスイッチドライバ回路16の出力
に基づいて１つの共通端子と複数の選択端子のいずれか
とを接続させるRFスイッチ回路17、18と、これらRFスイ
ッチ回路17の各選択端子間に各々接続される複数のSAW
共振回路19a〜19nとを備えている。
路３の出力に基づいて選択信号を発生するRFスイッチド
ライバ回路16と、このRFスイッチドライバ回路16の出力
に基づいて１つの共通端子と複数の選択端子のいずれか
とを接続させるRFスイッチ回路17、18と、これらRFスイ
ッチ回路17の各選択端子間に各々接続される複数のSAW
共振回路19a〜19nとを備えている。
この場合、各SAW共振回路19a〜19nは各々、共振周波
数が互いに異なるように設定されている。
数が互いに異なるように設定されている。
そして、前記スイッチ回路３から供給される選択信号
に基づいてSAW共振回路19a〜19nの１つが選択され、こ
の選択されたSAW共振回路によって前記トランジスタ14
のコレクタ側とベース側と接続して前記発振回路１を発
振させる。
に基づいてSAW共振回路19a〜19nの１つが選択され、こ
の選択されたSAW共振回路によって前記トランジスタ14
のコレクタ側とベース側と接続して前記発振回路１を発
振させる。
この場合、前記RFスイッチ回路17は第３図に示す如く
入力端子と接地点との間に介挿されるコイル21と、前記
共通端子と各選択端子との間に各々介挿される複数のス
イッチ部22a〜22nとを備えている。
入力端子と接地点との間に介挿されるコイル21と、前記
共通端子と各選択端子との間に各々介挿される複数のス
イッチ部22a〜22nとを備えている。
各スイッチ部22a〜22nは各々２つのコイル23、24と、
これらコイル23、24の接続点と選択端子との間に介挿さ
れるピンダイオード25と、前記コイル24のバイアス信号
入力側（選択信号入力側）に介挿される貫通コンデンサ
26とを備えており、各々前記RFスイッチドライバ回路16
から選択信号が供給されたときオン状態となって前記共
通端子と選択端子とを導通させる。
これらコイル23、24の接続点と選択端子との間に介挿さ
れるピンダイオード25と、前記コイル24のバイアス信号
入力側（選択信号入力側）に介挿される貫通コンデンサ
26とを備えており、各々前記RFスイッチドライバ回路16
から選択信号が供給されたときオン状態となって前記共
通端子と選択端子とを導通させる。
またRFスイッチ回路18も上述したRFスイッチ回路17と
同様に構成されている。
同様に構成されている。
このようにこの実施例においてはスイッチ回路３が選
択信号を出力すれは、SAW回路２のRFスイッチドライバ
回路16がRFスイッチ回路17、18を制御して複数のSAW共
振回路19a〜19nから１つを選択し、これをトランジスタ
14のコレクタ・ベース間に介挿させて発振回路本体１を
発振させるようにしたので、発振素子数（増幅回路数）
を少なくした分だけ従来のものと比べて回路全体の消費
電力を低減させることができる。
択信号を出力すれは、SAW回路２のRFスイッチドライバ
回路16がRFスイッチ回路17、18を制御して複数のSAW共
振回路19a〜19nから１つを選択し、これをトランジスタ
14のコレクタ・ベース間に介挿させて発振回路本体１を
発振させるようにしたので、発振素子数（増幅回路数）
を少なくした分だけ従来のものと比べて回路全体の消費
電力を低減させることができる。
またSAW共振器19a〜19nを使用して必要な周波数の信
号を直接発振させるようにしているので、逓倍を行なう
ことなく直接高い周波数の発振が可能になり、これによ
ってスプリアス等が発生するのを防止することができ
る。
号を直接発振させるようにしているので、逓倍を行なう
ことなく直接高い周波数の発振が可能になり、これによ
ってスプリアス等が発生するのを防止することができ
る。
またスプリアスが発生しないので従来必要とされてた
バンドパスフィルタを不要にすることができこれによっ
て回路全体の形状を小さくすることができる。
バンドパスフィルタを不要にすることができこれによっ
て回路全体の形状を小さくすることができる。
第４図は本発明による発振回路の第２実施例を示すブ
ロック図である。
ロック図である。
この図に示す発振回路は、発振動作を行なう発振回路
本体30と、この発振回路本体30の出力側に得られた信号
を入力側に帰還して前記発振回路本体30に発振動作を継
続させるSAW回路33と、このSAW回路33の信号遅延時間を
制御するスイッチ回路34とを備えている。
本体30と、この発振回路本体30の出力側に得られた信号
を入力側に帰還して前記発振回路本体30に発振動作を継
続させるSAW回路33と、このSAW回路33の信号遅延時間を
制御するスイッチ回路34とを備えている。
発振回路本体30は、抵抗35、36によって構成されるバ
イアス回路37と、２つのコイル38、39とコンデンサ40と
によって構成されるコレクタ回路41と、このコレクタ回
路41から出力される信号を次段回路（図示は省略する）
に伝達するコンデンサ42と、抵抗43とコンデンサ44とに
よって構成されるエミッタ回路45と、発振動作を行なう
トランジスタ46と、コレクタ回路41で得られた信号を前
記SAW回路33に供給するコイル47と、２つのコンデンサ4
8、49とコイル50とから構成され前記SAW回路33から出力
される信号を前記トランジスタ46のベースに供給する信
号伝達回路51とを備えている。
イアス回路37と、２つのコイル38、39とコンデンサ40と
によって構成されるコレクタ回路41と、このコレクタ回
路41から出力される信号を次段回路（図示は省略する）
に伝達するコンデンサ42と、抵抗43とコンデンサ44とに
よって構成されるエミッタ回路45と、発振動作を行なう
トランジスタ46と、コレクタ回路41で得られた信号を前
記SAW回路33に供給するコイル47と、２つのコンデンサ4
8、49とコイル50とから構成され前記SAW回路33から出力
される信号を前記トランジスタ46のベースに供給する信
号伝達回路51とを備えている。
またSAW回路33は第５図に示すようにRFスイッチドラ
イバ回路16と、RFスイッチ回路17、18と、複数のSAWデ
ィレーライン55a〜55nとを備えている。
イバ回路16と、RFスイッチ回路17、18と、複数のSAWデ
ィレーライン55a〜55nとを備えている。
この場合、各SAWディレーライン55a〜55nの遅延時間
は互いに異なるように設定されている。
は互いに異なるように設定されている。
そして、スイッチ回路34から選択信号が出力されたと
きSAW回路33のRFスイッチドライバ回路16がRFスイッチ
回路17、18を制御して複数のSAWディレーライン55a〜55
nのうちから１つを選択する。
きSAW回路33のRFスイッチドライバ回路16がRFスイッチ
回路17、18を制御して複数のSAWディレーライン55a〜55
nのうちから１つを選択する。
これによってトランジスタ46のコレクタが出力する信
号が今選択されたSAWディレーラインを通って同トラン
ジスタ46のベースに帰還しそのSAWディレーラインに対
応した周波数にて発振回路本体30が発振する。
号が今選択されたSAWディレーラインを通って同トラン
ジスタ46のベースに帰還しそのSAWディレーラインに対
応した周波数にて発振回路本体30が発振する。
このようにトランジスタ46の出力を入力側に帰還する
ように構成しても、上述した第１実施例と同様な効果を
得ることができる。
ように構成しても、上述した第１実施例と同様な効果を
得ることができる。
また上述した各実施例においてはピンダイオード25に
よって構成したRFスイッチ回路17、18を使用している
が、第６図に示すようにガリウムひ素FET（GAASFET）5
6、57と、２つのコイル58、59とによって構成されるス
イッチ部60a〜60nを使用したRFスイッチ回路17aを用い
るようにしても良い。
よって構成したRFスイッチ回路17、18を使用している
が、第６図に示すようにガリウムひ素FET（GAASFET）5
6、57と、２つのコイル58、59とによって構成されるス
イッチ部60a〜60nを使用したRFスイッチ回路17aを用い
るようにしても良い。
（発明の効果） 以上説明したように本発明によれば、回路全体の消費
電力を低減させることができるとともに回路全体の形状
を小さくすることができ、またスプリアス等が発生する
のを防止することができる。
電力を低減させることができるとともに回路全体の形状
を小さくすることができ、またスプリアス等が発生する
のを防止することができる。
第１図は本発明による発振回路の第１実施例を示すブロ
ック図、第２図は第１図に示すSAW回路の詳細なブロッ
ク図、第３図は第２図に示すRFスイッチ回路の詳細を示
す回路図、第４図は本発明による発振回路の第２実施例
を示すブロック図、第５図は第４図に示すSAW回路の詳
細なブロック図、第６図は本発明による発振回路で使用
することができる他のRFスイッチ回路例を示す回路図、
第７図は従来からある発振回路の一例を示すブロック図
である。 14……増幅回路（トランジスタ）、17、18……高速スイ
ッチング回路（RFスイッチ回路）、19a〜19n……SAW素
子（SAW共振回路）。
ック図、第２図は第１図に示すSAW回路の詳細なブロッ
ク図、第３図は第２図に示すRFスイッチ回路の詳細を示
す回路図、第４図は本発明による発振回路の第２実施例
を示すブロック図、第５図は第４図に示すSAW回路の詳
細なブロック図、第６図は本発明による発振回路で使用
することができる他のRFスイッチ回路例を示す回路図、
第７図は従来からある発振回路の一例を示すブロック図
である。 14……増幅回路（トランジスタ）、17、18……高速スイ
ッチング回路（RFスイッチ回路）、19a〜19n……SAW素
子（SAW共振回路）。
Claims (1)
- 【請求項１】複数のSAW素子と、これらSAW素子のうちい
ずれか１つを選択する為に前記SAW素子の入力側と出力
側にそれぞれ設けられた２つの高速スイッチング回路
と、これら高速スイッチング回路によって選択されたSA
W素子を用いて発振動作を行う１つの増幅回路とを備え
たことを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63202900A JP2811310B2 (ja) | 1988-08-15 | 1988-08-15 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63202900A JP2811310B2 (ja) | 1988-08-15 | 1988-08-15 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0251903A JPH0251903A (ja) | 1990-02-21 |
| JP2811310B2 true JP2811310B2 (ja) | 1998-10-15 |
Family
ID=16465058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63202900A Expired - Lifetime JP2811310B2 (ja) | 1988-08-15 | 1988-08-15 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811310B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6040216B2 (ja) * | 1977-03-31 | 1985-09-10 | 株式会社村田製作所 | テレビジヨンチユ−ナ |
| AT368702B (de) * | 1979-11-30 | 1982-11-10 | Tyrolia Freizeitgeraete | Skibremse |
-
1988
- 1988-08-15 JP JP63202900A patent/JP2811310B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0251903A (ja) | 1990-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6223210A (ja) | 局部発振回路 | |
| US6163222A (en) | Buffer amplifier with frequency selective mechanism | |
| CA1129019A (en) | Crystal controlled oscillators | |
| JP2811310B2 (ja) | 発振回路 | |
| JP2001060826A (ja) | ２バンド発振装置 | |
| JPH07106851A (ja) | 発振回路 | |
| US4843349A (en) | UHF crystal oscillator | |
| JPH07212128A (ja) | 発振回路 | |
| JPH02216940A (ja) | 変調器 | |
| JP2003032039A (ja) | 圧電発振回路 | |
| JP2001127544A (ja) | ２バンド発振装置 | |
| JPH07321603A (ja) | チューナ | |
| JP2001111342A (ja) | ２バンド発振器 | |
| JP2005006130A (ja) | ２周波切替型高周波水晶発振器 | |
| US3437934A (en) | Series resonant circuit for coupling output of mixer to input of intermediate frequency amplifier | |
| JP2565979B2 (ja) | 局部発振回路 | |
| JP2551330B2 (ja) | ミキサ回路 | |
| JPH07297640A (ja) | 周波数切換型発振器 | |
| JPH0648972Y2 (ja) | 局部発振回路 | |
| JPH10178316A (ja) | 発振器 | |
| JP2001339240A (ja) | 電圧制御発振器 | |
| JPH066134A (ja) | 水晶振動子を有する発振回路 | |
| JPH09121231A (ja) | 変調器 | |
| JPH0323721Y2 (ja) | ||
| JP2636293B2 (ja) | 集積回路およびそれを用いたラジオ受信機 |