JP2810248B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2810248B2 JP2810248B2 JP3074582A JP7458291A JP2810248B2 JP 2810248 B2 JP2810248 B2 JP 2810248B2 JP 3074582 A JP3074582 A JP 3074582A JP 7458291 A JP7458291 A JP 7458291A JP 2810248 B2 JP2810248 B2 JP 2810248B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- metal base
- semiconductor
- insulating frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子、特に半導体
集積回路素子を収容するための半導体素子収納用パッケ
ージに関し、より詳細には同一のパッケージに複数個の
半導体集積回路素子を収容することができる半導体素子
収納用パッケージに関するものである。
集積回路素子を収容するための半導体素子収納用パッケ
ージに関し、より詳細には同一のパッケージに複数個の
半導体集積回路素子を収容することができる半導体素子
収納用パッケージに関するものである。
【０００２】
【従来技術及びその課題】近時、コンピューター等の情
報処理装置はその小型化、高速化が急激に進んでおり、
このためそれを構成する半導体素子も小型化が進み、関
連する半導体素子はその複数個が同一のパッケージ内に
収容されるようになってきた。
報処理装置はその小型化、高速化が急激に進んでおり、
このためそれを構成する半導体素子も小型化が進み、関
連する半導体素子はその複数個が同一のパッケージ内に
収容されるようになってきた。
【０００３】従来、複数個の半導体素子を収容する半導
体素子収納用パッケージは通常、図2 に示す如く、アル
ミナセラミックス等の電気絶縁材料から成り、その上面
に複数個の半導体素子13を収容するための凹部11a 及び
該凹部11a 底面から上面にかけて導出されたタングステ
ン(W)、モリブデン(Mo)等の高融点金属粉末から成るメ
タライズ配線層14を有する絶縁基体11と、蓋体12とから
構成されており、絶縁基体11の凹部11a 底面に複数個の
半導体素子13を接着材を介し接着固定するとともに該複
数個の半導体素子13の各入出力電極をボンディングワイ
ヤ15を介してメタライズ配線層14に接続させ、しかる
後、絶縁基体11の上部に蓋体12をガラス、樹脂等の封止
材16を介して取着接合し、絶縁基体11と蓋体12とから成
る容器内部に複数個の半導体素子13を気密に封止するこ
とによって半導体装置となる。
体素子収納用パッケージは通常、図2 に示す如く、アル
ミナセラミックス等の電気絶縁材料から成り、その上面
に複数個の半導体素子13を収容するための凹部11a 及び
該凹部11a 底面から上面にかけて導出されたタングステ
ン(W)、モリブデン(Mo)等の高融点金属粉末から成るメ
タライズ配線層14を有する絶縁基体11と、蓋体12とから
構成されており、絶縁基体11の凹部11a 底面に複数個の
半導体素子13を接着材を介し接着固定するとともに該複
数個の半導体素子13の各入出力電極をボンディングワイ
ヤ15を介してメタライズ配線層14に接続させ、しかる
後、絶縁基体11の上部に蓋体12をガラス、樹脂等の封止
材16を介して取着接合し、絶縁基体11と蓋体12とから成
る容器内部に複数個の半導体素子13を気密に封止するこ
とによって半導体装置となる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは、絶縁基体11に設け
た凹部11a 内に複数個の半導体素子13を収容するため該
凹部11a は広面積のものとなり、同時に絶縁基体11に蓋
体12を取着接合させる面積も極めて広いもとなってき
た。そのため絶縁基体11の凹部11a 底面に複数個の半導
体素子13を接着固定した後、絶縁基体11の上面に蓋体12
を封止材16を介して取着接合し、絶縁基体11と蓋体12と
から成る容器内部に複数個の半導体素子13を気密封止す
る場合、絶縁基体11と蓋体12の接合面積が広いことに起
因して両者の接合が不完全となる危険性が高く、絶縁基
体11と蓋体12の接合が不完全となると容器の気密封止が
破れ、内部に収容した複数個の半導体素子を長期間にわ
たり正常、且つ安定に作動させることができなくなると
いう欠点を有していた。
来の半導体素子収納用パッケージは、絶縁基体11に設け
た凹部11a 内に複数個の半導体素子13を収容するため該
凹部11a は広面積のものとなり、同時に絶縁基体11に蓋
体12を取着接合させる面積も極めて広いもとなってき
た。そのため絶縁基体11の凹部11a 底面に複数個の半導
体素子13を接着固定した後、絶縁基体11の上面に蓋体12
を封止材16を介して取着接合し、絶縁基体11と蓋体12と
から成る容器内部に複数個の半導体素子13を気密封止す
る場合、絶縁基体11と蓋体12の接合面積が広いことに起
因して両者の接合が不完全となる危険性が高く、絶縁基
体11と蓋体12の接合が不完全となると容器の気密封止が
破れ、内部に収容した複数個の半導体素子を長期間にわ
たり正常、且つ安定に作動させることができなくなると
いう欠点を有していた。
【０００５】また前記従来の半導体素子収納用パッケー
ジは絶縁基体11を構成するアルミナセラミックスの熱伝
導率が約20W/m.K と低いものであるのに対し、絶縁基体
11の凹部11a 内には複数個の半導体素子13が収容される
こと及び各半導体素子13の発生する熱が近時の半導体素
子の高密度化、高集積化に伴い各々増大してきているこ
と等から各半導体素子13を作動させた際、各半導体素子
13の発生する熱は大気中に良好に放出させことができ
ず、その結果、各半導体素子13を高温とし各半導体素子
13に熱破壊を起こさせたり、特性に熱変化を与え、誤動
作を生じさせたりするという欠点を有していた。
ジは絶縁基体11を構成するアルミナセラミックスの熱伝
導率が約20W/m.K と低いものであるのに対し、絶縁基体
11の凹部11a 内には複数個の半導体素子13が収容される
こと及び各半導体素子13の発生する熱が近時の半導体素
子の高密度化、高集積化に伴い各々増大してきているこ
と等から各半導体素子13を作動させた際、各半導体素子
13の発生する熱は大気中に良好に放出させことができ
ず、その結果、各半導体素子13を高温とし各半導体素子
13に熱破壊を起こさせたり、特性に熱変化を与え、誤動
作を生じさせたりするという欠点を有していた。
【０００６】
【課題を解決するための手段】本発明は上面に半導体素
子が載置される載置部を有する金属基体上に、該載置部
を囲繞するようにして絶縁枠体を取着して成る半導体素
子収納用パッケージにおいて、前記金属基体の載置部に
載置される半導体素子とは別の半導体素子を収容するた
めの少なくとも一つの貫通孔を有することを特徴とする
ものである。
子が載置される載置部を有する金属基体上に、該載置部
を囲繞するようにして絶縁枠体を取着して成る半導体素
子収納用パッケージにおいて、前記金属基体の載置部に
載置される半導体素子とは別の半導体素子を収容するた
めの少なくとも一つの貫通孔を有することを特徴とする
ものである。
【０００７】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
る。
【０００８】図1 は本発明の半導体素子収納用パッケー
ジの一実施例を示す断面図であり、1 は金属基体、2 は
絶縁枠体である。
ジの一実施例を示す断面図であり、1 は金属基体、2 は
絶縁枠体である。
【０００９】前記金属基体1 はその上面略中央部に半導
体素子3aを載置固定させるための凸状の載置部1aを有
し、該載置部1a上には半導体素子3aが接着材を介して固
定される。
体素子3aを載置固定させるための凸状の載置部1aを有
し、該載置部1a上には半導体素子3aが接着材を介して固
定される。
【００１０】前記金属基体1 は、例えば銅−タングステ
ン合金等の良熱伝導性の金属から成り、該銅−タングス
テン合金はその熱伝導率が150W/m.Kと高いことから半導
体素子4aが発生する熱を直接吸収するとともに該吸収し
た熱を大気中に良好に放出することができ、これによっ
て半導体素子3aは作動時の熱によって高温となり、熱破
壊したり、特性に熱変化を生じることは皆無となる。
ン合金等の良熱伝導性の金属から成り、該銅−タングス
テン合金はその熱伝導率が150W/m.Kと高いことから半導
体素子4aが発生する熱を直接吸収するとともに該吸収し
た熱を大気中に良好に放出することができ、これによっ
て半導体素子3aは作動時の熱によって高温となり、熱破
壊したり、特性に熱変化を生じることは皆無となる。
【００１１】尚、前記金属基体1 を構成する銅─タング
ステン合金は、例えばタングテン粉末( 粒径約10μm)を
1000Kg/cm2 の圧力で加圧成形するとともにこれを還元
雰囲気中、約1500℃の温度で焼成して多孔質のタングス
テン焼結体を得、次に1100℃の温度で加熱溶融させた銅
を前記タングステン焼結体の多孔部分に毛管現象を利用
して含浸させることによって製作される。
ステン合金は、例えばタングテン粉末( 粒径約10μm)を
1000Kg/cm2 の圧力で加圧成形するとともにこれを還元
雰囲気中、約1500℃の温度で焼成して多孔質のタングス
テン焼結体を得、次に1100℃の温度で加熱溶融させた銅
を前記タングステン焼結体の多孔部分に毛管現象を利用
して含浸させることによって製作される。
【００１２】また前記金属基体1 はその上面に、該金属
基体1 に設けた凸状の載置部1aを囲繞するようにして絶
縁枠体2 が取着されており、金属基体1 と絶縁枠体2 と
で半導体素子3aを収容するための凹部A が形成される。
基体1 に設けた凸状の載置部1aを囲繞するようにして絶
縁枠体2 が取着されており、金属基体1 と絶縁枠体2 と
で半導体素子3aを収容するための凹部A が形成される。
【００１３】前記絶縁枠体2 はアルミナセラミックス等
の電気絶縁材料から成り、例えばアルミナ(Al 2 O 3 )
、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO)
等の原料粉末に適当な有機溶剤、溶媒を添加混合して
泥漿状となすとともにこれをドクターブレード法を採用
することによってセラミックグリーンシート( セラミッ
ク生シート) を形成し、しかる後、前記セラミックグリ
ーンシートに適当な打ち抜き加工を施すとともに複数枚
積層し、高温( 約1600℃) で焼成することによって得ら
れる。
の電気絶縁材料から成り、例えばアルミナ(Al 2 O 3 )
、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO)
等の原料粉末に適当な有機溶剤、溶媒を添加混合して
泥漿状となすとともにこれをドクターブレード法を採用
することによってセラミックグリーンシート( セラミッ
ク生シート) を形成し、しかる後、前記セラミックグリ
ーンシートに適当な打ち抜き加工を施すとともに複数枚
積層し、高温( 約1600℃) で焼成することによって得ら
れる。
【００１４】前記絶縁枠体2 はその下面にタングステ
ン、モリブデン等の高融点金属粉末から成るメタライズ
金属層4 が被着されており、該メタライズ金属層4 と金
属基体1 とを銀ロウ等のロウ材を介しロウ付けすること
によって金属基体1 上に取着される。
ン、モリブデン等の高融点金属粉末から成るメタライズ
金属層4 が被着されており、該メタライズ金属層4 と金
属基体1 とを銀ロウ等のロウ材を介しロウ付けすること
によって金属基体1 上に取着される。
【００１５】また前記絶縁枠体2 にはその表面から内部
を介し上面にかけてタングステン、モリブデン等の高融
点金属粉末から成るメタライズ配線層5が被着してあ
り、該メタライズ配線層5 は半導体素子3aの各入出力電
極を外部電気回路に接続する作用を為し、その一端には
半導体素子3aの入出力電極に接続されたボンディングワ
イヤ6 が、また他端には外部リードピン7 が取着され、
外部リードピン7 を外部電気回路に接続することによっ
て半導体素子3aの各入出力電極はメタライズ配線層5 及
びボンディングワイヤ6 を介し外部電気回路に電気的に
接続されることとなる。
を介し上面にかけてタングステン、モリブデン等の高融
点金属粉末から成るメタライズ配線層5が被着してあ
り、該メタライズ配線層5 は半導体素子3aの各入出力電
極を外部電気回路に接続する作用を為し、その一端には
半導体素子3aの入出力電極に接続されたボンディングワ
イヤ6 が、また他端には外部リードピン7 が取着され、
外部リードピン7 を外部電気回路に接続することによっ
て半導体素子3aの各入出力電極はメタライズ配線層5 及
びボンディングワイヤ6 を介し外部電気回路に電気的に
接続されることとなる。
【００１６】前記絶縁枠体2 はまたその上面に蓋体8aが
ガラス、樹脂等の封止材を介して取着され、これによっ
て半導体素子3aは金属基体1 と絶縁枠体2 、蓋体8aとか
ら成る容器内部に気密に封止される。
ガラス、樹脂等の封止材を介して取着され、これによっ
て半導体素子3aは金属基体1 と絶縁枠体2 、蓋体8aとか
ら成る容器内部に気密に封止される。
【００１７】尚、この場合、金属基体1 と絶縁枠体2 、
蓋体8aとで形成される容器内部は半導体素子3aのみを収
容する狭い面積のものであり、絶縁枠体2 と蓋体8aの接
合部面積も狭い。そのため絶縁枠体2 に蓋体8aを封止材
を介し接着する際、その接着は極めて信頼性の高いもの
となり、その結果、容器内部の気密封止を完全として内
部に収容する半導体素子3aを長期間にわたり正常、且つ
安定に作動させることが可能となる。
蓋体8aとで形成される容器内部は半導体素子3aのみを収
容する狭い面積のものであり、絶縁枠体2 と蓋体8aの接
合部面積も狭い。そのため絶縁枠体2 に蓋体8aを封止材
を介し接着する際、その接着は極めて信頼性の高いもの
となり、その結果、容器内部の気密封止を完全として内
部に収容する半導体素子3aを長期間にわたり正常、且つ
安定に作動させることが可能となる。
【００１８】また前記上面に絶縁枠体2 が取着された金
属基体1 は絶縁枠体2 の取着領域において2 つの貫通孔
1bが形成されている。
属基体1 は絶縁枠体2 の取着領域において2 つの貫通孔
1bが形成されている。
【００１９】前記金属基体1 に設けた2 つの貫通孔1bは
金属基体1 の載置部1a上に固定された半導体素子3aとは
別の半導体素子3bを収容するための空所を形成する作用
を為し、該貫通孔1b内の底面、即ち絶縁枠体2 の下面に
は半導体素子3bが接着材を介して取着固定され、これに
よって貫通孔1b内に半導体素子3bが各々収容されること
となる。
金属基体1 の載置部1a上に固定された半導体素子3aとは
別の半導体素子3bを収容するための空所を形成する作用
を為し、該貫通孔1b内の底面、即ち絶縁枠体2 の下面に
は半導体素子3bが接着材を介して取着固定され、これに
よって貫通孔1b内に半導体素子3bが各々収容されること
となる。
【００２０】尚、前記金属基体1 に設けた2 つの貫通孔
1bは、金属基体1 にドリル等を用いた従来周知の金属孔
あけ加工法を採用することによって所定の大きさに形成
される。
1bは、金属基体1 にドリル等を用いた従来周知の金属孔
あけ加工法を採用することによって所定の大きさに形成
される。
【００２１】前記貫通孔1b内に収容される半導体素子3b
はまたその各々の入出力電極が絶縁枠体2 に設けたメタ
ライズ配線層5 にボンディングワイヤ6aを介して接続さ
れ、該半導体素子3bの各入出力電極はボンディングワイ
ヤ6a及びメタライズ配線層5を介して外部リードピン7
に、或いは金属基体1 の載置部1a上に固定された半導体
素子3aの入出力電極に各々、電気的に接続されることと
なる。
はまたその各々の入出力電極が絶縁枠体2 に設けたメタ
ライズ配線層5 にボンディングワイヤ6aを介して接続さ
れ、該半導体素子3bの各入出力電極はボンディングワイ
ヤ6a及びメタライズ配線層5を介して外部リードピン7
に、或いは金属基体1 の載置部1a上に固定された半導体
素子3aの入出力電極に各々、電気的に接続されることと
なる。
【００２２】また前記貫通孔1b内に固定収容される半導
体素子3bは、金属基体1 に蓋体8bを封止材を介して取着
させ、貫通孔1bを蓋体8bで塞ぐことによって内部に気密
に封止される。
体素子3bは、金属基体1 に蓋体8bを封止材を介して取着
させ、貫通孔1bを蓋体8bで塞ぐことによって内部に気密
に封止される。
【００２３】尚、この場合、金属基体1 に設けた貫通孔
1bは半導体素子3bのみを収容する狭い面積のものであ
り、金属基体1 と蓋体8bの接合部面積も狭い。そのため
金属基体1 に蓋体8bを封止材を介し接着する際、その接
着は極めて信頼性の高いものとなり、その結果、半導体
素子3bの気密封止を完全として半導体素子3bを長期間に
わたり正常、且つ安定に作動させることが可能となる。
1bは半導体素子3bのみを収容する狭い面積のものであ
り、金属基体1 と蓋体8bの接合部面積も狭い。そのため
金属基体1 に蓋体8bを封止材を介し接着する際、その接
着は極めて信頼性の高いものとなり、その結果、半導体
素子3bの気密封止を完全として半導体素子3bを長期間に
わたり正常、且つ安定に作動させることが可能となる。
【００２４】また前記貫通孔1b内に収容される半導体素
子3bはその周囲が銅−タングステン合金等の良熱伝導性
の金属から成る金属基体1 であることから半導体素子3b
が作動時に発生する熱は金属基体1 を介して大気中に良
好に放出され、その結果、半導体素子3bを低温として常
に安定に作動させることが可能となる。
子3bはその周囲が銅−タングステン合金等の良熱伝導性
の金属から成る金属基体1 であることから半導体素子3b
が作動時に発生する熱は金属基体1 を介して大気中に良
好に放出され、その結果、半導体素子3bを低温として常
に安定に作動させることが可能となる。
【００２５】かくして金属基体１の半導体素子載置部1a
上に半導体素子3aを、また貫通孔1bの底面に半導体素子
3bを各々取着固定し、各半導体素子3a、3bの各入出力電
極をボンディングワイヤ6 、6aを介してメタライズ配線
層5 に接続するとともに蓋体8a、8bを絶縁枠体2 及び金
属基体1 に封止材を介して取着し、半導体素子3a、3bを
気密に封止することによって製品としての半導体装置と
なる。
上に半導体素子3aを、また貫通孔1bの底面に半導体素子
3bを各々取着固定し、各半導体素子3a、3bの各入出力電
極をボンディングワイヤ6 、6aを介してメタライズ配線
層5 に接続するとともに蓋体8a、8bを絶縁枠体2 及び金
属基体1 に封止材を介して取着し、半導体素子3a、3bを
気密に封止することによって製品としての半導体装置と
なる。
【００２６】尚、本発明は上述の実施例に限定されるも
のではなく本発明の要旨を逸脱しない範囲であれば種々
の変更は可能であり、例えば金属基体1 に設ける貫通孔
1bは1 つでも、或いは3 つ以上であってもよい。
のではなく本発明の要旨を逸脱しない範囲であれば種々
の変更は可能であり、例えば金属基体1 に設ける貫通孔
1bは1 つでも、或いは3 つ以上であってもよい。
【００２７】また絶縁枠体2 に形成されたメタライズ配
線層5 及び外部リードピン7 はその露出する外表面にニ
ッケルや金等の耐蝕性に優れ、且つ良導電性である金属
をメッキにより1.0 乃至20.0μmの厚みに層着しておく
と、メタライズ配線層5 及び外部リードピン7の酸化腐
食が有効に防止されるとともにメタライズ配線層5 への
ボンディングワイヤ6 、6aの接続及び外部リードピン7
の外部電気回路への接続が極めて強固なものとなる。従
って、メタライズ配線層5 及び外部リードピン7 はその
露出する外表面にニッケルや金等の金属をメッキにより
1.0 乃至20.0μm の厚みに層着しておくことが好まし
い。
線層5 及び外部リードピン7 はその露出する外表面にニ
ッケルや金等の耐蝕性に優れ、且つ良導電性である金属
をメッキにより1.0 乃至20.0μmの厚みに層着しておく
と、メタライズ配線層5 及び外部リードピン7の酸化腐
食が有効に防止されるとともにメタライズ配線層5 への
ボンディングワイヤ6 、6aの接続及び外部リードピン7
の外部電気回路への接続が極めて強固なものとなる。従
って、メタライズ配線層5 及び外部リードピン7 はその
露出する外表面にニッケルや金等の金属をメッキにより
1.0 乃至20.0μm の厚みに層着しておくことが好まし
い。
【００２８】
【発明の効果】本発明によれば、上面に半導体素子が載
置される載置部を有する金属基体上に、該載置部を囲繞
するようにして絶縁枠体を取着して成る半導体素子収納
用パッケージにおいて、前記金属基体の載置部に載置さ
れる半導体素子とは別の半導体素子を収容するための少
なくとも一つの貫通孔を形成したことから１つのパッケ
ージ内に関連する複数個の半導体素子を各々別個の凹部
内に収容することができ、その結果、各半導体素子を収
容する凹部の面積が狭いものとなり、各半導体素子を気
密に封止するための蓋体と絶縁枠体、金属基体との接合
部面積も極めて狭いものとなって両者の接合強度を極め
て強固なものとなし、これによって内部に収容する半導
体素子を完全に気密封止して半導体素子を長期間にわた
り正常、且つ安定に作動させることが可能となる。
置される載置部を有する金属基体上に、該載置部を囲繞
するようにして絶縁枠体を取着して成る半導体素子収納
用パッケージにおいて、前記金属基体の載置部に載置さ
れる半導体素子とは別の半導体素子を収容するための少
なくとも一つの貫通孔を形成したことから１つのパッケ
ージ内に関連する複数個の半導体素子を各々別個の凹部
内に収容することができ、その結果、各半導体素子を収
容する凹部の面積が狭いものとなり、各半導体素子を気
密に封止するための蓋体と絶縁枠体、金属基体との接合
部面積も極めて狭いものとなって両者の接合強度を極め
て強固なものとなし、これによって内部に収容する半導
体素子を完全に気密封止して半導体素子を長期間にわた
り正常、且つ安定に作動させることが可能となる。
【００２９】またパッケージ内に収容される複数個の半
導体素子はその各々の作動時に発生する熱が金属基体を
介して大気中に良好に放出され、その結果、各半導体素
子を低温として半導体素子に常に安定した作動を行わせ
ることも可能となる。
導体素子はその各々の作動時に発生する熱が金属基体を
介して大気中に良好に放出され、その結果、各半導体素
子を低温として半導体素子に常に安定した作動を行わせ
ることも可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
１・・・・・・金属基体 １ａ・・・・・半導体素子載置部 １ｂ・・・・・貫通孔 ２・・・・・・絶縁枠体 ３ａ，３ｂ・・半導体素子 ５・・・・・・メタライズ配線層 ８ａ、８ｂ・・蓋体
Claims (1)
- 【請求項１】上面に第１の半導体素子が載置される載置
部を有する金属基体上に、該載置部を囲繞するようにし
て絶縁枠体を取着して成る半導体素子収納用パッケージ
であって、前記金属基体の載置部の外周領域に少なくと
も一つの貫通孔を設け、該貫通孔と上記絶縁枠体の下面
とで形成される凹部内に第２の半導体素子を収容するよ
うになした複数個の半導体素子を収容し得る半導体素子
収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3074582A JP2810248B2 (ja) | 1991-03-13 | 1991-03-13 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3074582A JP2810248B2 (ja) | 1991-03-13 | 1991-03-13 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04284653A JPH04284653A (ja) | 1992-10-09 |
| JP2810248B2 true JP2810248B2 (ja) | 1998-10-15 |
Family
ID=13551304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3074582A Expired - Fee Related JP2810248B2 (ja) | 1991-03-13 | 1991-03-13 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2810248B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0270459U (ja) * | 1988-11-18 | 1990-05-29 |
-
1991
- 1991-03-13 JP JP3074582A patent/JP2810248B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04284653A (ja) | 1992-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP2810248B2 (ja) | 半導体素子収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP2763417B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP2543153Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2735759B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2000183236A (ja) | 半導体素子収納用パッケージ | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746802B2 (ja) | 半導体装置 | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP2713841B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740606B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |