JP2808813B2 - 映像情報補間回路 - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、撮像素子の複数の画素のうち欠陥のある画
素の位置における映像情報を他の位置の画素からの映像
情報により補間する映像情報補間回路に関し、例えば、
電荷結合素子（CCD:Charge Coupled Device）等の固体
撮像素子に含まれている欠陥画素からの撮像出力に起因
する画質劣化を該撮像出力に対する信号処理により回避
するのに利用される。

Ｂ 発明の概要 本発明は、撮像素子の複数の画素のうち欠陥のある画
素の位置における画像情報を他の位置の画素からの映像
情報により補間する映像情報補間回路において、欠陥の
ある画素の近傍に位置する複数の画素からそれぞれ出力
される映像信号のレベルを互いに比較し、その比較結果
に基づいて選択した画素の映像情報を用いて上記欠陥の
ある画素の位置における映像情報を補間により求めるこ
とにより、常に正常な映像情報を得ることができるよう
にしたものである。

Ｃ 従来の技術 一般に、半導体により形成したCCD等の固体撮像素子
では、半導体の局部的な結晶欠陥等により異常な撮像信
号を出力する欠陥画素を生じ、この欠陥画素からの撮像
出力に起因する画質劣化を生じることが知られている。
上記固体撮像素子における欠陥画素としては、、例え
ば、その撮像出力によるモニタ画面上の画像に黒点とし
て現れる黒傷欠陥画素や白点として現れる白傷欠陥画素
が知られている。

従来、上述の如き固体撮像素子に含まれる欠陥画素に
よる撮像出力に起因する画質劣化を該撮像出力に対する
信号処理により回避するには、例えば、固体撮像素子の
画素毎に欠陥の有無を示す情報をメモリに記憶してお
き、このメモリの情報に基づいて、欠陥画素の隣の画素
から得られる撮像出力を欠陥画素からの撮像出力に置き
換える所謂０次ホールド補間による欠陥補正処理を行う
ようにしていた。なお、このように固体撮像素子の画素
毎に欠陥の有無を示す情報を記憶するのでは、上記固体
撮像素子の総画素数に相当する膨大な記憶容量を有する
メモリを用いなければならないので、本願出願人は、画
素毎に欠陥の有無を記憶する代わりに、固体撮像素子に
含まれる欠陥画素の位置を示すデータとして、欠陥画素
間の距離を符号化してメモリに記憶することにより、記
憶容量を削減するようにしたものを先に提案している
（特公昭60−34872号公報参照）。

Ｄ 発明が解決しようとする課題 ところで、従来の０次ホールド補間による欠陥補正処
理では、欠陥画素の撮像出力をその水平ライン上の左側
の画素の撮像出力で置き換えるので、第10図に示すよう
に欠陥画素A_BRを含む固体撮像素子により水平方向に周
波数の高い縞状のパターン（Ｐ）を撮像した撮像出力に
対して欠陥補正処理を施した場合に、上記欠陥補正処理
を施した場合A_CPが目立ってしまうという問題点があっ
た。

また、従来、上記欠陥補正処理をアナログ回路で行っ
ていたので、位相合わせが困難であるという問題点もあ
った。

そこで、本発明は、上述の如き従来の問題点に鑑み、
撮像素子の複数の画素のうち欠陥のある画素の位置にお
ける映像情報を他の位置の画素からの映像情報により補
間する映像情報補間回路において、欠陥補正処理を施し
た場所が目立つことのない補間処理を行うことができる
ようにすることを目的とするものである。

Ｅ 課題を解決するための手段 本発明は、上記課題を解決して上記目的を達成するた
めに、撮像素子の複数の画素のうち欠陥のある画素の位
置における映像情報を他の位置の画素からの映像情報に
より補間する映像情報補間回路において、上記欠陥のあ
る画素（ｘ）に水平ラインで隣接する２近傍画素
（ｅ），（ｄ）及び上記欠陥のある画素（ｘ）に対して
１水平ライン前に位置する３近傍画素（ｃ），（ｂ），
（ａ）からそれぞれ出力される映像信号のレベルを示す
D_e,D_d,D_c,D_b,D_aについて、隣接する２画素間の差分の絶
対値|D_c−D_e|,|D_c−D_b|,|D_b−D_a|,|D_a−D_d|を互いに比
較する比較手段と、該比較手段による比較結果に基づい
て補間に用いる画素の映像情報を選択する選択手段と、
該選択手段により選択された画素の映像情報に基づいて
上記欠陥のある画素の位置における映像情報を補間によ
り求める補間手段とを備えることを特徴とするものであ
る。

Ｆ 作用 本発明に係る映像情報補間回路において、比較手段
は、欠陥のある画素の近傍に位置する複数の画素からそ
れぞれ出力される映像信号のレベルを互いに比較する。
これにより、上記欠陥のある画素の近傍における被写体
像のパターンを識別する。選択手段は、該比較手段によ
る比較結果、すなわち、上記欠陥のある画素の近傍にお
ける被写体像のパターンに応じて補間に用いる画素の映
像情報を選択する。補間手段は、上記選択手段により被
写体像のパターンに応じて選択された画素の映像情報に
基づいて、上記欠陥のある画素の位置における映像情報
を補間により求める。

Ｇ 実施例 以下、本発明に係る映像情報補間回路の一実施例につ
いて、図面に従い詳細に説明する。

第１図乃至第９図に示す実施例は、撮像光を撮像光学
系により赤・緑・青の三原色成分に色分解した被写体像
が撮像画面上に結像される三枚の固体イメージセンサ
（1R），（1G），（1B）によりカラー撮像を行う三板式
の固体撮像装置の信号処理系に本発明を適用したもので
ある。

第１図に示すように、この固体撮像装置の信号処理に
系おいて、赤色画像撮像用の固体イメージセンサ（1R）
により得られる赤色撮像出力信号は、前置増幅器（2R）
を介してA/D変換器（3R）に供給され、このA/D変換器
（3R）によりディジタル化された10ビットの赤色撮像デ
ータD_Rとして、本発明に係る映像情報補間回路（10）の
第１の入力端子（11R）に供給される。また、緑色画像
撮像用の固体イメージセンサ（1G）により得られる緑色
撮像出力信号は、前置増幅器（2G）を介してA/D変換器
（3G）に供給され、このA/D変換器（3G）によりディジ
タル化された10ビットの緑色撮像データD_Gとして上記映
像情報補間回路（10）の第２の入力端子（11G）に供給
される。さらに、青いろ画像撮像用の固体イメージセン
サ（1B）により得られる青色撮像出力信号は、前置増幅
器（2B）を介してA/D変換器（3B）に供給され、このA/D
変換器（3B）によりディジタル化された10ビットの青色
撮像データD_Bとして上記映像情報補間回路（10）の第３
の入力端子（11B）に供給される。

ここで、上記固体イメージセンサとしては、例えば第
２図に示すように、マトリクス状に配設された各々画像
に対応する多数の受光部（Ｓ）と、これら各受光部
（Ｓ）の一側に縦方向に沿って設けられた垂直転送レジ
スタ（VR）と、これら各垂直転送レジスタ（VR）の終端
側に設けられた水平転送レジスタ（HR）からなり、受光
量に応じて上記各受光部（Ｓ）により得られる信号電荷
をそれぞれ垂直ライン毎に対応する各垂直転送レジスタ
（VR）に例えば１フィールド期間毎あるいは１フレーム
期間毎に転送し、上記各垂直転送レジスタ（VR）を通じ
て上記信号電荷を水平転送レジスタ（HR）に転送して、
この水平転送レジスタ（HR）から一水平ライン毎の信号
電荷を撮像出力として取り出すようにしたインターライ
ントランスファ型のCCDイメージセンサが用いられる。

この実施例における映像情報補間回路（10）は、上記
三原色撮像データD_R,D_G,D_Bが上記第１乃至第３の入力端
子（11R），（11G），（11B）から第１のチャンネル選
択スイッチ（12）を介して供給される補間情報形成回路
（13）と、この補間情報形成回路（13）により形成され
る補間情報が供給されるともに上記第１の入力端子（11
R）から上記赤色撮像データD_Rが遅延回路（14R）を介し
て供給される第１の置換スイッチ（15R）と、上記補間
情報形成回路（13）により形成される補間情報が供給さ
れるともに上記第２の入力端子（11G）から上記緑色撮
像データD_Gが遅延回路（14G）を介して供給される第２
の置換スイッチ（15G）と、上記第３の入力端子（11B）
から上記青色撮像データD_Bが遅延回路（14B）を介して
供給される第３の置換スイッチ（15B）と、上記第１乃
至第３の置換スイッチ（15R），（15G），（15B）の出
力データが第２のチャンネル選択スイッチ（16）を介し
て供給される欠陥位置検出回路（17）、これらの動作を
制御するシステムコントローラ（18）、上記システムコ
ントローラ（18）に接続されたメモリ（19）やラインア
ドレスカウンタ（20），ピクセルアドレスカウンタ（2
1）等を備えてなる。

上記補間情報形成回路（13）は、その具体的な構成例
を第３図に示してあるように、上記第１のチャンネル選
択スイッチ（12）により選択されたチャンネルの撮像デ
ータを一時記憶するレジスタ部（30）と、このレジスタ
部（30）に一時記憶された撮像データにより示される信
号レベル間のレベル差の絶対値を算出する絶対値演算部
（40）と、この絶対値演算部（40）により算出される各
絶対値を比較する比較部（50）と、この比較部（50）に
よる比較結果に基づいて、上記レジスタ部（30）に記憶
されている撮像データを選択的に用いて、上記欠陥画素
の位置における映像情報を補間により求める補間演算部
（60）とから構成される。

上記レジスタ部（30）は、縦続接続された第１乃至第
３のＤ型フリップフロップ（31），（32），（33）と、
縦続接続された第４乃至第６のＤ型フリップフロップ
（34），（35），（36）と、上記第１乃至第３のＤ型フ
リップフロップ（31），（32），（33）の入力切り換え
スイッチ（37），（38），（39）を備えてなる。

このレジスタ部（30）において、上記第１のＤ型フリ
ップフロップ（31）は、上記第１のチャンネル選択スイ
ッチ（12）を介して入力される10ビットの撮像データに
ついて、上記入力切り換えスイッチ（37）を介してデー
タ入力端子に与えられる撮像データを取り込み、そのＱ
出力を上記入力切り換えスイッチ（37）を介してデータ
入力端子に帰還することにより、取り込んだ撮像データ
を一時記憶する。また、上記第２のＤ型フリップフロッ
プ（32）は、そのデータ入力端子に上記入力切り換えス
イッチ（38）を介して与えられる上記第１のＤ型フリッ
プフロップ（31）のＱ出力を取り込み、そのＱ出力を上
記入力切り換えスイッチ（38）を介してデータ入力端子
に帰還することにより、取り込んだ撮像データを一時記
憶する。さらに、上記第３のＤ型フリップフロップ（3
3）は、そのデータ入力端子に上記入力切り換えスイッ
チ（39）を介して与えられる上記第２のＤ型フリップフ
ロップ（32）のＱ出力を取り込み、そのＱ出力を上記入
力切り換えスイッチ（39）を介してデータ入力端子に帰
還することにより、取り込んだ撮像データを一時記憶す
る。そして、このレジスタ部（30）において、上記第１
乃至第３のＤ型フリップフロップ（31），（32），（3
3）は、上記入力切り換えスイッチ（37），（38），（3
9）が上記システムコントローラ（18）により制御され
ることによって、第４図に示すように、欠陥画素（ｘ）
に対して１水平ライン前に位置する３近傍画素（ｃ），
（ｂ），（ａ）からの撮像出力データD_c,D_b,D_aを取り込
み、各撮像出力データD_c,D_b,D_aを一時記憶しておく。

上記第１のＤ型フリップフロップ（31）は、そのＱ出
力として得られる画素（ｃ）からの撮像出力データD_cの
上位８ビットデータを上記絶対値演算部（40）に供給す
る。また、上記第２のＤ型フリップフロップ（32）は、
そのＱ出力として得られる画素（ｂ）からの撮像出力デ
ータD_bを上記補間演算部（60）に供給するとともに、そ
のＱ出力として得られる上記撮像出力データD_bの極性反
転データ_ｂを上記絶対値演算部（40）に供給する。さ
らに、上記第３のＤ型フリップフロップ（33）は、その
Ｑ出力として得られる画素（ａ）からの撮像出力データ
D_aの上位８ビットデータを上記絶対値演算部（40）に供
給する。

また、このレジスタ部（30）において、上記第４乃至
第５のＤ型フリップフロップ（34），（35），（36）
は、上記第１のチャンネル選択スイッチ（12）により選
択されたチャンネルの撮像データを点順次に取り込んで
転送し、上記第４及び第６のＤ型フリップフロップ（3
4），（36）の出力の各上位８ビットデータを上記絶
対値演算部（40）に供給するとともに、上記第５及び第
６のＤ型フリップフロップ（35），（36）の各Ｑ出力を
上記補間演算部（60）に供給する。

また、上記絶対値演算部（40）は、第１乃至第４の加
算器（41A），（41B），（41C），（41D）と、これら加
算器（41A），（41B），（41C），（41D）の加算出力が
供給される第１乃至第４の排他的否定論理和回路（42
A），（42B），（42C），（42D）と、これら排他的否定
論理和回路（42A），（42B），（42C），（42D）の出力
がデータ入力端子に供給された第１乃至第４のＤ型フリ
ップフロップ（43A），（43B），（43C），（43D）を備
えてなる。

上記第１の加算器（41A）は、上記レジスタ部（30）
の第１のＤ型フリップフロップ（31）のＱ出力と第４の
Ｄ型フリップフロップ（34）の出力を加算する。そし
て、上記第１の排他的否定論理和回路（42A）は、上記
第１の加算器（41A）の加算出力について、その極性ビ
ットＳとデータビットとの排他的否定論理和をとり、こ
の排他的論理和出力を上記第１のＤ型フリップフロップ
（43A）のデータ入力端子に供給する。

また、上記第２の加算器（41B）は、上記レジスタ部
（30）の第１のＤ型フリップフロップ（31）のＱ出力と
第２のＤ型フリップフロップ（32）の出力を加算す
る。そして、上記第２の排他的否定論理和回路（42B）
は、上記第２の加算器（41B）の加算出力について、そ
の極性ビットＳとデータビットとの排他的否定論理和を
とり、この排他的否定論理和出力を上記第２のＤ型フリ
ップフロップ（43B）のデータ入力端子に供給する。

さらに、上記第３の加算器（41C）は、上記レジスタ
部（30）の第２のＤ型フリップフロップ（32）の出力
と第３のＤ型フリップフロップ（33）のＱ出力を加算す
る。そして、上記第３の排他的否定論理和回路（42C）
は、上記第３の加算器（41C）の加算出力について、そ
の極性ビットＳとデータビットとの排他的否定論理和を
とり、この排他的否定論理和出力を上記第３のＤ型フリ
ップフロップ（43C）のデータ入力端子に供給する。

さらにまた、上記第４の加算器（41D）は、上記レジ
スタ部（30）の第３のＤ型フリップフロップ（33）のＱ
出力と第６のＤ型フリップフロップ（36）のＱ出力を加
算する。そして、上記第４の排他的否定論理和回路（42
D）は、上記第４の加算器（41D）の加算出力について、
その極性ビットとデータビットとの排他的否定論理和を
とり、この排他的否定論理和出力を上記第４のＤ型フリ
ップフロップ（43D）のデータ入力端子に供給する。

そして、上記第１乃至第４のＤ型フリップフロップ
（43A），（43B），（43C），（43D）は、上記レジスタ
部（30）の第５のＤ型フリップフロップ（35）が上記第
４図に示した欠陥画素（ｘ）からの撮像出力データD_xを
取り込み、上記第４のＤ型フリップフロップ（34）が上
記欠陥画素（ｘ）に隣接する画素（ｅ）からの撮像出力
データD_eを出力し、上記第６のＤ型フリップフロップ
（36）が上記欠陥画素（ｘ）に隣接する画素（ｄ）から
の撮像出力データD_dを出力している状態で、上記排他的
否定論理和回路（42A），（42B），（42C），（42D）の
各排他的否定論理和出力として得られる上記欠陥画素
（ｘ）の近傍に位置する各画素（ａ），（ｂ），
（ｃ），（ｄ），（ｅ）からの撮像出力データ間の各差
の絶対値データ|D_c−D_e|,|D_b−D_c|,|D_a−D_b|,|D_a−D_d|
を取り込む。

上記絶対値演算部（40）は、上記第１乃至第４のＤ型
フリップフロップ（43A），（43B），（43C），（43D）
に取り込んだ絶対値データ|D_c−D_e|,|D_c−D_b|,|D_a−D
_b|,|D_a−D_d|を上記比較部（50）に供給する。

この比較部（50）は、上記絶対値演算部（40）から供
給される絶対値データ|D_c−D_e|,|D_c−D_b|,|D_a−D_b|,|D_a
−D_d|が供給される第１乃至第４の比較器（51A），（51
B），（51C），（51D）と、これら第１乃至第４の比較
器（51A），（51B），（51C），（51D）の各比較出力を
ラッチするＤ型フリップフロップ（52）と、このＤ型フ
リップフロップ（52）のラッチ出力をデコードするデコ
ーダ（53）により構成される。

上記第１の比較器（51A）は、上記絶対値演算部（4
0）から供給される絶対値データ|D_a−D_d|,|D_a−D_b|の大
小比較を行い、その比較出力を上記Ｄ型フリップフロッ
プ（52）の第１のデータ入力端子（D₁）に供給する。こ
の第１の比較器（51A）の比較出力は、 |D_a−D_d|＞|D_a−D_b| の場合に論理「Ｈ」となり、 |D_a−D_d|＜|D_a−D_b| の場合に論理「Ｌ」となる。

また、上記第２の比較器（51B）は、上記絶対値演算
部（40）から供給される絶対値データ|D_a−D_d|,|D_b−D_c
|の大小比較を行い、その比較出力を上記Ｄ型フリップ
フロップ（52）の第２のデータ入力端子（D₂）に供給す
る。この第２の比較器（51B）の比較出力は、 |D_a−D_d|＞|D_b−D_c| の場合に論理「Ｈ」となり、 |D_a−D_d|＜|D_b−D_c| の場合に論理「Ｌ」となる。

さらに、上記第３の比較器（51C）は、上記絶対値演
算部（40）から供給される絶対値データ|D_c−D_e|,|D_a−
D_b|の大小比較を行い、その比較出力を上記Ｄ型フリッ
プフロップ（52）の第３のデータ入力端子（D₃）に供給
する。この第３の比較器（51C）の比較出力は、 |D_c−D_e|＞|D_a−D_b| の場合に論理「Ｈ」となり、 |D_c−D_e|＜|D_a−D_b| の場合に論理「Ｌ」となる。

さらにまた、上記第４の比較器（51D）は、上記絶対
値演算部（40）から供給される絶対値データ|D_c−D_e|,|
D_b−D_c|の大小比較を行い、その比較出力を上記Ｄ型フ
リップフロップ（52）の第４のデータ入力端子（D₄）に
供給する。この第４の比較器（51D）の比較出力は、 |D_c−D_e|＞|D_b−D_c| の場合に論理「Ｈ」となり、 |D_c−D_e|＜|D_b−D_c| の場合に論理「Ｌ」となる。

そして、この比較部（50）において、上記デコーダ
（53）は、上記第１乃至第４の比較器（51A），（51
B），（51C），（51D）の各比較出力をラッチするＤ型
フリップフロップ（52）に得られるラッチ出力Q₁,Q₂,
Q₃,Q₄について、第１表に示すようなデコード処理によ
り選択制御信号D_CTLを形成する。

上記比較部（50）により得られる選択制御信号D
_CTLは、上記補間情報選択部（60）に供給される。

上記補間情報選択部（60）は、上記レジスタ部（30）
の第５のＤ型フリップフロップ（35）のＱ出力が供給さ
れる加算器（61）と、上記レジスタ部（30）の第６のＤ
型フリップフロップ（36）のＱ出力がデータ入力端子に
供給される第１のＤ型フリップフロップ（62）と、この
第１のＤ型フリップフロップ（62）のＱ出力がデータ入
力端子に供給される第２のＤ型フリップフロップ（63）
と、上記加算器（61）による加算出力データ入力端子に
供給される第３のＤ型フリップフロップ（64）と、上記
比較部（50）から供給される選択制御データD_CTLにより
制御される切り換えスイッチ（65）と、この切り換えス
イッチ（65）により選択された補間出力がをデータ入力
端子に供給される第４のＤ型フリップフロップ（66）と
を備えてなる。

上記加算器（61）は、上記第１のＤ型フリップフロッ
プ（62）のＱ出力と上記レジスタ部（30）の第５のＤ型
フリップフロップ（35）のＱ出力とを加算する。

また、上記切り換えスイッチ（65）の第１の入力端子
（65A）には、上記加算器（61）による加算出力が上記
第３のＤ型フリップフロップ（64）を介して供給され
る。この第１の入力端子（65A）に供給されるデータ
は、上述の欠陥画素（ｘ）に隣接して位置する両画素
（ｄ），（ｅ）による撮像出力データD_d,D_eを用いた平
均値補間データD_AV として上記第４のＤ型フリップフロップ（66）を介して
出力される。

また、上記切り換えスイッチ（65）の第２の入力端子
（65B）には、上記第１のＤ型フリップフロップ（62）
のＱ出力が上記第２のＤ型フリップフロップ（63）を介
して供給される。この第２の入力端子（65B）に供給さ
れるデータは、上述の欠陥画素（ｘ）に隣接して位置す
る画素（ｄ）による撮像出力データD_dを用いた０次ホー
ルド補間データとして上記第４のＤ型フリップフロップ
（66）を介して出力される。

さらに、上記切り換えスイッチ（65）の第３の入力端
子（65C）には、上記レジスタ（30）の第６のＤ型フリ
ップフロップ（36）のＱ出力が供給される。この第３の
入力端子（65C）に供給されるデータは、上述の欠陥画
素（ｘ）に隣接して位置する画素（ｅ）による撮像出力
データD_eを用いた０次ホールド補間データとして上記第
４のＤ型フリップフロップ（66）を介して出力される。

さらにまた、上記切り換えスイッチ（65）の第４の入
力端子（65D）には、上記レジスタ部（30）の第２のＤ
型フリップフロップ（32）のＱ出力が供給される。この
第４の入力端子（65D）に供給されるデータは、上述の
欠陥画素（ｘ）の１水平ライン前に位置する画素（ｂ）
による画像出力データD_bを用いた０次ホールド補間デー
タとして上記第４のＤ型フリップフロップ（66）を介し
て出力される。

このような構成の補間情報形成回路（13）において、
上記補間情報選択部（60）は、上記欠陥画素（ｘ）の近
傍に位置する各画素（ａ），（ｂ），（ｃ），（ｄ），
（ｅ）により撮像した被写体像が例えば第５図のA,Bに
示すように水平行方向のストライプパターンである場合
には、上記比較部（50）のデーコーダ（53）から出力さ
れる選択制御信号M_Hにより上記切り換えスイッチ（65）
が第１の入力端子（65A）を選択するように制御され、
上記欠陥画素（ｘ）による撮像出力データD_xの補正デー
タとして、該欠陥画素（ｘ）に隣接して位置する両画素
（ｄ），（ｅ）からの撮像出力データD_d,D_eによる平均
値補間データD_AVを出力する。

また、上記補間情報選択部（60）は、上記各画素
（ａ），（ｂ），（ｃ），（ｄ），（ｅ）により撮像し
た被写体像が第６図のA,B,Cに示すように左上がりのス
トライプパターンである場合には、上記比較部（50）の
デーコーダ（53）から出力される選択制御信号M_Lにより
上記切り換えスイッチ（65）が第２の入力端子（65B）
を選択するように制御され、上記欠陥画素（ｘ）による
撮像出力データD_xの補正データとして上述の欠陥画素
（ｘ）に隣接して位置する画素（ｄ）による撮像出力デ
ータD_dを出力する。

さらに、上記補間情報選択部（60）は、上記各画素
（ａ），（ｂ），（ｃ），（ｄ），（ｅ）により撮像し
た被写体像が第７図のA,B,Cに示すように右上がりのス
トライプパターンである場合には、上記比較部（50）の
デコーダ（53）から出力される選択制御信号M_Rにより上
記切り換えスイッチ（65）が第３の入力端子（65C）を
選択するように制御され、上記欠陥画素（ｘ）による撮
像出力データD_xの補正データとして上述の欠陥画素
（ｘ）に隣接して位置する画素（ｅ）による撮像出力デ
ータD_eを出力する。

さらにまた、上記補間情報選択部（60）は、上記欠陥
画素（ｘ）の近傍に位置する各画素（ａ），（ｂ），
（ｃ），（ｄ），（ｅ）により撮像した被写体像が第８
図のA,Bに示すように垂直方向のストライプパターンで
ある場合には、上記比較部（50）のデーコーダ（53）か
ら出力される選択制御信号M_Vにより、上記切り換えスイ
ッチ（65）が第４の入力端子（65D）を選択するように
制御され、上記欠陥画素（ｘ）による撮像出力データD_x
の補正データとして上記欠陥画素（ｘ）の１水平ライン
前に位置する画素（ｂ）による撮像出力データD_bを出力
する。

また、この実施例の映像情報補間回路（10）におい
て、上記システムコントローラ（18）は、各固体イメー
ジセンサ（1R），（1G），（1B）に含まれている各欠陥
画素の位置を示す欠陥画素位置データを各固体イメージ
センサ（1R），（1G），（1B）の識別データとともにメ
モリ（19）から読み出して、上述の欠陥画素（ｘ）によ
る撮像出力データD_xを含むチャンネルの撮像出力データ
を上記補間情報形成回路（13）に選択的に供給するよう
に、上記第１のチャンネル選択スイッチ（12）を制御す
るとともに、上記欠陥画素（ｘ）による撮像出力データ
D_xを上記補間情報形成回路（13）により形成された補間
データD_x′に置き換えるように、上記第１乃至第３の置
換スイッチ（15R），（15G），（15B）を選択的に制御
する。

ここで、上記各固体イメージセンサ（1R），（1G），
（1B）に含まれる各欠陥画素の位置は、これら各固体イ
メージセンサ（1R），（1G），（1B）からの撮像出力デ
ータD_R,D_G,D_Bが上記第２のチャンネル選択スイッチ（1
6）を介して供給される欠陥画素検出部（17）により予
め検出され、その欠陥画素位置データが各固体イメージ
センサ（1R），（1G），（1B）の識別データとともに上
記メモリ（19）に記憶される。

上記欠陥画素検出部（17）は、その具体的な構成例を
第９図のブロック図に示してあるように、ハイパスフィ
ルタ部（70）、クリップ処理部（80）及び欠陥位置検出
処理部（90）からなる。

上記ハイパスフィルタ部（70）は、３段のＤ型フリッ
プフロップ（71），（72），（73）及び２個の加算器
（74），（75）により、 Ｈ（ｚ）＝−z^-1＋2z⁰−z¹ の伝達関数Ｈ（ｚ）を与えるように構成され、出力段の
Ｄ型フリップフロップ（76）のＱ出力と出力がスイッ
チ（77）を介して切り換えて出力することができる。上
記スイッチ（77）は、白傷欠陥画素の検出時にＱ出力を
選択し、黒傷欠陥画素の検出時に出力を選択するよう
に、上記システムコントローラ（18）によって制御され
る。

このハイパスフィルタ部（70）により直流成分及び低
域成分が除去された画像データは、クリップ処理部（8
0）により負側がクリップされて、上記欠陥位置検出処
理部（90）に供給される。

この欠陥位置検出処理部（90）は、上記クリップ処理
部（80）から供給される画像データを一時記憶する第１
のＤ型フリップフロップ（91）と、上記ラインカウンタ
（20）から供給されるラインアドレスデータを一時記憶
する第２のＤ型フリップフロップ（92）と、上記ピクセ
ルアドレスカウンタ（21）から供給されるピクセルアド
レスデータを一時記憶する第３のＤ型フリップフロップ
（93）と、上記第１のＤ型フリップフロップ（91）に一
時記憶された画像データと上記クリップ処理部（80）か
ら供給される画像データとの大小比較を行うコンパレー
タ（94）と、このコンパレータ（94）の比較出力がAND
ゲート回路（95）を介して切り換え制御信号として供給
される第１乃至第３の切り換えスイッチ（96），（9
7），（98）とから構成される。

上記第１のＤ型フリップフロップ（91）は、上記コン
パレータ（94）の比較出力によって切り換え制御される
上記第１の切り換えスイッチ（96）を介して上記画像デ
ータがデータ入力端子に供給されることにより、先に取
り込んだ画像データよりも値の大きな画像データを選択
的に取り込む最大値検出器として働く。これにより、最
大信号レベルの撮像信号を出力する欠陥画素による画像
データを検出する。

そして、上記第２のＤ型フリップフロップ（92）は、
上記コンパレータ（94）の比較出力により上記第１の切
り換えスイッチ（96）とともに切り換え制御される上記
第２の切り換えスイッチ（97）を介してデータ入力端子
に供給されるラインアドレスデータを取り込む。これに
より、上記欠陥画素の位置を示すラインアドレスデータ
が上記第２のＤ型フリップフロップ（92）に取り込まれ
る。また、上記第３のＤ型フリップフロップ（93）は、
上記コンパレータ（94）の比較出力により上記第１の切
り換えスイッチ（96）とともに切り換え制御される上記
第３の切り換えスイッチ（98）を介してデータ入力端子
に供給されるピクセルアドレスデータを取り込む。これ
により、上記欠陥画素の位置を示すピクセルアドレスデ
ータが上記第３のＤ型フリップフロップ（93）に取り込
まれる。

上記第２及び第３のＤ型フリップフロップ（92），
（93）に取り込まれたラインアドレスデータ及びピクセ
ルアドレスデータは、そのとき選択されているチャンネ
ルを示すデータともに欠陥画素位置データとして上記シ
ステムコントローラ（18）を介して上記メモリ（19）に
書き込まれる。

このようにして上記メモリ（19）に書き込んだ欠陥画
素位置データを用いて上述の欠陥補正処理を行いなが
ら、上記欠陥位置検出処理部（90）は、特異な信号レベ
ルを呈する欠陥画素の位置を順次に検出する。

Ｈ 発明の効果 上述のように、本発明に係る映像情報補間回路では、
欠陥のある画素の近傍に位置する複数の画素からそれぞ
れ出力される映像信号のレベルを互いに比較することに
より、上記欠陥のある画素の近傍における被写体像のパ
ターンを識別し、このパターンに応じて選択した画素の
映像情報をに基づいて、上記欠陥のある画素の位置にお
ける映像情報を補間により求めるので、欠陥補正処理を
施した場所が目立つことのない補間処理を行うことがで
きる。

【図面の簡単な説明】

第１図は本発明に係る映像情報補間回路の一実施例の構
成を示すブロック図、第２図は上記実施例における撮像
素子として用いた固体イメージセンサの構造を模式的に
示す図、第３図は上記実施例における補間情報形成部の
具体的な回路構成例を示すブロック図、第４図は上記実
施例における固体イメージセンサの欠陥画素近傍の画素
配置状態を模式的に示す平面図、第５図は上記固体イメ
ージセンサの欠陥画素近傍の画素で水平方向のストライ
プパターンを撮像した状態を模式的に示す平面図、第６
図は上記CCDイメージセンサの欠陥画素近傍の画素で左
上がりのストライプパターンを撮像した状態を模式的に
示す平面図、第７図は上記固体イメージセンサの欠陥画
素近傍の画素で右上がりのストライプパターンを撮像し
た状態を模式的に示す平面図、第８図は上記固体イメー
ジセンサの欠陥画素近傍の画素で垂直方向のストライプ
パターンを撮像した状態を模式的に示す平面図、第９図
は上記実施例における欠陥画素検出部の具体的な構成例
を示すブロック図である。 第10図は従来の映像情報補間処理の説明に供する図であ
る。 （1R），（1G），（1B）……固体イメージセンサ （3R），（3G），（3B）……A/D変換器 （10）……映像情報補間回路 （12）……チャンネル選択スイッチ （13）……補間情報形成部 （15R），（15G），（15B）……置換スイッチ （18）……システムコントローラ （19）……メモリ （30）……レジスタ部 （40）……絶対値検出部 （50）……比較部 （60）……補間演算部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/30 - 5/335

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】撮像素子の複数の画素のうち欠陥のある画
   素の位置における映像情報を他の位置の画素からの映像
   情報により補間する映像情報補間回路において、 上記欠陥のある画素（ｘ）に水平ライン上で隣接する２
   近傍画素（ｅ），（ｄ）及び上記欠陥のある画素（ｘ）
   に対して１水平ラインに位置する３近傍画素（ｃ），
   （ｂ），（ａ）からそれぞれ出力される映像信号のレベ
   ルを示すD_e,D_d,D_c,D_b,D_aについて、隣接する２画素間の
   差分の絶対値|D_c−D_e|,|D_c−D_b|,|D_b−D_a|,|D_a−D_d|を
   互いに比較する比較手段と、 該比較手段による比較結果に基づいて補間に用いる画素
   の映像情報を選択する選択手段と、 該選択手段により選択された画素の映像情報に基づいて
   上記欠陥のある画素の位置における映像情報を補間によ
   り求める補間手段とを備えることを特徴とする映像情報
   補間回路。